TWI270978B - Non-volatile memory and fabricating method thereof - Google Patents

Description

1270978 16005twf.doc/r

I 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於一 種非揮發性記憶體及其製造方法。 【先前技術】 非揮發性記憶體可以依照資料存入的方式而細分為罩 幕式唯讀記憶體(Mask ROM)、可抹除且可程式唯讀記懷體 (Erasable Programmable ROM ; EPROM)、可電抹除且可矛。 •式唯讀記憶體(Electrically Erasable Programmable ROM ; e2prom)、單次可程式唯讀記憶體（〇ne Time Programmable ROM ; OTPROM)等。 • 其中，由於可電抹除且可程式唯讀記憶體與單次可程 式唯讀記憶體，這兩種唯讀記憶體能夠與單一層多晶石夕構 成的互補式金氧半導體電晶體之製程相容而相整合，可以 節省記憶體之製程時間。而且，這兩種唯讀記憶體元件尺 寸小、可節省佈局空間’符合目前半導體製程高密度之趨 _ 勢，於產業上已逐漸受到重視。 習知的一種可電抹除可程式邏輯元件，如中華民國專 利TW 563247所示，利用兩PMOS電晶體串接，可減少晶 片的使用面積’並得與標準互補式金氧半導體電晶體製程 及邏輯製程相容。然而，在進入深次微米(Deep Sub-Micron) 的製程時，由於通道長度縮短，此種記憶體未設置淺摻雜 汲極區（lightly doped drain，LDD )，故而容易產生短通道 效應（short channel effect)，導致啟始電壓下滑（threshold 1270978 16005twf.doc/r voltage roll-off)與擊穿（punch_thr0Ugh)等的問題。 另外，美國專利US 6678190,揭露一種可抹除可程式 唯讀記憶體，以相鄰而分離的兩P型金氧半導體電晶體作 為選擇閘極與浮置閘極。於P型金氧半導體電晶體之通道 區的兩側設置有淺摻雜區，以防止上述短通道效應等問 題。然而，由於P型金氧半導體電晶體下方淺摻雜區之形 成，則串連兩P型金氧半導體電晶體的記憶體，自汲極到 源極的串連電阻（series resistance)會因此大幅升高，而 降低汲極端電流並削弱浮置閘極之熱載子效應。如此一 來，將使得A憶體需要更高的電壓與較長的時間進行程式 化操作，導致元件的操作效率與操作速度皆隨之下降，且 亦增加電力之消耗。 [發明内容】 有鑑於此，本發明的目的就是在提供一種非揮發性記 二體’可以避免短通道效應，並能降低串聯電阻，提高泮 发，極=熱载子效應，而增進記憶體的操作速度，並降低 >、耗電量。 本^的另-目的是提供—種非揮發性記憶體的製造 卿外光罩，即可於記憶體中形成淺摻雜區，其 且可與互補式錢半導體電晶體之製程相整合。 電型種非揮發性記憶體’其至少包括第一導 區、ί二導：電型第一摻雜區、第二導電型第二摻雜 構、第:導it弟二推雜區、第一閑極結構、第二閘極結 電以-淺摻雜區與第二導電型第二淺換雜 I2709ZL,〇c/r 置二導電型第二摻_及 第二導電型第二弟一導電型基底令，其中 導電型第-松：4雜區位於第二導電型第-摻雜區與第二 之間。第1極結構是設置於第二導電 Λ底上二:與第二導電型第二摻雜區之間的第一導電型 ;二導電玆第㈡電:第二掺雜區與 雷㈣、^ 1弟—導電懿底上。第二導 =弟^摻雜區是位於第—雜 雜區之第-導電型基底中。第二導電 i第m:閉極結構下方鄰接第二導電型第三摻雜區 之弟一導電型基底中。 、f_較佳實_所述之非揮發性記憶體，上 述弟一導電型為P型’且第二導電型為_。或者第一導 電型為N型，而第二導電型為p型。。 依照本發明的較佳實施例所述之非揮 述第-間極結構包括浮置間極，第二間極結構包= 極，洋置閘極與選擇閘極之材質可以是摻雜多晶石夕。於浮 置閘極與第一導電型基底，以及選擇閘極與第一導電型某 底之間可吨㈣介電層。第—閘極結構與第二閘極結^ 之侧壁更可以包括間隙壁。 依照本發明的較佳實施例所述之非揮發性愔驊， 述非揮發性記憶體為單次可程式化°(〇le_Time Programmable)記憶體。 本發明提出一種非揮發性記憶體之製造方法，首先係 1270978 twf.doc/r 160051 fUt型基底。接著’於第—導電型基底上形成第 第二閉極結構。以第一間極結構與第二閉極 iii t，進行傾斜角摻f植人製程，以於第一開極結 第、2極結構下方外側之基底巾形成第—赫雜區以 摻雜區，所植人之摻f為第二導電型摻質。之後， 程二閘;結構為罩幕’進行摻質植入製 第-养雜卩I緣構鮮二祕、轉_彳之基底中形成 道ί 弟二摻雜區與第三摻雜區，植人之摻質為第 第一摻雜區與第二摻雜區間之基底 為第二閘樹^構’第二摻轉與第三摻雜區間之基底上 =^發_較佳實施_述之非揮發 傾斜角摻質植入製程例如是在第-導電= 質植入。以及以此垂直方角度進行摻 度進行摻質植入。 4，逆時鐘選取傾斜角 造方ί照t發明的較佳實施例所述之非揮發性記憶體的製 -閘糾播⑽弟―導電型基底上形成第1極結構盘第 電層，再於介1弟一導電型基底上形成介 電房以3二層上形成導體層，之後圖案化導體層與介 東層以又義出弟-閘極結構與第二閘極結構。 =照树_較佳實關所叙非 ^方法，上述第一導電型為P型 仏體的衣 或者第-導電型為N型，而第“*型型為N型。 I2709l7〇Lf.doc/r 造方所述之非揮發性記憶體的製 仿昭士it 於形成單次可程式化記憶體。 造方、：:、承：日的較佳貫施例所述之非揮發性記憶體的製 人製程之前可植入製程之後，以及摻質植 形成間隙壁。、甲1極結構與第二閘極結構之側壁 今气it提出一種非揮發性記憶體，至少包括兩串接之 > 晶體。其中第一金氧半導體電晶體之第-端 串接至第接線電位(Vsl)，第二端點（汲極）則 體電曰體Γΐϊί導體電晶體之第—端點，第—金氧半導 作置間極；第二金氧半導體電晶體 二辆(、：Γ遠：閘極耦合至選擇閘極電位(Vsg)，其第 ^ G及極）連接至位元線電位(Vbl)。上述非揮發性記 具有二淺接雜區’分別位於第一金氧半導體 半導體電晶體之間極下方且靠近其第二端點： ，發明因採用不對稱之淺摻雜區結構，僅於第—閉極 ；:構钟接第—摻雜區與第二閘極結構鄰接第三摻雜區之 ^ 成兩個淺摻雜區。既可以避免擊穿或啟始電麼下 善串聯電阻過高的現象。此外’由於串 :電阻下ρ牛’更可以使記憶體於操作時，加強浮置閑極下 I之熱载子效應，因而能夠提高記憶體之操作速度，降低 电力消耗。再者，此種不對稱淺摻雜區得以傾斜角度進行 口7〇9 怨 ^0〇5twfdoc/r 摻質植入而形成，無須使用額外的光罩，能夠節省成本與 製造時間，並與互補式金氧半導體電晶體之製程相整合， 相當有益於產業上之利用。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 圖1係繪不依照本發明一較佳實施例的一種非揮發性 記憶體之結構剖面圖。 請參照圖1，此非揮發性記憶體例如是一單次可程式 化記憶體，至少包括P型基底1〇〇、N型井區1〇卜p型摻 雜區110、P型摻雜區12〇、p型摻雜區13〇、閘極結構14〇、 閘極結構150、P型淺摻雜區丨幻與？型淺摻雜區175。其 中，N型井區1〇1例如是設置於p型基底1〇〇中，p型摻 雜區11〇、p型摻雜區120以及p型摻雜區13〇例如是由 左而右設置於N型井區1〇1中。閘極結構14〇例如是設置 於P型摻雜區110與p型摻雜區120間之p型基底1〇〇上， ^極結構150例如是是設置於p型摻雜區12〇與p型摻雜 區130間之p型基底1〇〇上。p型淺摻雜區165例如是是 位於閘極結構140下方鄰接P型摻雜區11〇之p型基底1〇〇 中，P型淺摻雜區175例如是位於閘極結構15〇下方鄰接 P型摻雜區120之p型基底丨〇〇中。 一閘極結構140由p型基底1〇〇起例如是閘介電層141 與浮置閘極I43 ’閘極結構⑼由p型基底1〇〇起例如是 10 1270978 16005twf.d〇c/r =電層151與選擇閘極153。浮置閘極l43與選擇間極 人=材質例如是摻雜多晶石夕或其他合適之導體材料。問 介電層151之材質例如是氧化砍或其他介 m 士1^夕’閑極結構140與閘極結構150之側壁更可 :又置有間隙壁145與間隙壁155。間隙壁145與間隙壁 之材質例如是氧化矽等適當之絕緣材料。 =述非揮發性記憶社結構如p縣底、N型井 依昭戶，雜區’以及P型淺_區為例作說明。惟 體，也^^讀錢料同，本發明之非揮發性記憶 電型，不會是相同的導電型， 型。 °°°為N型’或者基底是N型而摻雜區是p 構，’ _不_淺摻雜區之結 等問‘ ΪΪΪ通道效應及所衍生之擊穿或啟始電壓下滑 外，^於^㈣縮短操作時間以及減少電力的消耗。此 提高浮置ϋ雜i的數目較少’因而能夠降低串聯電阻， 並降低其==效應，㈣進記憶體的操作速度， "不圖1之—種非揮發性記憶體之製造流程 11 12獨5 5twf.doc/r 剖面圖。 首先請參照圖2A，提供p型基底1〇〇，此p型基底 1〇〇上已形成兀件隔離結構(未圖示），用以定義出主動區。 形成元件隔離結構例如是區域氧化法(丨⑽丨〇論細， LOCOS)或乂溝渠隔離法⑽沾響trench is〇iati〇n，sti)。於 P型基底100中形成N型井區1〇1 αΝ型井區1〇1之形成 方f例如是摻質植人法，所植人之摻質例如使Ν型摻質，

如亂、填、石申等。接著，於p型基底1〇〇上形成一層介電 層:〇3 yi電層1〇3之材質例如是氧化石夕，其形成方法例 如是熱氧化法。介電層1G3之材f也可以是其他介電材 料’其形成方法例如是化學氣相沈積法。再於介電層⑽ 上形成一層導體層105。導體層105之材質例如是摻雜多 ^石夕，其軸綠例如是_化钱她積法職一層未 4雜多晶韻後，進行離子植人步驟以形成之，當然也可 =採用臨場植人射龄式則哮餘沈積法形成換雜多 晶梦層。

…然後，請參照圖2B，圖案化導體層1〇5與介電層1〇3 二：^目鄰之閘極結構140與閘極結構150。圖案化導 ""/、介電層103之方法例如是進行微影侧製程。 、=而’請參照圖2C ’以閘極結構⑽與閘極結構15〇 為=^行傾斜角摻質植人製程⑽，所植人之摻質例 摻質。於閘極結構14G與閘極結構謝卜側之p 中形成P _摻雜區165以及p型淺摻雜區 175。傾斜雜f植人製程⑽例如是同時以w基底則 12 1270978 16005twf.doc/r 表面的垂直方向為基準，於順時鐘方向選取傾斜角度0進 打摻質植入’以及於逆時鐘方向選取傾斜角度㊀進行播質 植入。 之後’請參照圖2D ’於傾斜角摻質植入製程18〇完成 之後’更可以於閘極結構H0與閘極結構ls〇之側壁分別 形成間隙壁145與間隙壁155。間隙壁145盘間隙壁155 之材質例如是氧化料適當之絕騎料。其形成方法例如 # 是先沈積一層間隙壁材料層（未繪示），再進行非等向性 姓刻以开>成之。當然’本實施例中係以設置有間隙壁⑷、 155為例作說明，但是間隙壁145、155 是 ' 需要而選擇性的設置。 ' 接著，請參照圖2E ’以具有間隙壁MS之間極結構 140與具有間_ 155之閘極結構15〇為罩幕，進行接質 植入製程，植入之摻質為例如是p型推質。於閉極結構刚 =極結構兩側之P型基底刚中形成p型換雜區 110、p型摻雜區120，以及p型摻雜區13〇。其中 ’ =110與P型摻雜區12〇之間的p型基底1〇〇上為間七 、’、° 140 ’ P型摻雜區120與P型摻雜區130之間的P型 基底⑽上為閘極結構ls〇。上述製造方法可以是適用 形成一單次可程式化記憶體。 、 士述非揮發性記髓之製造方法胁p錄底上形成 井區’並以P型掺質進行摻質植入，而形成P型摻雜 品=及p型淺摻雜區為例作說明。惟依照所欲开)成之元件 型悲的不同，本發明之非揮發性記憶體，也可以是於n型 13 1270978 16005twf.doc/r 土底上形成P財區，並以N型摻魏行射植入製程， Π N型摻雜區與N型淺摻雜區，其端視元件設計之不 ^ ί °此外’上述實施射雖係以設置有井區來作說明， =賴之設置可視實際需要_雜地設置。偏若未設 的導基fi導與摻雜區之導電型就不會是相同 的h型，如基錢P ^而_ N型而摻雜區是p型。 Q纟狀基底疋 入制生記賴之製造方法，傾斜角摻質植 ^ 180 ’僅而以閘極結構14〇、閑極結構15〇為罩幕， ^里基底100表面的垂直方向為基準，於方 ==進行植入。此製程之步驟簡 : 的先罩即可軸不對稱之P型淺摻雜區l65、17 二;:七補式金氧半議 淺掺雜區⑹，:還可㈣型 少電力消耗之功用。$〗“德體細作速度、減 3A传非揮發性記憶體的操作示意圖。圖 气之^_之—種_發性記憶體編程模 式之d面不思圖。目3B係繪示本發明另一 非揮發性記憶體編程模式之剖面示意圖。只 種 請參照目3八與圖3B ’本發明提出一種非揮發性 -’至少包括兩串接之金氧半導體 “ ^、 半導體電晶體之第一端點P择托、:、中弟金乳 (VSL)，第二端點（汲極)則串接'至、上至源極線電位 只』串接至弟二金氧半導體電晶體 〇5twf.doc/r 1270978 16005 S第：，：第一金氧半導體電晶體之開極係作為浮置閉 至選擇開極電觸，其第二端體、車 電位(Vbl)。 ％』（及極）連接至位元線 J述Ϊ揮發性記憶體之特徵係具有二淺摻雜區，分別 位於弟-金氣半導體電晶體之閉極刀別 =底：，以及第二金氧半導體電晶二以 基底中。此淺摻雜區的設置可以避免擊 二 滑的問題，降低串聯電阻，進而提高記ί 雷曰^„之非揮發性記憶體’其串接之金氧半導體 如圖3Α所示之ρ型金氧半導體電晶體:， r 偏“， 本电明提出之非揮發性記憶體 所示之N型金氧半導== 5伏特，p井^:皮選取的子讀（選擇閘極）偏壓為 被選Ξ的字位’未被選取的位元線為零電位，未 晶體呈嶋態，載子注入第_電晶體“=擇電 15 1270978 16〇〇5twf.doc/r 當然’上述之電位僅係實施例中之說明，並非用以限 ί本發明’因此熟習此項技藝者，當可以調整操作而 仔到近似的結果。至於上述記憶體之讀 麗，當為熟習此技藝者所得推知，於此不再贅本作偏 綜上所述’本發明因採用不對稱之淺摻雜區結構，既 可以避免擊穿或啟始電壓下滑等問題，又可以改善串聯電 阻過局的現象。此外，由於串聯電阻下降，又得以加 置閘極下方之熱載子效應，因而能夠提高記憶體之操作速 Ϊ产:低。再者’此種不對稱淺摻雜區是以傾斜 =;==:這=__額外的光 雪…：H 可與互補式金氧半導體 電曰曰體之製她整合，相當有益於產業上之利用。 雖然本發明已以較佳實施例揭露如上，料並非用以 ΓίΓΓ二任何熟習此技藝者，在不脫離本發明之精神 虽可作些許之更動與潤飾，因此本發明之保罐 耗圍S視後附之申請專利範圍所界定者為 ”又 【圖式簡單說明】 記憶發明—較佳實施例的一種非揮發性 雜=Α至圖2Ε是緣示依照本發明—較佳實施例的一種 非揮务性§己憶體之製造流程剖面圖。 編程會示本發明一實施例之—種非揮發性記憶體 、、扁私杈式之剖面示意圖。 圖犯鱗示本發明另一實施例之—種非揮發性記憶 T2709l7〇Lf.doc/r 體編程模式之剖面示意圖。 【主要元件符號說明】 100 : P型基底 101 : N型井區 110、120、130 ·· P 型摻雜區 140、 150 :閘極結構 141、 151 :閘介電層 143 :浮置閘極 153 :選擇閘極 145、155 :間隙壁 165、175 : P型淺摻雜區 180 :傾斜角摻質植入製程

17

Claims (1)

1. I2709S5twf.doc/r 十、申請專利範圍·· 1·一種非揮發性記憶體，至少包括 一第一導電型基底； 一苐一導電型第一摻雜區、一第二導電型第二換雜區 以及一，設置於該第一導電型基底中，其中該第二導電型 第二摻雜區位於該第二導電型第一摻雜區與該第二導電型 第三摻雜區之間；

   #一第一閘極結構，設置於該第二導電型第一摻雜區與 該第二導電型第二摻雜區之間的該第一導電型基底上， 斤一第二閘極結構，設置於該第二導電型第二摻雜區與 該第二導電型第三摻雜區之間的該第一導電型基底上； 、一第二導電型第一淺摻雜區，位於該第一閘極結構下 方鄰接該第二導電型第一摻雜區之該第一導電型基底中； 以及

   方鄰接 之 了 2·如申請專利範圍第i項所述之非揮發性記憶體，其 中第一導電型為1>型。 3·如申請專利範圍第2項所述之非揮發性記憶體，其 中第二導電型為N型。 4·如申凊專利範圍第1項所述之非揮發性記憶體，其 中第一導電型為N型。 中第職之非性記憶體，其 6·如申请糊範圍第丨項所述之非揮發性記憶體，其 127092(§5twf.doc/r 中該第一閘極結構包括一浮置閘極。 7二如中請專·圍第丨項所述之非揮發性記憶體，其 中该弟一閘極結構包括一選擇閘極。 甘由^如^專利範圍第6、7項所述之非揮發性記憶體， /、中U閘極與該選擇閘極之材f包括摻雜多晶石夕。

   9」如t請糊_第丨項·之轉魏記憶體，更 〇 —閘%層，分別設置於該浮置閘極與該第一導電型 基底，以及該選擇閘極與該第—導電型基底之間。 專利範圍第9項所述之非揮發性記憶體，其 中忒一閘；丨电層之材質包括氧化矽。 n•如申請專利範圍第1項所述之非揮發性記憶體，其 中該第-閘極結構與該第二閘極結構之側壁更包^一間^ 辟。 甘士11，申請專利範圍第1項所述之非揮發性記憶體， /、中邊非揮發性記憶體為—單次可程式化(Qne_Time Programmable)記憶體。

   13·—種非揮發性記憶體之製造方法，包括·· 提供一第一導電型基底； 閘極結構與一第二 於該第一導電型基底上形成一第一 閘極結構； 以該第一閘極結構與該第二閘極結構為罩幕，進行一 傾斜角摻質植人製程，以於該第1極結構與該第二閉極 結構外側之該基底中形成—第—淺摻雜區以及—第二淺推 雜區，所植入之摻質為第二導電型摻質；以及 / / 19 Ι27〇9^ 5twf.doc/r 以該第一閘極結構與該第二閘極結構為罩幕，進行一 摻質植入製程，以於該第一閘極結構與該第二 側之該基底中形成-第-摻雜區、—第二摻雜區與; 摻雜區，植入之摻質為第二導電型摻質。 — 14. 如申請專利範圍第13項所述之非揮發性記憶體之 製造方法，其中該傾斜角植入製程包括在該第―導^型基 之垂直方向上為基準’麟鐘選取—傾斜角度進^ 15. 如申請專利範圍第M項所叙非揮發性記 製造方法，其中該傾斜驗人製程包括在該第—導j g =垂直方向上為基準’逆時鐘選取該傾斜角度‘ 16. 如申μ專利範圍帛13項所述之非揮發性記情 =方Ϊ，其中於該第—導電型基底上形成該第— 構與該第二閘極結構之方法，包括： 、4 於該第-導電型基底上形成一介電層； 於該介電層上形成一導體層；以及 圖案化該導體層與該介電層以士 與該第二閘極結構。 Μ弟問極結構 17·如中請專利範圍第13項所述之 製造方法，其中該第—導電型為Ρ型。W此歧之 =申，利範圍第17項所述之 製造方法，其中該第二導電型為N型。 己 19.如申請專利範圍第13項所述之非揮發性記憶體之 20 I2709H 製造方法，其中該第一導電型為N型。 20·如申請專利範圍第19項所述之非揮發性記憶體之 製造方法，其中該第二導電型為p型。 21·如申請專利範圍第13項所述之非揮發性記憶體之 製造方法，更包括於該傾斜角摻質植入製程之後，以及該 摻質植入製程之前，分別於於該第一閘極結構與該第二開 極緒構之側壁形成間隙壁。 、22.如中請專利範圍第13項所述之轉發性記憶體之 製造方法，適用於形成一單次可程式化記憶體。 23·—種非揮發性記憶體，包括： 兩串接之金氧半導體電晶體，其中第 晶體之第一端點（源極）遠桩$+ 土礼千蜍體书 點r、、芬w日⑴）連接至源極線電位(VsL)，第二端 ‘，，、占汲極）則串接至第二金氧半導體 該第-金氧半導體電晶妒弟&點 全氧丰導卜係作為浮置閘極，該第二 極電嶋，其第二端點(汲;:極:合至選樣 該第-金氧半導體電晶體===:分別位於 的基底中，以及該第二金氧半 弟一端點側 近其第二端點側的基底中。 體之間極下方且靠 21