TWI270656B - Analysis method for sag or protrusion of copper-filled micro via - Google Patents

Description

1270656 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種微孔填銅後之凹陷或凸起分析方法， 其係一種分析印刷電路板上微孔填銅後是否表面具有凹陷 或凸起缺點的方法。 【先前技術】

Ik著電子產品需求之驅動，印刷電路板在形態上漸趨輕 • 薄短小，在功能上則要求性能穩定、多功能及高速化。相 對地，其製程技術的發展則越來越困難，亦即要滿足輕量 化、薄形化、細線化及小孔化等高密度設計的需求。目前 極受重視的球柵陣列（Ball Grid Array ; BGA)或覆晶（flip chip)基板及使用量日增的可攜式產品之電路基板，例如大 哥大、電腦中央處理器、電子辭典、PCMCIA卡等，將會 使用大 ϊ 的咼密度（High Density Integration ; HDI)基板， 傳統基板鑒於其密度不夠，雖然在製造上不斷改良如鑽孔 • 機、蝕刻機等製程設備，但仍只能做到4密爾（mil)線距與 6崔爾直徑之通孔，如此無法達到上述需求以及未來窄腳距 電子構裝設計的限制。因此具有細線、小孔的高密度基板 便應運而生，希望能取代傳統多層壓合基板或印刷電路板 的製程。 相對地’增層（build-up)法基板製程配合雷射鑽孔技術將 可有效減少通孔佔用面積，而容易達成細線、小孔的高密 度要求，其在傳統基板結構内加上一至數層的細線層，是 一種經濟又有效的基板製造方法。此類型基板的中間層可 H:\HU\LGC\M34288\106790\106790.doc 1270656 . 為傳統之FR_4或ABF基板，然後逐層疊加上介電層與銅 羯’此疊加上的線路與孔徑均比傳統的基板細小，而層間 厚度也相對縮小，如此密度增加且厚度變薄，故基板面積 將可變小。 然而於增層法基板填銅步驟後，最常發生之缺點為位於 微孔15上方之銅鍍層14容易產生凹陷141(或凸起，圖未 示）’如圖1所示。在上層絕緣層11中有微孔15，且有一 , 内部銅線路層之銅墊（pad)12設於該微孔15底部。為能連 接銅墊1 2及後續形成於上層絕緣層丨丨表面之銅線路層， 因此會在微孔15内及上層絕緣層U表面沉積一銅鍍層 14。然而當微孔15上方銅覆蓋面積有凹陷141(或凸起）之 缺點發生，如要在銅鍍層14上繼續疊層時，該凹陷141嚴 重日π會造成基板之内部線路失效而無法正常傳遞電氣訊 號。 綜上所述，市場上亟需要一種分析印刷電路板上微孔鍍 | 銅後是否表面具有凹陷缺點的方法，藉此可以確認印刷電 路板中各疊層板材之品質。 【發明内容】 本發明之目的係提供一種微孔填銅後之凹陷或凸起分析 方法，可排除印刷電路板之疊層板材變形量的影響，而能 分析出各盲孔上方銅鍍層之實際凹陷深度及有效面積。 本發明之另一目的係提供一種呈現銅鍍層上凹陷或凸起 缺點分佈之方法，其係藉由晝面顯示凹陷或凸起缺點存在 處，並進一步呈現該些凹陷缺點造成那些印刷電路板單元 H:\HU\LGC\M34288\106790\106790.doc I27D656 • 失效之結果。 為達上述目的，本發明揭示一種微孔填銅後之凹陷或凸 起分析方法’其係利用高度掃描裝置量測一印刷電路板中 填鋼步驟實施後疊層板材表面上銅錄層之高度分佈，铁後 選擇各微孔所在處局（或微孔周圍）部銅覆蓋面積之複數個 南度值。平均該局部銅覆蓋面積在該微孔外圍之複數個言 度值以作為-相對基準高度，並以該相對基準高度和該微 • &範圍内銅覆蓋表面之各高度值比較而定出各差值。計算 各該差值大於-允許凹陷量或允許凸起量的累積數量是: 超迻預》又值s s過則可判定該微孔範圍内銅覆蓋表面 具有凹陷或凸起缺點。 、可利用旦面或圖表顯示印刷電路板上凹陷缺點存在處， 並進步以畫面或圖表呈現該些凹陷缺點所造成失效之印 刷電路板單元位置。 【實施方式】 • 圖2係本發明所分析印刷電路板中疊層板材之外觀示意 圖。璺層板材20劃分為九個單元26，每一單元％内包含 稷數個微孔25，而微孔25内及整個疊層板材2〇表面均覆 蓋一銅鍍層24。可利用高度掃描裝置量測該銅鍍層24之表 面高度分佈，然後特別針對各微孔25所在處，分別選定一 大於微孔25截面積之銅覆蓋面積271或272，或可稱該選 定面積為選取範圍（range〇finterest)。該銅覆蓋面積27ι或 272可依實際微孔尺寸加上一個容許寬度來形成之，以確保 銅覆蓋面積271或272已涵蓋指定之微孔25。 H:\HU\LGC\M34288\106790\106790.doc 127(3656 多見圖3、亥選定之鋼覆蓋面積271内表面之高度分佈 、句已取仔，可分別針對該局部之高度分佈值進行分析， 1斷疋否有超出允許規格之凹陷32(或凸起）產生。圖中 -線之圓柱體31係表示該凹陷”相對於下方微孔25之位 系㉟微孔25截面之半徑為r。很明顯圓柱體3 ^上方 央广凹陷32曲面之高度較圓柱體31外圍之表面高度為 & (右中央為凸起則會高於圓柱體31外圍之表面高度）。

圖4⑷係取圖3中通過圓柱體31直徑之χ—γ平面之高 :刀佈圖。由於璺層板材2〇會因為材料内殘留應力而造成 ί曲現象，所以Z轴上代表之高度值並非疊層板材20表面 貫際上:陷或壟起之高度’因此需要先找出相對基準高度 或參考南度才能定義出有意義之凹陷或堡起量。本發明係 將銅覆蓋面積271於微孔25外圍(圖4⑷中2〇卜)之高度分 佈值平均料算而㈣—相對基準高& R，且針對各微孔 25分別計算出一個相對基準高度。 以凹陷情況為例（凸起狀況反之亦然），由該相對基準高 度R往下位移一可允許凹陷量h而定義出—高度門權值 T，若高度值低於T之表面均視為有效凹陷之區域，如圖 4(a)中d即為判定為有效凹陷區域。 如圖4⑻所示，並非—經料存在有效凹陷區域之銅覆 蓋面積271就視為具有凹陷缺點，—般尚需要計算出該有 效凹陷區域所佔面積才能綠認是否真為凹陷缺點。舉例而 言’若銅覆蓋面積271内有-細小之針孔4卜該針孔41 内之最小高度明顯小於高度門播值τ許多’然若僅依據此 H:\HU\LGC\M34288\106790\106790.doc I27D656 门度門檻值τ比較而未進_步分析針孔4}底部所佔總面 積之比例，則很可能產生過多且不當之凹陷缺點認定結 果’從而判定太多為不良品之單a 26而造成成本嚴重負 擔。實際上，若鋼覆蓋面積271内僅有一細小之針孔41， 而其他面積之高度均大於高度門檻值τ，則該針孔41並不 會使垂直導通功能無法正f執行。另外，針孔41之容忍面 積可由使用者設定。

汝圖5所示，级孔25截面積所涵蓋範圍内（直徑以之圓 面積）可依據高度值量測點&置而分為複數個面積基本單 一 1亦即母個面積基本單元51都有至少一高度值。將該 相對基準高度R與各面積基本單元51之高度值相比較，可 分別得到-差值’例如圖5中所示之數字即代表差值（或用 顏色或符號代表差值之大小而供使用者容易判讀）。若差值 大於可允許凹陷量h(本實施例假設h=4)，且面積大於一預 设值則視為具有凹陷缺點’亦即差值大於4之累積數量（圖 5中共有7個數字大於4)大於預設值（假設為5)，則銅覆蓋 面積271就被認定為有效凹陷。 疊層板材20上各微孔25處所選定銅覆蓋面積分別經由 前述高度分析後，可利用畫面或圖表顯示出具有凹陷缺點 之填銅微孔25位置所在，如圖6係…之符號或標記代表 凹陷缺點發生處。#然也可以彥頁色取代χ之標示，例如有凹 陷缺點之微孔25以紅色表示（或者有凸起缺點之微孔乃以 藍色填滿），其他正常之微孔25則用綠色呈現。當然也可 以不同顏色、符號或標記表示凹陷量之大小，例如深紅表 H:\HU\LGC\M34288\106790\106790.doc 1270656 *凹陷量相對最深處，而由深紅漸轉淺紅而變成凹陷量相 對較小的黃色標示。 當各疊層板材20逐次壓合（sequential lamination)成為最 終之基板後，若其中某層疊層板材20有發生一凹陷缺點， 則該凹陷缺點所在之印刷電路板單元就視為報廢。因此， 可統計各印刷電路板單元76内有否凹陷缺點或凸起缺點存 在，若有一凹陷缺點或凸起缺點則以χ之符號或標記代表 • 該無法使用或報廢之印刷電路板單元76，如圖7所示。 本發明除了能分析未經蝕刻之銅鍍層24的品質，同樣能 分析蝕刻後之銅鍍層84是否有具有凹陷缺點，如圖8 ^ 不。璺層板材80上有一微孔85處所設定選取範圍87内有 一蝕刻後之銅鍍層84,因此銅鍍層84外側之表面高度會遠 低於凹陷可能發生處之高度，如圖9所示。然而不同二上 述實施例之步驟僅在於相對基準高度R之計算方式，本實 施例是將選取範圍87中銅覆蓋面積於2r和2Rc之間的環 • 形區域内高度分佈值平均而得到一相對基準高度R，，亦即 兩側高度遠低於一最低門檻值L之區間不列入相對基準高 度之平均數據中。同樣再藉由一高度門檻值τ，就能確認銅 鍍層84之有效凹陷區域是否存在於選取範圍内，若有效凹 陷區域超過一預設值則可判定該微孔85具有凹陷缺點。 本發明之技術内容及技術特點已揭示如上，然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 背離本發明精神之替換及修飾。因此，本發明之保護範圍 應不限於實施例所揭示者，而應包括各種不背離本發明之 H:\HU\LGC\M34288\106790\106790.doc -10- 1270656 替換及修飾’並為以下之申請專利範圍所涵蓋。 【圖式簡單說明】 圖1係習知増層法基板中疊層板材之凹陷發生之示音 圖； 圖2係本發明所分析印刷電路板中疊層板材之外觀示意 圖； 圖3係圖2中選取銅覆蓋面積之立體高度分佈圖； φ 圖4(a)係取圖3中通過微孔直徑之χ_γ平面之高度分 佈圖； 圖4(b)係具有針孔之填銅後微孔沿直徑之χ—γ平面之 高度分佈圖； 0 5係本舍明分析銅鍵層在微孔戴面積所涵蓋範圍内有 效凹陷面積之示意圖； 圖6係本發明顯示具有凹陷缺點之微孔位置之示意圖； 圖7係本發明顯示因凹陷缺點造成無法使用之印刷電 # 路板單元之示意圖； 圖8係設定銅鍍層上選取範圍之另一實施例之示意圖； 以及 圖9係取圖8中通過微孔直徑之又一丫平面之高度分佈 圖。 【主要元件符號說明】 11 上層絕緣層 12 銅墊 13 下層絕緣層 14 銅鍍層 15 盲孑L 20 疊層板材 H:\HU\LGC\M34288\106790\106790.doc -11 - 1270656 24 銅锻層 25 微孔 26 單元 31 圓柱體 32 凹陷 41 針孑L 51 面積基本單元 76 印刷電路板單元 80 疊層板材 84 銅鍍層 85 微孔 87 選取範圍 141 凹陷 271 、272 銅覆蓋面矛 T、 T 高度門檻值 r 盲孔半徑 d 判定為有效凹陷區域 R、 R’相對基準高度 h 允許凹陷量 H:\HU\LGC\M34288\106790\106790.doc -12-

Claims (1)

1270656 十、申請專利範圍： 1.—種填銅微孔之凹陷分析方法，包含下列步驟： 掃插一填銅步驟實施後之疊層板材表面上之高度分 佈； & 、選擇該疊層板材中至少一微孔所在處局部銅覆蓋面積 之複數個高度值； 叶算該局部銅覆蓋面積在該微孔範圍外之複數個高度 鲁 值而得到一相對基準高度； 比車乂忒相對基準向度與該微孔範圍内該銅覆蓋面積之 各遠複數個高度值間存在之各差值；以及 計算各該差值大於一允許凹陷量的累積數量，若該累 積數量超過一預設值則可判定該微孔上該銅覆蓋面積具 有凹陷缺點。 2·根據請求項1之填銅微孔之凹陷分析方法，其另包含以符 號、標記或顏色於該疊層板材之圖像上代表該凹陷缺點發 • 生處之步驟。 3 ·根據請求項1之填銅微孔之凹陷分析方法，其另包含以符 號、標記或顏色於具有該疊層板材之印刷電路板的圖像上 代表因存在該凹陷缺點而報廢單元之步驟。 4·根據請求項1之填銅微孔之凹陷分析方法，其中各該差值 可由數字、顏色或符號代表其大小，並顯示該微孔截面積 所涵蓋範圍内各差值之所在位置。 5 ·根據請求項1之填銅微孔之凹陷分析方法，其中該相對基 準鬲度減去該允許凹陷量等於一高度門檻值，該累積數量 H:\HU\LGC\M34288\106790\106790.doc -13- 1270656 超過該預設值係表示該微孔截面積所涵蓋範圍内低於一 南度門板值之面積超過該凹陷缺點所定義之容許凹陷面 積。 6·根據請求項i之填銅微孔之凹陷分析方法，其中該疊層板 材上之銅覆蓋面積係經過蝕刻步驟。 7·根據請求項6之填銅微孔之凹陷分析方法，其另包含藉由 一最低門棍值將非銅覆蓋面積處之高度值剔_而不列入 該相對基準高度之求出計算中。 8.根據請求項丨之填銅微孔之凹陷分析方法，其中該相對基 準高度係平均該局部鋼覆蓋面積在該微孔範圍外之複數 個高度值而得到。

H:\HU\LGC\M34288\106790M 06790.doc -14 -