TWI270583B - Dynamic pulse plating for high aspect ratio features - Google Patents

Dynamic pulse plating for high aspect ratio features Download PDF

Info

Publication number
TWI270583B
TWI270583B TW091116829A TW91116829A TWI270583B TW I270583 B TWI270583 B TW I270583B TW 091116829 A TW091116829 A TW 091116829A TW 91116829 A TW91116829 A TW 91116829A TW I270583 B TWI270583 B TW I270583B
Authority
TW
Taiwan
Prior art keywords
pulse
duration
substrate
deposition
electrolytic
Prior art date
Application number
TW091116829A
Other languages
English (en)
Inventor
H Peter W Hey
Yezdi Dordi
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TWI270583B publication Critical patent/TWI270583B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

1270583 A7 B7 五、發明說明() 發明_領域: 本發明關係電化沉積一金屬。 UO景: 次四分之一微米多層金屬化係為下一代超大型積體 電路(ULSI)之主要技術。於此技術重點之多層内連線需要 平坦化形成於高深寬比孔徑中之内連線特性,其包含接 觸、導孔、線路及其他特性。由這些内連線特性的可靠形 成為對ULSI之成功係重要的並對增加個別基材及晶粒上 之電路也、度及品質也是相當重要的。 當電路密度增加時,導孔、接觸及其他特性之寬度降 低至低於250奈米,而當介電層之厚度實質保持不變時, 造成特性的深寬比增加,即以高度為寬度所除加大。很多 傳統沉積處理具有困難填充結構,即深寬比超出4 :丨,更 特別是當深寬比超出1 〇 : 1時。因此,有大量之努力係朝 向形成無孔隙’奈米大小之具有高深寬比的特性,其中, 該特性高對特性寬的比可以為4 : 1或更高者。另外,當 特性寬度降低時’裝置電流保持不變或增加,這造成於特 性中之電流密度的增加。 元素鋁(A1)及其合金已經是於半導體製程中,用以形 成線路及插塞之傳統金屬,因為紹具有低電阻率、其對二 氧化矽(Si〇2)之優良黏著力、其容易作出圖案、及其以高 純度形式取得之故。然而,鋁具有較其他導電金屬,例如 銅有較高之電阻率,並且,鋁可以忍受遷移,造成於導體 第各頁 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閲讀背面t注意事項再填寫本頁) 訂· 線一 經濟部智慧財產局員工消費合作社印製 1270583
五、發明説明() 經濟部智慧財產局員工消費合作社印製 中形成孔隙。 銅及其合余具有較鋁為低之電阻率並且相較於鋁具 有較高之電遷移電阻。這些特性對於於高階積集度及增加 裝置速度所經歷之高電流密度係重要的。銅同時具有良好 導電率並可以於純度狀態下取得。因此,鋼變成於半導體 基材上,填充次四分之一微米高深寬比内連線特性之一選 擇金屬。 雖然,有想要於半導體裝置製程中使用銅的需求,但 用以沉積鋼進入很高深寬比特性,例如4 :丨具有0·35微 米(或更低)寬度導孔的製造方法的選擇係受到限制。由於 攻些製程限制,之前已於電路板上製造線路的電鍍現在剛 好被用以填充於半導體裝置上之導孔及接觸。 金屬電錢係為已知的並可以藉由各種技術加以完 成。一典型方法大致包含沉積一阻障層於特性表面上;沉 積一導體金屬種層,較佳為銅於阻障層上;然後,電鍵一 導體金屬於該種層上,以填充該結構/特性。所沉積層及介 電層可以被平坦化,例如藉由化學機械研磨(CMP),以界 定一導電内連線特性。 電鍍或電化沉積係被提升為用於未來銅内連線需求 的經濟及可用之解答。第丨圖為一噴注電鍍機10的簡化 剖面圖。一般而言,喷注電鍍機1〇包含一電解液容器12, 具有一頂開口、一基材夾具14安排於電解液容器12之 上、一陽極16安排於電解液容器12的底部、及一接觸環 20接觸基材22。多數凹槽係形成於基材夾具14的下表 第5頁 (請先閱讀背面^/注意事項再填寫本頁) P· 丨‘訂 線一 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1270583 A7 B7 五、發明説明() 面 真二果(未示出)係連接至基材失具14並與凹槽24 (請先閱讀背面之注意事項再填寫本頁) 相通,以建立一真空狀況,其能於處理時,將基.材固 定至基材夾具14上。接觸環20包含多數金屬或半金屬接 觸銷26 ’其係分佈於基材22的週邊部份,以界定一中心 基材電鍍表面。多數接觸銷26徑向向内延伸於基材22的 窄圓周部份上並於接觸銷26的尖端接觸基材22的導電種 層。一電源30係電氣連接至陽極16及銷26,以提供一電 氣偏壓給基材22❶基材22被定位於圓筒電解液容器12 之上’並於單元1〇操作時,電解液電動並垂直碰撞於基 材電鐘表面上。 電鑛製程典型藉由施加一定電流密度於整個基材電 鍵表面上加以執行。例如,一於約1至約60毫安培每平 方公分(mA/cm2)間,例如約40毫安培每平方公分之定電 流密度可以施加於整個基材電鍍表面上,以於其上造成沉 積。因為沉積速率係大致為所施加於基材電鍍表面上之電 流密度的函數,所以,電流密度係典型增加,例如大於4〇 毫安培每平方公分,以提供較快沉積及增加之基材產量。 經濟部智慧財產局員工消費合作社印製 於現行電鍍製程中所遭遇的特定問題是這些電鍍製 程未能提供無孔隙及無接縫之高深寬比結構。第2圖例示 一於基材200上之高深寬比特性202的典型沉積結果,其 中,結構202的嘴/開口 206由於基材202的嘴/開口 206 的銅的過量沉積或突懸而閉合,即被稱為,,凸起”。已經觀 察到沉積金屬210傾向於較結構202的嘴或開口 206處為 快,造成於結構202之嘴/開口 206的凸起,並在結構202 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 1270583 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明() 中留下孔隙204及接縫208。於電鍍時,凸起係藉由增加 電流密度而加速,藉以造成更大之孔隙。已經看.出,由於 晶粒與沉積成長的不配合,孔隙也形成於内連線特性中。 再者,接縫208的出現可能造成於後續處理,例如基材回 火時之孔隙的形成。 因此,有需要一種電化沉積一金屬至基材上之高深寬 比結構的方法,其提供無孔隙及無接缝之填充高深寬比結 構的方式。 發明目的及概述: 本案提供一種沉積一金屬於一基材上的方法。該金屬 係藉由依序地施加一電解沉積脈衝,及一電解溶解脈衝至 該基材上而加以沉積。在每一電解溶解脈衝後,下一電解 溶解脈衝之前,提供有至少一零電壓或電流之時間段,其 也被稱為”關帛時間”於諸脈衝之間。前_電解沉積脈衝較 佳具有相同持續時間。隨後,後續電解沉積脈衝之持續時 間係逐漸地降低,以在高深寬比特性中,提供—無孔隙及 無接縫之金屬沉積。 …㈣導可以藉由考量以下之詳細說明配合上 附圖加以迅速了解。 圖式簡單說明: 第】圖為適用以執行依據本發明之電鍍的設備的代表圖. 第2圖為一使用先前技藝之高深寬比特性之典型沉積結果 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公—---— (請先閲讀背面之注意事項再塡寫本頁}
1270583 A7 B7 五、發明説明() 之剖面圖; 第3圖為實施本發明之電氣連接圖; 第4圖為用以電鍍沉積之不同波形;及 第5圖為加入本發明之金屬化製程順序。 經濟部智慧財產局員工消費合作社印製 圖號對照說明: 10 噴注電鍍機 12 電解液容器 14 基材爽具 16 陽極 20 接觸環 22 基材 24 凹槽 26 接觸銷 30 電源 200 基材 202 特性 206 開口 208 接縫 302 電源 304 陽極 306 陰極 308 電鍍面 310 種層 420 控制電路 422 開關電路 430 基材 511 電流脈衝 513 電流脈衝 521 電流脈衝 523 電流脈衝 發明詳細說明: (請先閲讀背面之注意事項再填寫本頁) 訂· 線一 為了容易了解,於所有圖中,相同參考數係儘可能指 定同一元件。 本發明大致提供一用以電化沉積一金屬於一基材上 第8頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1270583
的万沄,具造成於 丹T <黑孔隙及無接縫金屬 (請先閲讀背面之注意事項再填寫本頁) 沉積。該金屬係藉由依序施加_電解沉積脈衝,隨後施加 -電解溶解脈衝至基材上加以沉積。於每—電解溶解脈衝 後,下一電解沉積脈衝前,提供有至少一零電壓或電流之 時間段於脈衝之間,該.時間段係被稱為"關閉時間前兩 電解沉積脈衝應較佳具有相同持續時間。隨後,後續電解 沉積脈衝之持續時間係逐漸降低,以於高深寬比特性中, 提供一無孔隙及無接縫之金屬電鍍。 本發明可以加入於例如於第5圖所示之金屬化製程順 序中。第5圖之處理順序700例示於高深寬比特性中之金 屬化結構形成中之幾個步驟。於步驟7〇丨中,一例如溝渠 或導孔之高深寬比特性係形成於例如半導體晶圓的基材 上。溝渠或導孔可以藉由傳統微影及蝕刻技術加以形成於 一先前已經沉積於晶圓上之絕緣層中。於步驟7〇3中,一 阻障層係沉積於高深寬比特性内。一阻障層可以藉由化學 氣相沉積(CVD)或物理氣相沉積(PVD)沉積,該阻障層可以 防止於下層基材及後續沉積金屬層間之不想要的擴散。或 者,一黏著層可以於形成阻障層之前加以沉積(未示於第5 圖中)。 經濟部智慧財產局員工消費合作社印製 於步驟705中’一金屬種層然後可以藉由cvd或PVD 沉積於阻障層上。此金屬種層典型相當薄,及用以完成一 執行於步驟707中之後續電化沉積(或電鍍)。種層金屬可 以與步驟707中所沉積之相同的金屬,或者,例如金屬氮 化物之另一導電金屬等等。例如,銅應用中,種層可以為 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公爱) 1270583 A7
五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 銅。然而,適用以提升電鍍之其他金屬或導電材料也可以 被使用。例如’貝金屬或高導電金屬,例如金、銀、翻、 鈀、鎳、鋁、鎢、錫或其合金也可以適用。當例如氮化鎢 之導電51化物被使用時,氮化物層也可以被使用作為阻障 層。 於步驟707時,電化電鍍係使用電鍍溶液加以執行, 以沉積一金屬層至一至少足以完全填滿高深寬比特性之 厚度。依據本發明之實施例,高深寬比特性係藉由使用調 變波形之脈衝電鍍技術,以一無孔隙及無接縫方式以金屬 加以填充。於本發明的一態樣中,調變波形包含相反極性 之電氣脈衝’該電氣脈衝有零電氣脈衝之時間段,或•,關 閉時間··。於電鍍波形中之關閉時間允許於電鍍溶液中之 各種化學物種再分佈於高深寬比特性中,以完成想要之沉 積輪廓。 經濟部智慧財產局員工消費合作社印製 金屬係依序藉由施加一電解沉積脈衝,隨後施加一電 解溶解脈衝至基材上而加以沉積。在每一電解溶解脈衝 後,於下一電解沉積脈衝前,提供有至少一零電壓或電流 之時間段於脈衝之間,其被稱為"關閉時間"。前兩電解沉 積脈衝應較佳具有相同持續時間。隨後,後續電解沉積脈 衝之持續時間係被逐漸降低,以在高深寬比特性中,提供 一無孔隙及無接縫金屬沉積。 於金屬層形成至一想要厚度後,一平坦化步驟7〇9可 以執行,以去除於高深寬比特性外之金屬層部份,造成在 晶圓上之平坦化金屬化結構。該平坦化可以例如藉由化學 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公釐) 1270583 A7 B7 五、發明説明() 機械研磨(CMP)加以執行。 (請先閲讀背面之注意事項再填寫本頁) 本發明係較佳使用一電化沉積單元,例如由美國加州 聖塔卡拉之應用材料所購得之MiUenia CuEcp系統。一電 化沉積系統之詳細說明係提供;於共同受讓及申請中之申 請於1999年四月8曰冬美國專利申請案第〇9/289,〇74號 案,名為”電化沉積系統,,之案中,該案係併入作為參考。 本發明的實施例較佳係以一銅電鍍液加以實施,該電 鍍液具有多個元件,包含銅電解液及添加劑,例如抑制劑 及加速劑(也稱為光亮劑)。該電鍍化學品的詳細說明,特 別疋電解液及添加劑的組成係提供於共同受讓及共同申 凊於1999年二月5日之美國專利申請第〇9/245,78〇號案 中,其案名為”用於改良孔徑填充之電解沉積化學品",該 案係併入作為參考。 於此例示電鑛液中,銅電解液提供予以沉積之金屬離 子,同時,抑制劑及加速劑控制沉積輪廓。例如,抑制劑 吸收於晶圓表面上,並禁止或降低銅於這些已吸收抑制劑 之區域的沉積。光亮劑或加速劑與抑制劑分子競爭,用吸 收地點,並加速於吸收光亮劑或加速劑之區域的銅成長。 經濟部智慧財產局員工消費合作社印製 於一實施例中,電解液包含硫酸銅、硫酸及氣化物離 子。加速劑或催化劑包含硫化物,其強烈吸收於硫酸中之 銅。抑制劑可以包含乙二醇為主,可以包含例如聚乙二醇 (PEG)。抑制劑吸收銅並於氮化物離子中,形成一黏著膜。 於具有吸收抑制器區域中,銅沉積係被降低或抑制。抑制 劑及加速劑的活動係取決於例如溫度、pH及於電鍍液中 第”頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱) 1270583
五、發明説明( 之亂化物濃度之各種參數 添加劑平坦化之參數。 當基材與電鍍液接觸的同時,抑制劑及加速劑傾向於 内藏於内連線結構(即導孔及溝渠)中之表面上。 、 q两加速 劑的分子尺寸係遠小於抑制劑者,所以加速劑可以較抑制 劑更快擴散經電解液。當金屬沉積被接近於導孔或溝渠開 口之加速劑所加強時,凸起可能發生,及金屬離子被空乏 於該導孔或溝渠内。依據本發明的實施例,於電鍍波形中 之關閉時間允許加速劑、抑制劑及金屬離子的再分佈,以 及,確保金屬沉積被完成,而沒有凸起或孔隙形成。 對於高深寬比特性之結構(例如導孔或溝渠)中之無孔 隙沉積,吾人想要電鍍被抑制於拓樸結構之頂部處,而、 結構内被加速。這將提升一由下至上之成長條件,其中於 高深寬比特性之底部中之沉積速率係大於朝向特性的開 口或側壁者’造成"超級填充”沉積,其係為無孔隙或2 縫。因此,金屬層係沉積於導孔結構中,或大致一高深寬 比特性中,以一由下向上成長方式進行。朝向導孔開 口之突懸或過量沉積係被避免,及一在導孔結構中之無孔 隙及無接縫金屬沉積可以完成。 依據本發明之實施例’各種電氣波形係用以作為脈衝 電鍍,及想要電鍍結構,例如一超級填充輪廓可以藉由適 當地調整各種電氣脈衝加以完成。於高深寬比特性附近中 之金屬離子、添加劑或抑制劑的濃度梯度係為沉積及分解 脈衝之順序及持續時間所影響。例如,吾人相信一沉積脈 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) (請先閱讀背面之注意事項再場寫本頁) 訂· 線一 經濟部智慧財產局員工消費合作社印製 1270583
衝的持續時間控制於特性側壁上之沉積,而分解脈衝建立 額外金屬離子,因Λ,這些在特性旁之離子的濃度梯度。 藉由由特性頂端分解部份沉積金屬,一電解分解脈衝(或 逆向脈衝)允許足夠時間,用以.在高深寬比特性内之由下 而上之成長,而沒有孔隙或接縫形成。再者,沉積及分解 速率可以藉由改變個別電氣脈衝之振幅而加以控制。 發明人知道影響沉積及分解反應之催化效應需要以 完成超級填充沉積。因此,吾人想要藉由於一電解沉積脈 衝前及在一電解分解脈衝後,引入一關閉時間,加以促成 加速劑的再吸收。典型地,再吸收加速劑所需之時間係取 決於加速劑的體積溶液濃度,及關閉時間係依加速劑分子 之擴散時間常數之數量級加以調整。 第3圖為一示意圖,顯示依據本發明之實施例之電鍍 系統的電氣連接圖。一電源302係連接至一電鍍系統的兩 電極304(例如陽極)及306(例如陰極)。陰極3〇6係電氣接 觸一在基材430之電鍍表面308上之種層31〇。電源3〇2 較佳包含一控制電路420,其切換於一定電流操作及一定 電壓插作之間。電源3 0 2的控制電路4 2 0同時也控制輸出 的極性。 電源302較佳也包含一開關電路422,其係可規劃以 產生各種之輸出波形,例如一包含一定電壓或電流輸出之 組合的輸出波形持續一第一持續時間、一定電壓或電流輸 出持續一第二持續時間、及一相對應於零電壓或電流輸出 之"關閉時間"。本發明想出利用各種電源設計,其係能產 第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1270583 A7 B7 五、發明説明() 生此等輸出波形,並不限定於任一特定電源設計。 依據本發明的實施例,脈衝電鍍係用以配合一"關閉 時間”的提供,以控制於高深寬比結構附近之金屬的電解 沉積及電解分解。雖然本發明之討論集中於在高深寬比特 性之影響’但可以想出關閉時間也可以作用於基材的其他 區域中的金屬沉積及分解。於脈衝電鍍中,電氣脈衝-不 論是電壓或電流脈衝,均能以某些組合應用至基材43 〇 中。這些脈衝組合可以包含不同順序之不同極性的脈衝, 以完成金屬沉積或金屬分解。此不同於直流電鍍,其中一 連續電壓或電流係施加至該基材持續一時間段,作為金屬 沉積用。 第4圖例示一脈衝電鍍波形,其具有不同極性的電流 脈衝。於此例子中,電流脈衝511及513相當於電解沉積 脈衝其間於電解液中之銅離子係被加速朝向陰極3〇6, 造成銅電鍍於基材430上。負電流脈衝52 i及523相當於 電解溶解脈衝,於其間已經電鍍於基材43〇上之銅係被溶 解,並被轉換為電解液中之銅離子。藉由使用相反極性之 電氣脈衝的不同組合,銅的電鍍可以以不同輪廊加以完 成。為了完成於高深寬比結構例如導孔或溝渠中之超級填 充,吾人想要於結構的底部具有較頂部有較高的電流密 度。 -般而言,有三種脈衝電鑛持續時間:υ電解沉積脈 衝持續時間;2)電解溶解脈衝持續時間; 目 J 久3)關閉時間。 典型地,用於電解沉積&電·解分解脈衝持續相的特定選 第η頁 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ297公釐) 〜----—-- (請先閲讀背面之注意事項再填寫本頁) 訂. 線一 經濟部智慧財產局員工消費合作社印製 !27〇583 A7 B7 五 經濟部智慧財產局員工消費合作社印製 、發明説明( 決於予以填充之結果的深寬比而定,製程最佳 例如改變電解沉積脈衝持續時間對電解溶解脈衝 ::由時間比例。於每-電解沉積脈衝後,銅離子的漠度: 由於銅離子的消耗之故,而被建立於導孔内。五人終 及於電解溶解步驟中所產生的添二 梯度並未平衡,則可能發生凸起或形成孔隙。 :因此’關閉時間的持續時間係被選擇,以建立適當之 漠度梯度,或於結構附近中 田 ^ 再w近中之各種鋼或添加劑物種的再分 佈。例如,關閉時間持續時問 時Η食“P 子料間可以依據想要之物種的擴散 時間常數的數篁級加以撰遲办丨 乂選擇。例如,於電鍍液中之任
種的擴散時間r可以以r =h2/D η /υ加以近似,其中h代表導 訂 孔的深度及D代表物種的擴散率。於一實施例中電鑛係 執行於具有深度約!.6微米的導孔上。以此實施例中之用 之電鍵液’添加劑的擴散率被認為是低於銅擴散率-數量 級或兩數量級。例如,對於1.6微米導孔,用於添加劑的 線 擴散時間係被建立為約5〇毫秒㈣。因此一約1〇〇毫 秒之關閉時間的持續時間可以選擇於電锻波形中,以允許 足約長時間給添加劑’以擴散並建立適當濃度分佈,用以 無孔隙及無接縫地填充導孔。 另外因為物種之擴散率係為溫度的函數,所以特定 液溫度可以影響關閉時間持續時間的選擇。一般而言,因 為催化劑或加速劑的分子大小係小於抑制劑者,所以催化 劑的擴散係快於抑制劑者。 雖…:於第4圖中所示之電氣脈衝在脈衝持續時間内, 第15頁 本紙張尺度賴巾_家標準(CNS)A4規格⑽靡公复)— [270583
、發明説明( 具有一定振幅,但也可能佬用且女 此使用具有隨時間變化上升之振幅 的電鍍脈衝。另外,所有之電解 (或電解溶解)脈衝在 電鍍波形内,也不必都有相同振幅。 -般而言’每-脈衝及關閉時間的持續時間可以彼此 =’並可以依據所沉積金屬的特定想要輪I或特性加以 :整。例如,關閉時間的持續時間可以範圍由約ι毫秒至 =〇〇毫秒。-電解沉積(陰極)脈衝的脈衝持續時間可以 (陽極1約_毫秒至約删毫秒,而用於電解溶解脈衝 %極)者可以範圍由約1亳秒至約300毫秒。 相η:::述之實施例中,前兩電解沉積脈衝應較佳具有 :持續時間。隨後’後續電解沉積脈衝的持續時間係逐 :降低,以於高深寬比特性中,提供-無孔隙及無接縫沉 脈衝持續時間係取決於特性的寬度及深寬比及所用 密度而定。例如,一較小特性(或較高深寬比)典型 需要-較低比例之電解沉積脈衝持續日夺間對冑解溶解 脈衝持續時間。電解沉積脈衝的振幅係典型範圍…5 :培至約安培’而電解溶解脈衝的振幅係範圍由約3 2至約60安培。沉積及分解電流密度的大小係基於各 種考量加以衫,例如用以超級填充輪靡及處理 求等等。 &另外,關閉時間的使用可以配合直流電K列如,直 流7解沉積脈衝其後加上個別之關閉持續時間也可以用 以提供厚金屬層。也可以使用於約!至約6〇亳安培每平 第16頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公董) (請先閲讀背面之注意事項再填寫本頁) I··訂· 線·· 經濟部智慧財產局員Η消費合作社印製 1270583 A7 B7 五、發明説明() 方公分的直流電流密度。 例子 以下提供一依據本發明之一實施例之鋼電鍍於一基 材上的例子’該基材具有而深寬比内連線特性。於電鐘之 前’一包含約250埃之氮化姐的阻障層係藉由物理氣相沉 積’使用熟習於本技藝者已知的處理參數,而沉積於基材 上。較佳地,阻障層係使用由美國加州聖塔卡拉之應用材 料公司所購得之Vectra IMP室加以沉積。 具有厚度約2000埃之銅種層係使用例如物理氣相沉 積之已知處理參數形成於阻障層上。該基材然後係被傳送 至一電鍍單元作銅電鍍,該單元例如由應用材料公司購得 之 Millenia ECP 系統。 於此實施例中’電解液包含〇·85Μ硫酸銅、適當添加 劑(抑制劑及加速劑)及於約60至約70ρρηι之氣化物離 子,於約1.0之電解液pH值及於約15。〇之溫度。添加劑, 即加速劑"X”及抑制劑"Y”係為紐約之Lea R〇naK或 Shipley Ronal)所供給,並被稱為已知SB添加劑之Eieeua plate X Revl.O 及 Electra plate Y Rev 1 〇 0 電鑛波形包含一具有振幅約3安培及持續時間約3秒 之正電解沉積脈衝,及持續時間約100亳秒及振幅約25 安培至約40安培,較佳係約30安培之負脈衝電解溶解脈 衝,在電解溶解脈衝後’有約100毫秒之持續的關閉時間。 約15至20循環(包含電解沉積、電解溶解及關閉時間之 一順序)係用以完成1 · 6微米深之次〇 2 5微米導孔的無孔 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公愛^ " ------- c請先閱讀背面之注意事項#填寫本買) —訂· 經濟部智慧財產局員工消費合作社印製 1270583 A7 B7 五、發明説明() 隙填充。☆第二循環冑’每一後續循,之電解沉積脈衝較 佳係被降低約5毫秒至約50亳秒,以担A , 从权开在導孔内之由 下向上成長。 另外,於溶解脈衝時之氫排出可能被捕陷於晶圓的導 孔内。因此,在溶解脈,衝後,較佳想要加入關閉時間,其 時間係足夠地長’以允許氫由導孔中脫離。 雖然,加入本發明之教導的幾個較佳實施例已經加以 詳細顯示及說明,但熟習於本技藝者可以想出其他仍加入 這些教導的各種實施例。 (請先閲項背面之注意事項再填寫本頁) 訂 b 經濟部智慧財產局員工消費合作社印製 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

1270583 ---- 六、申請專利範 --- 第?"/以27號專fil案乃年~月修正 -_ ' 厂…—〜、··'、…一 · 1· 一種電錢金屬於一基材上的方法,該方法^ 依序地施加兩或更多循環至該基材上,該等循環包 含一電解沉積脈衝,其後跟隨有一電解溶解脈衝,其中 每一電解沉積脈衝具有一第一持續時間,且每一電解溶 解脈衝具有一等於或小於該第一 1 付,時間之第二持續 時間’且其中後續施加之每一循環的 颁衣的電解沉積脈衝之該 第一持續時間係被減少。 2 ·如申晴專利範圍第i項所述之方法,| .a ^ ^ '、中上述之每一循 衣均為一零電氣脈衝之時間段所分隔。 3.如申請專利範圍第2項所述之方法, /、中上述之裳雷_ 脈衝的時間段係於1亳秒及500亳秒之門 7米 請 先 閲 讀 背 之 注 項 再 填 寫 本 頁 I I I I 訂 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4·如申請專利範圍第1項所述之方法, ,、中上述之每 解沉積脈衝具有由0.5安培至1〇安 t培間的振幅。 5.如申請專利範圍第2項所述之 戍其中上述之备 解沉積脈衝具有一由500毫秒至3〇Λλ β 間。 ^主3000毫秒間的持 6·如申請專利範圍第i項所述之方法^ … /、中上述 解溶解脈衝具有由3安培至6〇安典 σ间之振幅 每 電 一電 續時 電 線 第19頁 _本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐Γ 1270583 A8B8C8D8 六、申請專利範圍 7 ·如申請專利範圍第1項所述之方法,其中上述之電解溶 解脈衝具有一由1毫秒至500亳秒間的持續時間。 8·如申請專利範圍第2項所述之方法,其中上述之後續施 加循環之電解沉積脈衝的持續時間係被減少5毫秒至 5 0宅秒。 9.如申請專利範圍第丨項所述之方法,其中上述之基材係 置於一電鍍液中,該電鑛液包含具有一擴散時間常數等 於零電氣脈衝之時間段的化學品。 10·如申請專利範圍第9項所述之方法,其中上述之電鍍液 更包含銅離子。 (請先·Μ讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 11· 一種將金屬電鍍於一具有溝渠的基材之方法,該方法 少包含步驟: (a) 依序施加兩或更多循環至基材上,該等循環包 一電解沉積脈衝,其後跟隨一電解溶解脈衝,其中每一 電解沉積脈衝具有一第一持續時間,且每一 ^ 冤解溶解脈 衝具有一小於該第一持續時間之第二持續時間,其 續施加循環的每一電解沉積脈衝之該第一持續時 保持相同或減少;及 (b) 施加直流電流至基材上,以沉積一 μ I厚度 金屬至基材上。 至 含 中後 間係 的該 訂---·------線i 第20頁 本紙張尺度適闬中國國家標準(CNS)A4規格(210 X 297公爱) A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印制机 1270583 申請專利範圍 1 2 ·如申锖專利範圍第11項所述之方法,更包含步驟有提 供一零電氣脈衝之時間段以分隔開每一循環。 13 ·如申請專利範圍第丨2項所述之方法,其中上述之零電 氣脈衝的時間段係於1毫秒及5 0 〇毫秒之間。 14·如申請專利範圍第u項所述之方法,其中上述之每一 電解沉積脈衝具有由0·5安培至10安培間的振幅。 15·如申請專利範圍第12項所述之方法,其中上述之每一 電解沉積脈衝具有一由500毫秒至3000毫秒間的持續 時間。 16.如申請專利範圍第u項所述之方法,其中上述之每一 電解溶解脈衝具有由3安培至60安培間之振幅。 17·如申請專利範圍第U項所述之方法,其中上述之電解 溶解脈衝具有一由1毫秒至500毫秒間的持續時間。 1 8 ·如申請專利範圍第1 2項所述之方法,其中上述之後續 施加循環之電解沉積脈衝的持續時間係被減少5毫秒至 5 0毫秒。 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公沒) ---------------------1;------^ (請先朋讀背面之注意事項再填寫本頁) A8B8C8D8 1270583 六、申請專利範圍 1 9 ·如申請專利範圍第1 1項所述之方法,其中上述之步驟 (a)係被執行於電鍍液中之基材上,該電鍍液包含具有一 擴散時間常數等於零電氣脈衝之時間段的化學品。 2 0.如申請專利範圍第19項所述之方法,其中上述之電鍍 液更包含銅離子。 (請先-M讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第22頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091116829A 2001-07-26 2002-07-26 Dynamic pulse plating for high aspect ratio features TWI270583B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/916,365 US6881318B2 (en) 2001-07-26 2001-07-26 Dynamic pulse plating for high aspect ratio features

Publications (1)

Publication Number Publication Date
TWI270583B true TWI270583B (en) 2007-01-11

Family

ID=25437150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116829A TWI270583B (en) 2001-07-26 2002-07-26 Dynamic pulse plating for high aspect ratio features

Country Status (5)

Country Link
US (1) US6881318B2 (zh)
KR (1) KR20040019366A (zh)
CN (1) CN1636084A (zh)
TW (1) TWI270583B (zh)
WO (1) WO2003010364A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473905B (zh) * 2010-12-21 2015-02-21 Ebara Corp 電鍍方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060169597A1 (en) * 2001-03-14 2006-08-03 Applied Materials, Inc. Method and composition for polishing a substrate
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US7323416B2 (en) * 2001-03-14 2008-01-29 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
JP2003213489A (ja) * 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
JP3964263B2 (ja) * 2002-05-17 2007-08-22 株式会社デンソー ブラインドビアホール充填方法及び貫通電極形成方法
DE10223957B4 (de) * 2002-05-31 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
US20040118691A1 (en) * 2002-12-23 2004-06-24 Shipley Company, L.L.C. Electroplating method
JP2006518553A (ja) * 2003-02-19 2006-08-10 ハネウエル・インターナシヨナル・インコーポレーテツド 熱相互接続システムの生成方法およびその使用法
DE10311575B4 (de) * 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
US7390429B2 (en) * 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
KR100572825B1 (ko) * 2003-07-31 2006-04-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP4540981B2 (ja) * 2003-12-25 2010-09-08 株式会社荏原製作所 めっき方法
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US20060219663A1 (en) * 2005-03-31 2006-10-05 Applied Materials, Inc. Metal CMP process on one or more polishing stations using slurries with oxidizers
US20060226014A1 (en) * 2005-04-11 2006-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
US20060249394A1 (en) * 2005-05-05 2006-11-09 Applied Materials, Inc. Process and composition for electrochemical mechanical polishing
US20060249395A1 (en) * 2005-05-05 2006-11-09 Applied Material, Inc. Process and composition for electrochemical mechanical polishing
US7425255B2 (en) * 2005-06-07 2008-09-16 Massachusetts Institute Of Technology Method for producing alloy deposits and controlling the nanostructure thereof using negative current pulsing electro-deposition
US7998335B2 (en) * 2005-06-13 2011-08-16 Cabot Microelectronics Corporation Controlled electrochemical polishing method
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
US20070254485A1 (en) * 2006-04-28 2007-11-01 Daxin Mao Abrasive composition for electrochemical mechanical polishing
US20070256937A1 (en) 2006-05-04 2007-11-08 International Business Machines Corporation Apparatus and method for electrochemical processing of thin films on resistive substrates
US20080063866A1 (en) 2006-05-26 2008-03-13 Georgia Tech Research Corporation Method for Making Electrically Conductive Three-Dimensional Structures
KR100799024B1 (ko) * 2006-06-29 2008-01-28 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
US20080092947A1 (en) * 2006-10-24 2008-04-24 Applied Materials, Inc. Pulse plating of a low stress film on a solar cell substrate
US7736928B2 (en) * 2006-12-01 2010-06-15 Applied Materials, Inc. Precision printing electroplating through plating mask on a solar cell substrate
US20080128019A1 (en) * 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
US7704352B2 (en) * 2006-12-01 2010-04-27 Applied Materials, Inc. High-aspect ratio anode and apparatus for high-speed electroplating on a solar cell substrate
US7799182B2 (en) 2006-12-01 2010-09-21 Applied Materials, Inc. Electroplating on roll-to-roll flexible solar cell substrates
EP2072644A1 (en) 2007-12-21 2009-06-24 ETH Zürich, ETH Transfer Device and method for the electrochemical deposition of chemical compounds and alloys with controlled composition and or stoichiometry
US20100126849A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Apparatus and method for forming 3d nanostructure electrode for electrochemical battery and capacitor
JP5568250B2 (ja) * 2009-05-18 2014-08-06 公立大学法人大阪府立大学 銅を充填する方法
US9714474B2 (en) * 2010-04-06 2017-07-25 Tel Nexx, Inc. Seed layer deposition in microscale features
US8795480B2 (en) * 2010-07-02 2014-08-05 Novellus Systems, Inc. Control of electrolyte hydrodynamics for efficient mass transfer during electroplating
US10233556B2 (en) 2010-07-02 2019-03-19 Lam Research Corporation Dynamic modulation of cross flow manifold during electroplating
US9523155B2 (en) 2012-12-12 2016-12-20 Novellus Systems, Inc. Enhancement of electrolyte hydrodynamics for efficient mass transfer during electroplating
US9624592B2 (en) 2010-07-02 2017-04-18 Novellus Systems, Inc. Cross flow manifold for electroplating apparatus
US10094034B2 (en) 2015-08-28 2018-10-09 Lam Research Corporation Edge flow element for electroplating apparatus
WO2013062264A1 (en) * 2011-10-24 2013-05-02 Src Corporation Method of manufacturing graphene using metal catalyst
US9449808B2 (en) 2013-05-29 2016-09-20 Novellus Systems, Inc. Apparatus for advanced packaging applications
CN103280426A (zh) * 2013-05-31 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种通过电流编程防止tsv过电镀的方法
CN103484908B (zh) * 2013-09-29 2016-09-21 华进半导体封装先导技术研发中心有限公司 Tsv电化学沉积铜方法
US10253409B2 (en) 2014-04-23 2019-04-09 Src Corporation Method of manufacturing graphene using metal catalyst
US10364505B2 (en) 2016-05-24 2019-07-30 Lam Research Corporation Dynamic modulation of cross flow manifold during elecroplating
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
US11001934B2 (en) 2017-08-21 2021-05-11 Lam Research Corporation Methods and apparatus for flow isolation and focusing during electroplating
US10781527B2 (en) 2017-09-18 2020-09-22 Lam Research Corporation Methods and apparatus for controlling delivery of cross flowing and impinging electrolyte during electroplating
US11203816B1 (en) * 2020-10-23 2021-12-21 Applied Materials, Inc. Electroplating seed layer buildup and repair
CN113629006B (zh) * 2021-07-26 2024-04-23 长江存储科技有限责任公司 形成铜结构的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
US6071398A (en) * 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
WO1999054527A2 (en) * 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
US6524461B2 (en) * 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
TW483102B (en) * 1999-04-27 2002-04-11 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
EP1132500A3 (en) * 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
US6551485B1 (en) * 2000-10-17 2003-04-22 Faraday Technology Marketing Group, Llc Electrodeposition of metals for forming three-dimensional microstructures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473905B (zh) * 2010-12-21 2015-02-21 Ebara Corp 電鍍方法
US9376758B2 (en) 2010-12-21 2016-06-28 Ebara Corporation Electroplating method

Also Published As

Publication number Publication date
WO2003010364A3 (en) 2004-11-18
US6881318B2 (en) 2005-04-19
WO2003010364A2 (en) 2003-02-06
KR20040019366A (ko) 2004-03-05
CN1636084A (zh) 2005-07-06
US20030019755A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
TWI270583B (en) Dynamic pulse plating for high aspect ratio features
US6750144B2 (en) Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
US6303014B1 (en) Electrodeposition of metals in small recesses using modulated electric fields
TWI223678B (en) Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
US6534116B2 (en) Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
CN101512048B (zh) 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物
CN101265606B (zh) 化学电镀沉积装置及形成导电层结构的方法
US20050145499A1 (en) Plating of a thin metal seed layer
KR20010089210A (ko) 변조된 파형을 사용한 금속의 전기화학적 증착 방법
US6793795B1 (en) Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
US6319834B1 (en) Method and apparatus for improved planarity metallization by electroplating and CMP
US7195700B2 (en) Method of electroplating copper layers with flat topography
KR101248179B1 (ko) 절연된 애노드액 구획 내에 보조 전극을 구비한 전기화학 도금 셀
JP2004513221A (ja) 銅シード層の異常を克服し表面形状サイズ及びアスペクト比を調整する方法と装置
TW487968B (en) Electrochemical deposition for high aspect ratio structures using electrical plus modulation
US7169700B2 (en) Metal interconnect features with a doping gradient
CN100449710C (zh) 电化学电镀半导体晶圆的方法及其电镀装置
US7544281B2 (en) Uniform current distribution for ECP loading of wafers
US7803257B2 (en) Current-leveling electroplating/electropolishing electrode
JP2000129490A (ja) 電解めっき方法及び電解めっき装置
TW200305943A (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
TW520407B (en) Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
TWI314592B (en) Copper plating of semiconductor devices using intermediate immersion step
KR20040009253A (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees