TWI264002B - Semiconductor memory device including circuit to store access data - Google Patents

Semiconductor memory device including circuit to store access data Download PDF

Info

Publication number
TWI264002B
TWI264002B TW094121162A TW94121162A TWI264002B TW I264002 B TWI264002 B TW I264002B TW 094121162 A TW094121162 A TW 094121162A TW 94121162 A TW94121162 A TW 94121162A TW I264002 B TWI264002 B TW I264002B
Authority
TW
Taiwan
Prior art keywords
memory cell
cell array
word line
semiconductor memory
data
Prior art date
Application number
TW094121162A
Other languages
English (en)
Other versions
TW200608392A (en
Inventor
Gi-Ho Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200608392A publication Critical patent/TW200608392A/zh
Application granted granted Critical
Publication of TWI264002B publication Critical patent/TWI264002B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Description

I264Q^pifdoc 九、發明說明： 本申請案主張於2004年7月16號提出申請之韓國 利申請案第2004-55638號的優先權，該專利申請案所揭磬 之内容完整結合於本說明書中。 匕路 【發明所屬之技術領域】 本發明一般是有關於半導體元件，以及特別是有關於 _ 一種包括儲存存取資料之電路的半導體記憶體元件。、 【先前技術】 •半導體記憶體元件已經廣泛用作電腦中的主記憶體 (main memory)、嵌入式記憶體（embeddedmem〇ry)和 微處理器（microprocessor )中的快取記憶體（cache memory)。半導體記憶體元件分為隨機存取記憶體 (Random Access Memory，RAM)以及唯讀記憶體（Read Only Memory，ROM)元件。
RAM元件是一種能夠儲存寫入資料並存取此儲存資 料的記憶體元件。RAM元件是一種揮發性記憶體（v〇iatue • mem〇ry)，當電源斷開時，其不保留儲存的資料。RAM 元件的典型範例是動態RAM (Dynamic RAM，DRAM) 和靜態 RAM ( Static RAM，SRAM)。 ROM元件只能存取儲存的資料。rom元件是一種非 揮發性記憶體（non-volatile memory )，即使當電源斷開時， 其仍可保留儲存的資料。ROM元件分為可程式rom (Programmable ROM，PROM)和一次可程式 r〇m ( 〇ne
Time Programmable ROM，OT-PROM)。而 prqm 元件又 649〇2 p if. doc 分為可抹除PROM (Erasable PROM，EPROM)以及可電 除 PROM ( Electrically EPROM，EEPROM)。快閃記憶體 (Flash memory)是非揮發性ROM裝置的一範例。快閃記 憶體可具有高度積集度。 典型的半導體記憶體元件包括一記憶胞陣列、一列解 碼 (row decoder)、一行解碼器（column decoder)以及 一讀出放大電路（sense amplifier circuit)。記憶胞陣列具 有多個記憶胞，其排列成字元線（word line，WL)和位元 線（bit line)的矩陣。列解碼器接收一列位址以選擇一字 元線。行解碼器接收一行位址以選擇一位元線。讀出放大 電路讀出並放大來自於位元線的電壓，以存取被選擇記憶 胞的資料。 在具有上述結構的半導體記憶體元件中，如果字元線 被致能（active)，則多個記憶胞被存取。在某些情形中， 即使子元線被致能，存取連接到此字元線的全部記憶胞也 是不需要的。 這種情形的一範例是用於分支預測（branch prediction )的分支目標緩衝器（|3ranch target buffer )。這 種分支目標緩衝器一般為SRAM。分支指令（command) 之位址和目標位址儲存於一記憶胞陣列中。對於採取分支 的情形和不採取分支的情形，分支目標緩衝器藉由致能被 遥擇的子元線對連接到此字元線的記憶胞進行存取。如果 採取分支，則分支目標緩衝器存取記憶胞陣列，以存取儲 存的目標位址，然後提取有關目標位址的指令。如果不採 I2640^pifd〇c 取分支’則分支目標緩衝器不提取目標位址的指令。但是 如果不採取分支，分支目魏衝輯記憶胞陣列進行不 必要的存取’這導致了浪費功率。 當可檇式裝£ (例如，可檇式個人電腦（portable personal computer)、手機（cdlph〇ne)、個人數位助手
(personal digital assistant，PDA)等等）越來越廣泛地應 用於半導體存織置時，減小功率損耗方面的發展也越來 越積極γ當提供給可料織使其操作的功率變得越來越 Κ對減小功率損耗的要求也越來越高。既，然不必要地 存取記憶胞陣列損耗功率，那麼可取的辦法就是將盆 【發明内容】 本說明書描述了-種半導體記憶體元件，其包括一記 ，胞陣列和-儲存存取資料的儲存裝置。此記憶胞陣列被 存取以回應存取資料。 儲存裝置連接到記憶胞陣列的字元線上，且此儲存裝 置包括：記憶胞’每個記憶胞儲存i位元資料；一解碼哭二 其接收一位址，以選擇一字元線並提供一字元線電壓^被 子凡線電壓提供給記憶胞陣列以回應存取資料。 、邏輯閘是一 AND閘，其接收字元線電壓和存取資料， =將解碼n提供的字元線電壓提供給記憶胞陣列以回應 存的存取資料和一操作模式。 α 此邏輯閘包括：—0R ff1，其接收存取資料和操作模 I HAND閘，其接收字元線電壓與QR閘的輸出。 12640媒 當操作模式為一寫模式（write mode)時，邏輯閘提供字 元線電壓給記憶胞陣列，而不考慮存取資料。此記憶胞陣 列是一 SRAM記憶胞陣列。 儲存裝置分別連接到此SRAM記憶胞陣列的字元線 上，且是一儲存1位元資料的SRAM胞。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 下面將參照所附圖示對本發明之實施例進行更全面的 描述。 圖1是一種半導體記憶體元件一實施例的方塊圖。此 半導體裝置1包括一記憶胞陣列1〇〇、一字元線閘控電路 (gate circuit) 200、一解碼器300、以及一讀出放大電路 400。
記憶胞陣列100可依據單元類型而各不相同。例如， 一 DRAM單元包括一電容器，其連接到一電晶體以儲存資 料。此電晶體用作一開關。一 SRAM單元包括兩顆PMOS 電晶體和四顆NMOS電晶體。多個記憶胞（DRAM，SRAM 等等）連接到字元線和位元線，其在記憶胞陣列1〇〇中排 列成一矩陣。 解碼器300接收一位址ADDR以選擇一字元線，然後 提供一字元線電壓給被選擇的字元線WL。 一字元線閘控電路200配置於記憶胞陣列1〇〇與解碼 I264m- 益3〇〇之間。此字凡線閘控電路2〇〇是一種儲存存取資料 的儲存裝置。存取㈣決定了記憶胞陣列·是否被存 取。此字元線閘控電路200可包括一記憶胞210和一邏輯 閘220，詳細情形參見圖2。 $憶胞210儲存存取資料。此記憶胞21〇是包括 DRAM、SRAM等等的任—儲存裝置。此記憶胞训連接 春顺供給記憶胞_⑽的多條字元線上。在—實施例 鲁 中，此胞210儲存1位元存取資料。 邏輯閘220提供一纟元線電壓給記憶胞陣列100以回 應存取資料。例如，如果儲存於記憶胞210中的存取資料 為1，則邏輯閘220將解碼器3〇〇提供的字元線電壓提供 給記憶胞陣列100。另一方面，如果此存取資料為“〇,，，則 邏輯閘220不提供字元線電壓給記憶胞陣列1〇〇，從而避 免了不必要的浪費功率單元存取。 _ 邏輯閘220可被實施以提供字元線電壓給記憶胞陣列 1〇〇以回應存取資料，也回應操作模式。也就是說，如果 • 依據圖1所示之控制訊號（例如，寫）操作模式為一寫模 式’則邏輯閘提供字元線電壓給記憶胞陣列，而不考慮存 取資料。 讀出放大電路400藉由位元線BL、/BL、Bit和/Bit 連接到記憶胞陣列100和記憶胞210。此讀出放大電路400 讀出並放大位元線BL、/BL、Bit和/Bit上的電壓。圖1僅 緣示了一對位元線，但是以此可類推出包括更多位元線的 情形。此半導體記憶體元件並非局限於此實施例，也並非
9 I264mlfd〇c 僅適用於一個記憶胞連接到一條位元線的情形（例如，一 快閃記憶體）。 圖2是繪示圖1所示之字元線閘控電路2〇〇之一較佳 實施例的電路圖。參照圖2，字元線閘控電路2〇〇藉由字 元線WL連接到解碼器300 (參見圖υ，且藉由字元線 閘控WL連接到記憶胞陣列11〇。此外，字元線閘控電路 | 200藉由一對位元線Bit和/Bit連接到讀出放大電路4〇〇(參 見圖1)。此字元線閘控電路200包括記憶胞210和邏輯 •閉 220 。 在圖2中，記憶胞210是一儲存丨位元資料的SRAM 單元。此SRAM單元210是一般的SRAM單元，其包括 兩顆PMOS電晶體P1與P2，以及四顆NM〇s電晶體N1 〜N4。存取資料被儲存到1位元SRAM單元210中。記憶 胞陣列110被存取以回應此存取資料。在一實施例中，記 .憶胞210是一 SRAM單元，記憶胞陣列ho是SRAM記 憶體的一記憶胞陣列，且其包括多個連接到字元線閘控 • WL的SRAM單元。如果記憶胞210是一 DRAM單元，則 記憶胞陣列110由多個連接到字元線閘控WL的dram單 元構成。 邏輯閘220包括一 AND閘G1和一 〇R閘G2。AND 閘G1具有兩個輸入端和一個輸出端。一個輸入端連接到 一字元線WL，而另一輸入端連接到OR閘G2的一輸出 端。OR閘G2具有兩個輸入端和一個輸出端。一個輸入端 連接到SRAM單元210的一輸出端，而另一輸入端接收一 10 64_ pif.doc 控制訊號（例如，寫）。 在字元線閘控電路200中，當儲存於SRAM單元21〇 的存取資料為“1”時，OR G2的輸出總為“Γ,。結果是， 如，字元線WL為致能，貝㈣控WL?元線為致能。當存 =料，“1”時，如果字元線WL變為致能，則記憶胞陣列 =被存取。當控制訊號⑻非致能時，如果儲存於sram :兀2K)中的資料為“〇，，，則〇R閘⑺的輸出變成“〇”。這 ，’ AND f甲，G1的輸出變成“〇，，，這使得施加到字元線乳 WL。因此’記憶胞陣列 i 10不被存取。 心另一方面’當控制訊號（寫）變為致能時，OR閘G2 =出f1” °結果是’施加於字元線饥上的電壓被提供 閘控wl，而不考慮儲存於SRAM單元2 存取賁料。 200=ίΪΓ之半導體記㈣元件具有字元_控電路 L Ϊ存取訊號到分別連接到記憶胞陣列⑽上的字 、'田儲存於子元線閘控電路2GG巾的存取資料為“〇” ^資^胞陣列不被存取。但是，由於不管寫操作中的存 取貝=何’都要求執行寫操作，故記憶胞陣顺存取。 依據本發明之半導體記憶體元件， 閘控電路巾純，，日τ $果齡於子兀線 此，π、Τ的存取虎為〇，則記憶胞陣列不被存取。因 耗。減小因不必要地存取記憶胞陣列而造成的功率損 每修…卜’既齡取赠存於賴到記⑽陣列上的 ，、子辑，那麼無需複_控制電路和大量的延遲時間 12640氣doc =糟由控财L卩可減小此半導體記紐元件的功率 如亡所藉由包括儲存存取訊號到連接至記憶胞陣 功率2條字元線巾的方法，可㈣顯減小半導體裝置的 和範圍内，當可在不脫離本發明之精神 冗者之保護 圖1是一種半導體記憶體元 圖2是繪示圖！所示之字=例的方塊圖。 【主要元件符號說明】 、、、甲工兒路的電路圖。 1 :半導體裝置 100、110 :記憶胞陣列 200 :字元線閘控電路 210 :記憶胞 220 :邏輯閘 3〇〇=解碼器 4〇〇 :讀出放大電路 WL、閘控WL :字元線 BL、/BL、Bit、/Bit :位元線 ADDR :地址 P卜P2 : PMOS電晶體 12640鼠- N1、N2、N3、N4 : NMOS 電晶體 G1 : AND 閘 G2 : OR 閘
13

Claims (1)

  1. if.doc 12640¾ 十、申請專利範圍： 1·一種半導體記憶體元件，包括： 一記憶胞陣列；以及 一儲存裝置，以儲存一存取資料， 其中，該記憶胞陣列被存取以回應存取資料。 2.如申料利範圍第i 述之轉體記憶體 其中，該儲存裝置連接到記憶胞陣列的字元線，而 存裝置包括多數個記憶胞，各該記憶胞儲存丨位元資 ，，專利範圍第2項所述之半導體記憶體二: 其包括-解碼&，其接彳卜位址以選擇―字元線 一字元線電壓給被選擇的該字元線。 攸、 4.如申請專利_第3項所述之轉體記憶體 其与括-邏輯閘’其將該解碼器提供的—衫線電 給该圮憶胞陣列以回應該存取資料。 ’、 5·如申請專利範圍第4項所述之半導體記憶體元件， 〜鮮其接收該字元線電壓以及 6. 如申請專利範圍第3項所述之半導體記憶體元件， 其包^-’閘以將該解碼器提供的該字轉電壓提二 该兄憶胞陣㈣回應儲存的該存取f料以及 σ 7. 如申，圍第6項所述之半導體記以^ 其中，該邏輯閘包括： ¥ 一 其接收該存取資料以及該操作模式；以及 - AND閘，其接㈣字元線電壓以及該⑽問的輪 14 I264〇〇U 出。 8·如申請專利範圍第7項所述之半導體記憶體元件， 其中’當該操作模式為一寫模式時，該邏輯閘提供該字元 線電壓給該記憶胞陣列，而不考慮該存取資料。 9·如申請專利範圍第1項所述之半導體記憶體元件， 其中，該記憶胞陣列是一 SRAM記憶胞陣列。 > 10·如申請專利範圍第9項所述之半導體記憶體元 φ 件’其中’該儲存裝置分別連接到該SRAM記憶胞陣列的 一字兀線上，且該SRAM記憶胞是一儲存1位元資料的 SRAM單元。 11· 一種半導體記憶體元件，包括： 一記憶胞陣列； 一解碼器，其接收一位址以選擇一字元線並提供一字 元線電壓給被選擇的該字元線； 一儲存裝置，以儲存一存取資料；以及 > 一邏輯問’其提供該字元線電壓給該記憶胞陣列以回 φ 應該存取資料。 12·如申请專利範圍第u項所述之半導體記憶體元 件，其中，该儲存裝置是一儲存丨位元資料的一記憶胞。 13·如申睛專利範圍帛u工員所述之半導體記憶體元 件，其中’ ^邏輯閘是—AND Μ，其接㈣字猶電壓 以及该存取資料’以提供該字元線電壓給該記憶胞陣列。 14·如申4專利範圍第η項所述之半導體記憶體元 件’其中〜亥邏輯閘提供該字元線電壓給該記憶胞陣列以 15 1264鼠 fdoe 回應該存取資料以及一操作模式。 15·如申請專利範圍第14項所述之半導體記憶體元 件，其中，該邏輯閘包括： 一 OR閘，其接收該存取資料以及該操作模式；以及 一 AND閘，其接收該字元線電壓以及該〇R閘的輪 出。 ’
    16·如申請專利範圍第15項所述之半導體記憶體元 件其中，^ δ亥操作模式為一寫模式時，該邏輯閘提供該 子元線電壓給該記憶胞陣列，而不考慮該存取資料。 17·如申凊專利範圍第η項所述之半導體記憶體元 件’其中，該記憶胞陣列是一 SRAM記憶胞陣列。 18·如申請專利範圍第π項所述之半導體記憶體元 件’其中，該儲存裝置分別連接到該SRAM記憶胞陣列的 一字元線上’且該儲存裝置是一儲存1位元資料的SRAM X3X3 一 早兀。 19·如申請專利範圍第11項所述之半導體記憶體元 件，其中，該記憶胞陣列是一 dram記憶胞陣列。 20·如申請專利範圍第19項所述之半導體記憶體元 件，其中，該儲存裝置分別連接到該DRAM記憶胞的一字 元線上，且該儲存裝置是一儲存1位元資料的DRAM單元。 16
TW094121162A 2004-07-16 2005-06-24 Semiconductor memory device including circuit to store access data TWI264002B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055638A KR100634384B1 (ko) 2004-07-16 2004-07-16 액세스 데이터를 저장하는 회로를 구비한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
TW200608392A TW200608392A (en) 2006-03-01
TWI264002B true TWI264002B (en) 2006-10-11

Family

ID=34910109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094121162A TWI264002B (en) 2004-07-16 2005-06-24 Semiconductor memory device including circuit to store access data

Country Status (6)

Country Link
US (1) US7227791B2 (zh)
JP (1) JP4824956B2 (zh)
KR (1) KR100634384B1 (zh)
CN (1) CN1725374B (zh)
GB (1) GB2416234B (zh)
TW (1) TWI264002B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379348B2 (en) * 2006-01-26 2008-05-27 Internatioanl Business Machines Corporation System and method of selective row energization based on write data
KR101263167B1 (ko) * 2006-02-13 2013-05-09 삼성전자주식회사 메모리 셀에 대한 액세스 정보를 저장하는 반도체 메모리장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286143A (ja) * 1986-06-04 1987-12-12 Oki Electric Ind Co Ltd 半導体記憶装置
JP2636476B2 (ja) * 1990-07-17 1997-07-30 日本電気株式会社 不揮発性半導体記憶装置
US5355345A (en) * 1993-10-04 1994-10-11 At&T Bell Laboratories Fully scalable memory apparatus
KR960015592B1 (ko) 1994-04-13 1996-11-18 재단법인 한국전자통신연구소 버스 정보처리기의 응답장치 및 그 방법(The Responder and the method thereof in the Bus Information Processing Unit)
JPH0845275A (ja) 1994-07-29 1996-02-16 Toshiba Corp メモリリード／ライト制御方法およびその方法を使用したメモリ装置
JP2845187B2 (ja) * 1995-12-21 1999-01-13 日本電気株式会社 半導体記憶装置
JPH10188577A (ja) * 1996-12-19 1998-07-21 Sony Corp 半導体不揮発性記憶装置
JP2886838B2 (ja) * 1997-01-14 1999-04-26 財団法人工業技術研究院 スーパースカラパイプライン式データ処理装置の可変長命令の並列デコーディング装置及び方法
US5896327A (en) * 1997-10-27 1999-04-20 Macronix International Co., Ltd. Memory redundancy circuit for high density memory with extra row and column for failed address storage
US6173356B1 (en) * 1998-02-20 2001-01-09 Silicon Aquarius, Inc. Multi-port DRAM with integrated SRAM and systems and methods using the same
JP3156773B2 (ja) * 1998-04-28 2001-04-16 日本電気株式会社 命令処理装置
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP3678117B2 (ja) * 2000-06-01 2005-08-03 松下電器産業株式会社 半導体記憶装置およびその検査方法
US6597610B2 (en) * 2000-12-29 2003-07-22 Texas Instruments Incorporated System and method for providing stability for a low power static random access memory cell
JP4868661B2 (ja) * 2001-06-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003007066A (ja) * 2001-06-26 2003-01-10 Nec Microsystems Ltd メモリ回路
US6434048B1 (en) * 2001-07-20 2002-08-13 Hewlett-Packard Company Pulse train writing of worm storage device
JP2004047003A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 記憶装置
JP4689933B2 (ja) 2002-08-30 2011-06-01 富士通セミコンダクター株式会社 スタティック型半導体記憶装置およびその制御方法
JP3602840B2 (ja) * 2002-10-22 2004-12-15 株式会社東芝 命令の投機的実行制御装置およびその方法
US6950368B2 (en) * 2003-02-25 2005-09-27 Micron Technology, Inc. Low-voltage sense amplifier and method

Also Published As

Publication number Publication date
JP2006031917A (ja) 2006-02-02
GB0514040D0 (en) 2005-08-17
GB2416234B (en) 2007-05-16
GB2416234A (en) 2006-01-18
KR20060006553A (ko) 2006-01-19
US7227791B2 (en) 2007-06-05
TW200608392A (en) 2006-03-01
US20060013057A1 (en) 2006-01-19
CN1725374A (zh) 2006-01-25
JP4824956B2 (ja) 2011-11-30
CN1725374B (zh) 2012-01-25
KR100634384B1 (ko) 2006-10-16

Similar Documents

Publication Publication Date Title
US10559344B2 (en) Hybrid non-volatile memory devices with static random access memory (SRAM) array and non-volatile memory (NVM) array
US7573753B2 (en) Semiconductor device
US20040243781A1 (en) Pipelined semiconductor memories and systems
KR100977339B1 (ko) 반도체 장치
KR101145966B1 (ko) 독립적인 액세스 및 프리차지를 갖춘 메모리
TW200849008A (en) Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory
TW200847169A (en) Memory device architectures and operation
TW200426831A (en) SRAM-compatible memory device having three sense amplifiers between two memory blocks
JPH04255989A (ja) 半導体記憶装置および内部電圧発生方法
JP2013196740A (ja) 半導体記憶装置およびその駆動方法
US20180121212A1 (en) Low power memory systems
TW201104693A (en) Replacing defective memory blocks in response to external addresses
JP2003317469A (ja) マルチポートメモリ回路
TWI264002B (en) Semiconductor memory device including circuit to store access data
US20090216961A1 (en) Multi-port semiconductor memory device for reducing data transfer event and access method therefor
CN108701077B (zh) 具有高效写入操作的存储器组件
TW200912928A (en) Multipath accessible semiconductor memory device having continuous address map and method of providing the same
US20030061446A1 (en) Multi-way set associative cache memory
TW200426830A (en) SRAM-compatible memory device performing refresh operation having separate fetching and writing operation periods and method of driving the same
US11567868B2 (en) Method for copying data within memory device, memory device, and electronic device thereof
US6128697A (en) Selectively updateable mapped data storage system
TW201203244A (en) Memory unit capable of saving circuit area
TWI320179B (en) Static random access memory device having a high-bandwidth and occupying a small area
JP4549001B2 (ja) 情報処理装置及び半導体集積回路
JPH02148497A (ja) メモリー装置