TWI246184B - Dynamic random access memory and fabrication thereof - Google Patents

Description

12461紈_。義 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於 一種動態隨機存取記憶體之記憶胞及陣列結構，以及動離 隨機存取記憶體陣列之製造過程。動態隨機存取記憶胞= 具有高電容的電容器為特色。 【先前技術】 在半導體工業中，動態隨機存取記憶體是很重要的 ，，電路之-，故其激發了持續的研究與發展。增加儲存 容量，改善寫入及讀取的速度，以及減少動態隨機存取記 憶胞的元件面積大小為現在持續努力的目標。一般來說， ，態隨機存取記憶胞包括電晶體以及由電晶體操作的電容 為。傳統上，動態隨機存取記憶胞的設計可被區分為三種 型態，即平面式、堆疊電容器式與溝渠式。在平面式的設 計上’記憶胞的電晶體和電容器係以平面的構件製造而 在堆®電容器式的設計上，記憶胞的電容器置放於電 曰曰體之上方。而在溝渠式的設計上，電晶體置放於基底的 表面且電容器置放在形成於基底中的溝渠内。 然而，在形成溝渠之製程中，罩幕的操作需要很精 萑的對準。對深次微米的半導體元件而言，深溝渠可能具 =長度與直徑的比為40 : 1之高寬比。而典型地形成電容 為的方法係先藉由沈積介電層於深且窄的溝渠側壁，再以 夕_石夕層填滿此溝渠。隨著高寬比逐漸變大，例如大 < 20 · 1 ’要填滿溝渠也變得更加困難。 Ι2461§1 8-ltwf.doc/006 【發明内容】 有鑑於此，本發 存取記憶胞，其具有形、的就是在提供一種動態隨機 以解決習知之填滿“，半導體柱之側壁上的電容器， 積。 木的問題，以及增加電容器的表面面 本發明的再一目的3 存取記憶胞賴為基提供—種以本發明之動態隨機 形成垂直電晶體作為$ ^輯機存取記㈣陣列。因為 列能具有較高_集度‘碰’使得動祕機存取記憶體陣 本發明的又一目沾3 t 陣列之製作紐，崎;",提供—種動祕機存取記憶體 加電容器的電容，並之f滿溝渠的問題，以及增 合。 9加動悲隨機存取記憶體元件的整 導體崎機存取記憶胞包括基底上形成的半 ." 主之側壁下部分形成的電容器以及半導體 板、成：垂直電晶體。電容器包括第-平 於半導_】壁=介中，第-平板配置 ^ ^ ]卜邛刀，弟二平板配置於第一平板的 :盥笛：作上電極。第三平板配置於第二平板的周圍， ^與弟—平板電性連接而—起成為下電極。介電層將第二 姑=離於第-平板及第三平板。垂直電晶體係以電性柄 接到電容器。 “根據本《明之|乂佳實施例，第—平板與第三平板係 猎由設計而彼此電性連接’其中第—平板更延伸至半導體 1246184 11438-ltwf.doc/006 柱旁之基底中，且第三平板與半導體柱旁的基底接觸。然 而，第一平板與第三平板也可以選擇藉由其他的連接設計 電性連接。 η 本發明之動態隨機存取記憶體陣列包括本發明前面 =提及之記憶胞的列與行，以及多數條位元線與字元線。 =些，憶胞配置在半導體基底上，且具有上述之相同的結 三每一條位元線與一列記憶胞的垂直電晶體電性耦接， 2母-條字元線與—行記憶胞的垂直電晶體電性減。此 雜夺的第—平板係藉由半導體柱間的基底之摻 平极構二致於所有記憶胞的第-平板及第三 描述隨機存取魏胞㈣造方法之 體柱，接上形成呈行列排列的半導 其包括以下步驟。首先的下部分形成電容器’ :半導體柱之侧壁4部區的第-平板於每 母一第-平板的周圍，以及 者’形成第一介電層於 層的關，並當作上電極。^二平板於每一第一介電 第二平板的周圍，以及形成第、，、’形成第二介電層於每一 周圍，且電性連接相對應2第一二平板於每一第二介電層的 形成垂直電晶體於每— 平板以形成下電極。之後， 對應的電容器電性耦接。繼之主之側壁的上部分，且與相 線，其中每一條位元線與一形成多數條位元線與字元 而每一條字元線與-行;己憶胞電晶體電性耦接， 東㈤體電性耦接。 11438-ltwf.doc/006 1246184 成係存取記憶體中的電容器之形 技術中由於深雜广％成在深溝渠内，所以在習知 解決。同時，電二^而仿生之填滿溝渠的問題因此 4:平板—平‘二 以垂直結構形^本^明之動顿機存取記憶胞的電晶體 面積以明軸㈤/此可ΑΑ地減少記憶胞所佔用的側向 言之，==態隨機存取記憶想陣列的積集度。換 再H/r⑽料啊叫妹“積極度。 製造方法中^faf發明之動態隨機存取記憶體陣列的 填滿涛$ ^ 係環繞半導體柱，因此習知之 改善。卞、°題即被排除。因此，存取電容器的品質可被 顯易^讓柄明之上述和其他目的、特徵和優點能更明 說明如下下文特舉較佳實施例，並配合所額式，作詳細 【實施方式】 圖，^ 1清楚地顯示出動歸機存取記憶體_之透視 1中^ 2到圖η、圖13到圖15以及圖i8(a)則是沿著圖 以及線之剖面示意圖，而目18(b)為另一剖面示意圖， 阔12、圖16與圖π皆為上視圖。 更特別的是，圖1到圖7所繪示為形成動態隨機存 1246184 11438-ltwf.doc/〇〇6 所繪以器的製造流程示意圖，圖8到圖14 程^意圖^以/隨機存取記憶體陣列之電晶體的製造流 位元線^字元』所繪4後續的步驟，包括 <電容器的製造方法> 列排列之矩形或正方wI ΐ案罩幕層1G4包括行 塗覆-光阻材料塊’其形成的方法例如是於其上 ϋ氮切卿）。然後，以圖案化罩幕層二2 音的曰刻f底_㈣成行·狀半導體柱110。要注 =、疋、’在上視圖中，圖案化罩幕層刚的每—個d 的、橢圓形與其他多邊形’即使在上視圖中 的^化罩幕層1G4為矩形或正方形。當然 t 或對應之多邊形的半導^了㈣以0柱狀、橢圓枝狀 書的二上為7便起見在以下說明 有時會被合稱為半導體= 其上之剂案化罩幕她 ，再參_卜作為後來形成之存儲電容器的 電極之摻雜區112係形成於每一半導體柱⑽之側壁 。刀及基底100的表面層中。此外，位在每一半導體柱 1246184 11438-ltwf.doc/〇〇6 本，發明内容中所提到作

介於半導體柱m門的2 ^在發明内容中所提到 =柱110間的基底之摻雜表面層。 J 摻雜的方法例如包括下列步驟。 間形成預設厚度之糾摻_氧切層（未♦H110 形成含砷摻雜的氧化矽層之方法例如有曰八^ j丨中， 位的方式，在基底1〇〇 ^刀別疋利用原 雜石申以填滿半導體柱11〇間之間隙;^魏石夕的同時，摻 雜的氧化石夕層直到預設的深度。或者此含砰摻 化層覆蓋柱側壁的下部分， 砰摻雜的氧 乳化層後，進行熱製程將含砰氧化 =皿未摻雜之 =體板110的接觸表面層，以及基底100的表面子熱趨入半 移除含坤摻雜的氧化層及未摻雜之氧化層。表面層。之後， 製造方法广到圖7中完整的敘述電容器之 圖。，、中圖2到圖7係延圖1之Η，線之剖面示意 首先，請參照圖2，在基底100及丰 ΐ共形介電層114。其t，此共形介^=柱110間形 =氧化石夕-氮化石夕·氧化石夕(⑽〇)或氮9 4 ^才質最好 2 ’並當作電容器介電層。然後，在=帅〇)組合 V體層116，且其具有幾乎和摻雜區112 _^主U〇間形成 低於摻雜區112之深度。其中 :樣的深度，或 版層U6之材質係為導 1 替438-ltwf.doc/006 電材料，如重摻雜N型多晶矽，且其形成之方法如利用 原位的方式，先於基底1〇〇上沈積多晶矽層並同時作摻雜 以填滿半導體柱丨1〇間之間隙，接著回蝕刻此多晶矽層直 到預設的厚度。 曰 之後，請參照圖3，移除暴露出的部分共形介電層 114，其可利用濕蝕刻製程。而當共形介電層114之材質 例如為包括頂氧化層、氮化矽層及底氧化層之〇ΝΟ組: 層時，可依序以稀氫氟酸、磷酸及稀氫氟酸分 # 出的頂氧化層、氮切層及餘化層。 各 然後，請參照圖4，在導體層Πό上的每一半導體桎 no#之側壁形成絕緣間隙壁118。其中絕緣間隙壁ιΐ8之 =包含介電材料如氧切，且其形成之方法例如是進行 化子軋相沈積製程(Chemical Vapor Deposition，CVD)， 後進行非等向性㈣製程。此外，要注意的是，雖 =^面圖巾顯示__壁118形成在對應的半導體柱 110而：：上’但事實上絕緣間隙壁118係、環繞半導體柱 而升:成。之後，在導體層116上的半導體柱n 層，並覆蓋絕緣間隙壁118之下部。其中， 之材貝包括導電材料，如重摻雜N型多晶矽， 沈積^日^方法例如是利用原位的方式，先於基底100上 設的深Γ 同時雜，縣贿槪乡㈣層直到預 露出5 ’移除在每—半導體柱UG上所暴 刀、、、味間隙壁118，以形成領絕緣層118a並環 11 1246184 11438-ltwf.doc/006 繞半導體柱1 1 〇。接著，為/ 上的半導體柱m間形成=:=118a與導體層12( 質包括導電材料如重摻雜N型多晶二= 於上述之沈積法及贿駭。之後，在導 半導體柱110之側壁形成罩幕間隙壁 124係用於舰緣層⑽。此外，罩幕間隙壁 124係用來疋義電容器之上電極，其詳細說明如下。

你置時參照圖5及圖6，以罩幕間隙壁以當 作，幕’相纖刻上述之三層導體層122、i2Q、ιΐ6，以 2了個ί導體柱UG之下側壁上形成上電極126。要注 思的疋’剩餘的導體層122，即上電極126之上部分，斑 2=:直接接觸。之後，於罩幕間隙壁124 2體層丄22、120、116之側壁上形成介電間隙壁⑶2。 八：，此，丨電間隙壁1262可能為氮化矽和氧化 之 組5間隙壁’且其形成之方法係依序形錢切層及氧化 然後進行非杨性⑽移除部分氮切層及氧化

然後’請參照a 7 ’移除暴露出的介電層m 形成導體層1264以部分填人在柱内的間隙，且盘^ 之基底100的部分摻雜區i 12接觸。因此，整個接雜内 及導體層1264 一同構成共用下電極1266。同時，在旅2 内容中有描述，與半導體柱11G相對應之部分的摻 ^明 及部分的導體層1264分別當作第一平板及第三平板。2 其中，導體層1264的形成方法例如是先—形成導體持 12 1246184 ll438-ltwf.doc/006 料(未繪不）以填滿柱内的間隙，接著使導電材料回姓直到 預設的深度，且其材質可能為摻雜多晶矽。此外，上電極 U6—兩層介電層114、1262及共用下電極i266 —同構成 電=127。因為電容器127形成在半導體柱110的所有 側t上，且上電極126嵌入下電極1266的兩個部分之間， 二為輪112與導體層1264,因此，電 合127的電谷相當的大。 卜在上述之％、繞每—個半導體柱之電容器的形 m /如在材料、每—層的製造方法及這些層的製 有些許的潤飾或更動，也都可能包含在;發明之 <電晶體的製造方法> 以124及介電層 以覆蓋所有的電容器 主層128 介電材料，如氧化访“ '絕緣層128之材質包括 上沈積氧化々 /、形成之方法例如是先在基底100 後，二然刻直 法化製程或者二形成之方 層132,者且劳^緣層L28上的半導體柱110間形成導體 復盍間絕緣層130的下部分。其中，導體層132 13 I2461l一 之材質包括導電材料，如重摻雜N型多㈣，且 之方法例如是利用原位的方式，在基底剛上_ j 設的深度。 仙侧層直到預 之後，請參照圖10,在導體層132上的每 體柱110之侧壁上形成罩幕間隙壁m。其中 隙壁B4係作為後來定義閘極之用，且其由絕緣材 成，其中此絕緣材料例如是氧化矽。 ^ 然後，請同時參照圖U及圖12，其中，圖 以下的步驟完成後的結構之上視圖，而圖u為圖、 之ΧΙ-ΧΓ線的剖面示意圖。在基底1〇〇上形成圖° 幕層136’例如為圖案化光阻層。且此圖案化罩幕厣 包括-些平行且線性的圖案136卜其中，每_個^ 圖案1361覆蓋同一行的半導體柱11〇及在同一行之* 體柱110 _部分導體層132。之後，以圖案化罩幕声午= 與罩幕間隙壁134為罩幕蝕刻導體層132，以於每一個 導體柱110的側壁形成閘極132a。即使圖案化罩幕展 發生沒有對準關題，轉_壁134也能使對應的日 132a環繞其對應的半導體柱11〇。 藉由同一行的半導體柱内所剩餘的導體層132,連接 在同行半導體柱110之側壁上的閘極132a以形成閘極線 132a(圖中點狀區域），其可直接稱作為字元線。然而，可 在閘極線132a上再形成另一低電阻之導體線，並與閘極 線132a電性連接以降低電阻，其說明如下。 14 1246184 11438-ltwf.doc/006 此外，在上述之環繞每一個半導體柱之閘極的形成 方法中，例如在材料、每一層的製造方法及這些層的製造 順序上有些許的潤飾或更動，也都可能包含在本發明之範 圍内。 <源極/>及極的製造方法> 首先，請參照圖13 ,以絕緣層138填滿半導體柱11〇 間的空隙，且此絕緣層138之材f為絕緣材料，如氧化石夕， 且其形成之方法例如是進行㈣增強型化學氣相沈積法 (Plasma Enhanced CVD，PECVD)，以及接著進行化學機 械研磨法(chemical mechanical p〇lishing，CMp) 〇 之後，請參照圖14,移除圖案化罩幕層1〇4、墊氧 化層搬、部分罩幕間隙壁134以及部分絕緣層138。立 t，移除上述之四個部分的方法例如是進行化學機械研磨 使得罩幕間隙壁134和絕緣層138的上表面盘= 體上共平面。接著’進行離子植人140以於 =UG的上部分形成摻雜區142，以作為源 f f極區。其中，摻雜區142可能是以彻子或砂離子 為摻質的N型重摻雜區。 〆 丰導=進行高溫回火製程以修補由離子植人刚對 ^體^㈣所損冑的晶格，以及將下電極126的一轉 半導體柱UG之側壁’以形成摻雜區14一4。 同==二144、閘極132a以及閘絕緣層13〇 -门構成垂直電晶體145。要注意的是，雖然摻雜區144在 15 1246184 11438-ltwf.doc/006 先前的圖示中未繪示，但事實上在下電極126之上部分122 形成後(如圖5所示）的每一個熱製程期間或多或少都會出 現摻雜區144。然而，在較佳實施例中，摻雜區ία主要 出現在摻雜區142形成後的高溫回火製程期間。 <位元線與字元線的製造方法> 圖15與圖16繪示形成記憶體陣列之位元線的步驟， 其中，圖16係在以下之步驟完成後的結構之上視圖，而 圖15為/σ著圖16之χγ_χν’線的剖面示意圖。在垂直電 晶體1=5的構造完成後，於基底1〇〇上形成多數條位元線 146。每一條位元線146與這些在同一列的半導體柱ιΐ〇 之上部分的摻雜區142直接接觸。其中，位猶146的讨 質為導電材料，如重摻雜Ν型多㈣，且其之形成方法 係使用沈積圖案化法⑴叩仍出如卞站如以％)或鑲嵌製程 (damascene method)。 此外

j貝盍潛μη配置在每一條位元線146上， 假設位元線146及頂蓋層1461係以沈積圖案化法所 則保護_壁1462就會形成在每—對位元線及項蓋層 側壁上。其中’形成頂蓋層1461及保護間隙壁1462 ^ 質最好是氮切’而其之用途係以防止位元線146 之接觸窗祕職程巾被暴露出，以便接_以自 的方法H之後’在基底⑽上形成絕緣層148以覆 位元線146，並填滿每兩條位元線146之間的間隙 兀線146與在下—錄财形成之字元線隔離。 16 1246184 11438-ltwf.doc/006 圖17與圖18(a)和(b)繪示形成記憶體陣列之額外字 το線的步驟，以電性連接先前所形成的閘極線。圖17係 在以下之步驟完成後的結構之上視圖，而圖18(a)和圖18(b) 分別是沿著圖17之A-A，線及B-B，線的剖面示意圖。在 絕緣層148形成後，在基底1〇〇上形成多數條字元線15Q。 每一條字元線150與在半導體柱11〇之側壁上之一行中的 閘極線電性連接，其係透過至少一個介於兩個半導體柱 no之間的接觸窗152。此外，接觸窗152與導體層132 直接接觸，此導體層132連接在同—行之兩相鄰半導體柱 110之側壁上的兩個閘極i32a。 接觸窗152與字元線15〇之形成方法例如是先在絕 緣層148中形成接觸窗開口，以暴露出部分導體層132, 八乂後沈積另^"體層以覆蓋絕緣層148，且填滿此接窗開 接著圖案化此導體層。或者是利用鑲嵌製程以形成接 觸窗152及字元線15〇。 此外，依照本發明的較佳實施例，圖17及圖18⑻和 說明動態隨機存取記憶胞和陣列之結構。因此，動 怨隨機存取記憶胞和陣列之結構可根據上述之較佳實施例 的禅述而理解。 屯請參照圖17與圖18(a)和(b)，因為在本發明之動態 隨機存取記憶胞中的電容器127係形成環繞半導體柱 =〇，而不是形成在深溝渠中，所以在習知技術中因深溝 渠=高寬比所衍生之填滿溝渠的問題因此不存在。同時， 電各器127的表面面積和電容變得相當大，因為電容器127 17 I246184ltw,oc/006 :以在半導體柱110❸所有側壁上形纟，且上電極以係 嵌入下電極1266之兩個部分112與1164之間，使電容更 加倍增加。 此外，因為本發明之動態隨機存取記憶胞的電晶體 145係以齡結獅成之，因此可大大地減少每—個記憶 胞的尺寸，以明顯地提高記憶體陣列的積集度。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1到圖18所繪示依照本發明之較佳實施例的動離 隨機存取記憶體陣列之製造流程示意圖。其中，圖丨到^' 7所、、、θ示為電谷器的製造方法，圖8到圖14所繪示為垂 直電晶體的製造方法，以及圖15到圖18所繪示為後續的 步驟，包括位元線和字元線的製造方法。 圖17與圖18所緣示同時依照本發明之較佳實施例 的動態隨機存取記憶胞和陣列之結構。 【主要元件符號說明】 100 :半導體基底 102 ·塾氧化層 104、136 :圖案化罩幕層 110 :半導體柱 112、142、144 :摻雜區 18 1246184 11438-ltwf.doc/006 114 :共形介電層 116、120、122、1264、132 :導體層 118、124、1262、134、1462 :間隙壁 118a、128、130、138、148 :絕緣層 126 :上電極 1266 :下電極 127 :電容器 132a :閘極 1361 :圖案 140 :離子植入 145 :電晶體 146 :位元線 1461 :頂蓋層 150 :字元線 152 :接觸窗

19

Claims (1)

12461紙__ 十、申請專利範圍： 1·種動恶隨機存取記憶胞，包括： 一半導體柱，位於一基底上； 電谷态，位於該半導體柱的一側壁的下部分， 杯： 匕 分中； 電極， 乐一千扳，位於該半導體柱的該側壁的下部 第二平板，位於該第一平板周圍以作為—上 一第二平板，位於該第二平板周圍，且與哕 -平板電性連接以-同作為一下電極；以及 ""弟 一介電層，使該第二平板與該第一平板及哕 三平板分離；以及 Μ第 -垂直電晶體，位於該半導體柱的該側㈣上部八， 且電性耦接該電容器。 刀’ 2·如申請專利範圍第i項所述之動態隨 胞，其中： °己^ 該第-平板與該第三平板藉由—設計電性連接 中該第-平板更延伸至該半導體柱旁之該基底，：^ 板與該半導體柱旁的該基底接觸；以及 ★該介電層也配置於該半導體柱旁之該基底中 5玄第一平板上，以使該第二平板的—底層與該第—平八 離。 汉刀 3·如申請專利範㈣2項所述之動轉機存取記憶 20 I246184,W,OC/〇〇6 胞，其中該介電層包括： 一第一介電層，位於該半導體柱與該第二平板之間， 且位於該基底與該第二平板之間；以及 一第一介電層，位於該第二平板與該第三平板之間， 且連接該第一介電層。 4·如申請專利範圍第1項所述之動態隨機存取記憶 胞’其中該第二平板具有—上部分直接接麟半導體柱中 之该垂直電晶體的一源極/汲極區。

5·如申請專利範圍《 1項所述之動態隨機存取記必 胞L其中該第—平板、該第二平板、該第三平板與該介1 層環繞該半導體柱。 的利範圍第5項所述之動態隨機存取記必 肊，、中該電各為更包括一領絕緣層環繞該半導體 藉由該第二平部分覆蓋。 μ柱’ j 胞，i如中==二6項所述之動11隨機細 一第一導體層 一第二導體層 方；以及 環繞該領絕緣層； ，位於該第一導體層與該領絕緣層下

一第三導體層， 且電性摩馬接該垂吉電 位於該第一導體層與該領絕緣層上 晶體。 J罕匕固罘 1，只川心〜私恐厂返機右 胞’其：該垂直電晶體包括： 第換雜區，位於該半導體柱之側壁中， 21 1246184 11438-1 twf.doc/006 連接該電容器的上電極； 一第二摻雜區 -問極，位於導體柱的上部分令； 該半導體柱之側壁雜區與該第二摻雜 區之間合 一閘絕緣層，位於兮生惜 9.如申請專利範圍第/广體柱之側壁與該閑極之間。 胞，射該閘極係與該^=所述之動態隨機存取記憶 讥如申請專利範圍第8 ΐ上部分之一絕緣層隔離。 胞，其中該第-摻雜區、動錢機存取記憶 體柱。 χ 3極/、忒閘絕緣層環繞該半導 η·-種動態隨機存取記憶體陣列，包括· 多數個排成行和列的記憶胞 該些記憶胞包括·· 丞原上，母一 一半導體桎，位於該基底上； 勺紅一ί谷為，位於該半導體柱的一側壁的下部分， =括:第-平板位於該半導體柱的該側壁的下部分 中、-第亡平板位於該第—平板周圍以做為一上電 虽、一第二平板位於該第二平板周圍且與該第-平 板接以同做為一下電極以及一介電層使該第 —平板與該第—平板及三平板分隔； 一垂直電晶體，位於該半導體柱的該側壁的 上部分，且電性耦接該電容器； 千古f 2位元線’每一該些位元、_-列中的該此 垂直電晶體；以及 22 1246184 11438-ltwf.doc/006 多數條字元線，每一該些字元線麵接一行中的該些 垂直電晶體。 12. 如申請專利範圍第11項所述之動態隨機存取記憶 體陣列，其中： 該些第一平板係措由該些半導體柱間的該基底的一 摻雜表面層彼此電性連接； 該些第三平板一同構成一導體層，且該導體層部分 填入該些半導體柱間的間隙與該基底的該摻雜表面層接 觸；以及 該些第一平板、該摻雜表面層與該導體層一起做為 一共用下電極。 13. 如申請專利範圍第12項所述之動態隨機存取記憶 體陣列，其中在每一該些記憶胞中，該介電層包括： 一第一介電層，位於該第二平板與該半導體柱之間， 且位於該第二平板與該基底的該摻雜表面層之間；以及 一第二介電層，位於該第二平板與該第三平板之間， 且連接該第一介電層。 14. 如申請專利範圍第11項所述之動態隨機存取記憶 體陣列，其中每一該些第二平板具有一上部分直接接觸一 相對應的垂直電晶體之一源極/>及極區。 15. 如申請專利範圍第11項所述之動態隨機存取記憶 體陣列，其中在每一該些電容器中，該第一平板、該第二 平板、該介電層與該第三平板環繞該半導體柱。 16. 如申請專利範圍第15項所述之動態隨機存取記憶 I246184ltwfd〇c/006 體陣列、中母—該些電容器更包括一領絕 對應的半導體柱，且藉由該第二平板的上部分^、Γ 17.如申請專利範㈣π ^ 體陣列，其中該第二平板包括： 動」喊存取記憶 一第一導體層，環繞該領絕緣層； 方；2二導體層’位於該第—導體層與該領絕緣層下 且·’位於該第-導體層與該觀緣層上， 耦接相對應的垂直電晶體。 體陣i]8·如 1申項所述之動態隨機存取記憶 τ母一该些垂直電晶體包括： 且電=:= 雜區，位於一相對應的半導體桂之側壁中， $接相對應的電容器的上電極； 二第二摻雜區’位於該半導體柱的上部分中； 間極’位於該第一摻雜區盘 -該半導體柱之侧壁上；以及雜…摻雜區之間的 層’位於該半導體柱之側壁與該服之間。 體陣列18賴叙祕_存取記憶 該些垂直電晶⑽同一列之該些記憶胞的 私日日體之该些弟二摻雜區直接接觸。 體陣歹如^^_第18項所㈣態隨機存取記憶 接以形成二 =:仃之該些記憶胞的該些閘極係彼此連 21.如申請專概圍第2()項所述之誠隨機存取記憶 24 I2461m 438-ltwf.doc/0〇6 二字元線Γ中忒閘極線直接作為該行之該些垂直電晶體的 體陣列利範11第2G項所述之動祕機存取記憶 間的-接觸窗位於兩該些半導體柱之 動態隨機存取記倾_的製造方法，包括： 多數m該铸體絲上形成有 職排成仃和列的半導體柱； 分上形^電容器於每—該些铸體柱之—側壁的下部 的下部分^成—第―平板於每—該料導齡之該側壁 *-介電層於每一該些第一平板周圍； 以當作一:::第二平板於每-該些第-介電層周圍， 以及形成一第二介電層於每-該些第二平板周圍； 農中^成一第三平板於每—該些第二介電層周圍， ;中；：三平板電性連接-相對應的第-平板以形 成一下電極； 上邻：成—垂直電晶體於每-該些半導體柱的-側壁的 二二= 直電晶體與一相對應的電容器耦接;以及 些位元線4接體底上’其中每-該 25 1246184 itw£d〇c/〇〇6 24·如申請專利範圍第23項所述之動態隨機存取記憶 體陣列的製造方法，其中該些第—平板與該些半導體柱之 間的該基底的-#表面層—起形成，以使所有該些第一 平板彼此電性連接。 25·如申請專利範圍第24項所述之動態隨機存取記憶 體陣歹j的製造方法，其中形成該第—介電層之步驟包括形 成一共形介電層於該基底的該 雜表面層與每一該些半導 體柱之側壁上。 TJ、 朗第25項㈣之祕_存取記憶 —欲方法，其中形成該些第三平板之步驟包括： 雷Μ，除該第二平板與該第二介電層所暴露的該第-介 及曰’以暴露出該些半導體柱間的部分該摻雜表面層；以 當作導體柱間的間隙1 27. 如申請專利範圍第乃項所 體_的製造方法’其中形成該第二平板 隙； V體層料填人該些半導體桂間的沒 形成-間隙壁於每_該些半導體柱的側. 體層㈣些_壁為罩幕，關該些第二平板内=_ 28. 如申請專利範圍第27項所述之 體陣列的製造方法，其中形成該些第二介;層 26 Ι246·_ 平板之步驟包括： 形成一介電間隙壁於每一該些間隙壁的侧壁與相對 應的該第二平板上，其中該介電間隙壁的下部分作為該第 二介電層； 以該間隙壁與該介電間隙壁為蝕刻罩幕，以移除暴 露出的該第一介電層； 形成一第二導體層部分填入該些半導體柱間的間 隙，以當作所有電容器的該些第三平板；以及 移除每一該間隙壁與每一該介電間隙壁的上部分。 29. 如申請專利範圍第27項所述之動態隨機存取記憶 體陣列的製造方法，其中形成至少一導體層之步驟包括： 形成一第一導體層部分填入該些半導體柱間的間 隙； 移除該第一導體層所暴露出的部分該共形介電層； 形成一絕緣間隙壁於第一導體層上之該些半導體柱 之侧壁； 形成一第二導體層於該些半導體柱間以覆蓋該些絕 緣間隙壁的下部分； 移除該第二導體層所暴露出的每一該絕緣間隙壁之 ^~部分’以形成一領絕緣層於每一該些半導體柱上，以及 形成一第三導體層於該些半導體柱間及該領絕緣層 與該第二導體層上。 30. 如申請專利範圍第23項所述之動態隨機存取記憶 體陣列的製造方法，其中在每一該些記憶胞中，該第二平 27 1246184 11438-ltwf.doc/006 板之一上部分直接接觸該半導體柱。 31. 如申請專利範圍第23項所述之動態隨機存取記憶 體陣列的製造方法，其中形成該些垂直電晶體之步驟包 括： 以一第一絕緣材料層部分填入該些半導體柱間的間 隙，以覆蓋該些電容器； 形成一垂直電晶體的一閘極結構於該第一絕緣層上 之每一該些半導體柱之侧壁，且該閘極結構包括一閘極電 極及位於該半導體柱與該閘極電極之間的一閘絕緣層； 形成一垂直電晶體的一第一摻雜區於每一該些半導 體柱之側壁内，該第一摻雜區耦接相同的該半導體柱之侧 壁上的該電容器；以及 形成一垂直電晶體的一第二摻雜區於每一該些半導 體柱的上部分。 32. 如申請專利範圍第31項所述之動態隨機存取記憶 體陣列的製造方法，其中形成該閘極結構之步驟包括： 形成一閘極絕緣層於該第一絕緣材料層上方之每一 該些半導體柱之侧壁； 形成一導體層於該些半導體柱之間與該第一絕緣材 料層上，該第一導體層具有一上表面低於該些半導體柱的 上表面； 形成一罩幕間隙壁於該導體層上方之每一該些半導 體柱的侧壁； 形成一罩幕層，該罩幕層包括於該半導體基底上的 28 12461紐—6 多數個線性圖案，其中每一該些線性圖案跨過在同一行之 該些半導體柱；以及 以該罩幕間隙壁與該罩幕層作為一罩幕，蝕刻該導 體層，以形成一閘極於每一該些半導體柱之侧壁上，其中 在同- ^丁之该些半導體柱上的該些間極係藉由在相同行的 半導體柱間之該導體層連接以形成一閘極線。

33·如申請專利範圍第32項所述之動態隨機存取記情 體陣列的製造方法，更包括在形她元紅後，开^ 多數條字元線於絲上方，其中每—該些字元線係交錯形 成於该些位70線上方，並藉由至少一接觸窗電性連接—相 對應的問極線，該接觸窗係位於該相對應行的該些半導體 fal ° 體：製申:方專= 女具甲心烕该些子兀線之步驟包括： 及形成一介電層於該基底上，且覆蓋該些位元線；以

上的貫穿該介電層的接觸窗與位於該介電層 固1相同行之兩該些半導體柱的該導體層直‘觸接觸 5.如申請專利範圍第34項所述 體陣列的製造方法，其中： 動心奴機存取記憶 該方Si位元線係有-鼓層形成於其上;以及 於該介電層形成之前，形成一保護間隙壁於每一斐 29 1246184 itwfd〇c/〇〇6 位元線與該頂蓋層側壁。 體陣列的34销賴存取記憶 嵌方法，其中該接觸窗與該字元線係利用一镶 體二如::方專 挺之側壁的該第一摻雜區係藉由 =，成’其㈣二平板的該:二= 讯如申請專利範圍第31項所述之動態隨機存取記憶 在歹•的^方法’其巾每—該她觸 在冋—列的該些電晶體之該些第二摻雜區。 接觸 39.如申請專利範圍第38項所述之動態隨機存取 些半方法,’、其中於每—該些位元線形成之前，該 體柱間的間隙係以一第二絕緣材料層填 s亥些電晶體。 復盍 復如申料利範圍第23項所述之動親機存取記憶 夕列的製造方法，更包括於形成該些位元線之後，形成 二數條字元線於職底上方，其巾每—該些字元線係與同 —仃的該些垂直電晶體耦接。 30