TWI243454B - TCP semiconductor package with improved chip stress endurance - Google Patents
TCP semiconductor package with improved chip stress endurance Download PDFInfo
- Publication number
- TWI243454B TWI243454B TW090130318A TW90130318A TWI243454B TW I243454 B TWI243454 B TW I243454B TW 090130318 A TW090130318 A TW 090130318A TW 90130318 A TW90130318 A TW 90130318A TW I243454 B TWI243454 B TW I243454B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor package
- scope
- chip
- dummy
- conductive element
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Description
1243454 A7
1243454 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(2 ) 相鄰導腳間距p而引發樹脂充填不均或溢膠等問題導致產 品品質低落。 鑒於上述缺失,美國專利第5,925,926號、日本專利第 09-064107號遂提出一種增強晶片角端應力承受能力之半 導體裝置。如第5圖所示,是種改良式封裝件2亦具有一膠 片載具20及一安置於該膠片載具2〇上之半導體晶片23,惟 較傳統封裝件進步者在於此封裝結構2之半導體晶片23各 角端部位(未圖示)上均增設有複數個偽銲墊(即未具電 訊傳遞功能之銲墊,如第6A圖之233所示),且此些偽銲墊 之大小及佈局(Layout )方式倶同於晶片表面上其他銲墊; 並且,膠片載具20上相對應於該等偽銲墊壓接位置%處乃 預置有多數支撐元件27 (如銅箔片),故待晶片23藉其表面 各銲墊植妥之金質銲塊(未圖示)對位至導腳21及支撐元 件27預设位置後,便可執行導腳銲結製程使該晶片與導 腳2 1形成電性導接。 上述增设支撐το件之構想雖佳,惟如第6 A (上視圖) 及6B圖(局部放大剖視圖)所示,相對於相鄰銲墊間極細 的間隔PI (Lead Spacing)該支撐元件27確為一面積甚大 之片狀結構,因此當該支撐元件27與偽銲墊233熱壓接合 時,每一支撐元件27勢必被迫須與至少兩個偽銲墊233同時 接合,但此種點對面的接合結構往往無法承受製程中產生 之過高熱應力而使接合部位發生裂損,導致該支撐元件U 無法發揮增強晶片23角端支撐性之效用。而若以多條偽導 圖所示,亦恐因該等 本紙張尺度適用中國國家標準(CNS)A4規⑵G X 297公复)——*------ 16490 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 A7 經濟部智慧財產局員工消費合作社印製 3 1243454 五、發明說明(3 ) 偽導腳22無法提供足夠剛性(Rigidity),反受應力摧折甚 至波及晶片23周圍之功能導腳結構。 【發明概述】·· 本發明之主要目的係提供一種無須增加封裝成本即 可擴大偽銲墊面積,致使膠片載具上安置之多數支撐元件 得與偽銲墊形成穩、固銲結俾增進晶片肖#部位《導聊接合 強度,致使位於晶片侧邊之功能性導腳不致受熱應力破壞 而能維持導腳結構完整性之膠片載具式半導體封裝件。 鑒於上述及其他目的,本發明之膠片載具式半導體封 装件係包括-膠片載具’其中央部設有一置晶穴,且該置 晶穴之側邊及角落位置分別預定有複數個導腳焊結區以及 支撐元件銲結區;多數功能性導腳,係預先触刻形成於該 導腳銲結區上,以供半導體晶片得藉之電性導接至外部電 路上,複數個支撐元件(如偽導腳等),其寬度大於該功能 性導腳數倍,俾提供足夠結構強度以利晶片支樓;以及一 半導體μ片,其中,該晶片相對應於該支撐元件安置部位 f $成有複數個金質銲塊以供晶片與導腳間壓接銲結,惟 每銲塊至少跨接有一個以上偽鲜塾,使該金質鲜塊體積 較其他提供該功能性導腳接合之一般鲜塊大出許多。 鑒於金質銲塊與偽導腳間採傳統點對面之接合方式 將嚴重影響到封褒產品之品質信賴#,本發明t半導體封 ^件可在不增加封裝成本並且未變更晶片佈局之考量下於 晶片對應於支撐元件壓接之位置上形成複數個巨型金質辉 」鬼,由於該金質銲塊係同時跨接複數個偽鍟熱,藉 本紙張尺⑨顧中關家鮮(CNS)A4驗⑵心挪公髮)- ----— 16490 --I I L.---Γ ---· I ------^ ------------if (請先閱讀背面之注意事項再填寫本頁) A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4 1243454 五、發明說明(4 ) 銲塊與偽導腳間之接觸面積,因此壓接完成後晶片角端部 位與膠片載具間之接合強度將顯著提昇,進而增強晶片角 落對於應力之抵抗能力,使晶片側邊之功能性導腳不致受 到後續製程中熱應力破壞而能維持導腳之結構完整性。 【圖式簡單說明】: 以下茲以各具體例配合所附圖式詳細說明本發明之 特點及功效: 第1圖係本發明膠片載具式半導體封裝件(TCP )之上 視透視圖; 第2A圖係本發明TCP半導體封裝件中膠片載具之上視 示意圖; 第2B圖係本發明TCP半導體封裝件中巨形金質銲塊形 成之製程分解圖; 第3圖係本發明TCP封裝件實施内導腳銲結程序後,半 導體晶片與導腳銲結部位之局部剖視圖; 第4圖係習知晶片角端未具支撐元件之Tcp半導體封 裝件之上視示意圖; 第5圖係美國專利第5,925,926號tcp半導體封裝件之 上視透視圖; 第6A圖係習知具有支撐元件之Tcp半導體封裝件進行 熱壓接作業之局部放大圖; 第6B周係第6A圖剖面線6B_6B2剖面示意圖;以及 第7圖係習知藉多條偽導腳取代支撐元件半導 體封裝件之上視示意圖。 本紙張尺度適用中國國家標準(CNS)A4規格⑵Q χ 297 16490 -----ml---.------------訂---------線 ---- (請先閱讀背面之注意事項再填寫本頁) 1243454 Α7 Β7 五、發明說明(5 ) 【發明詳細說明】: (請先閱讀背面之注意事項再填寫本頁) 以下即配合第1至第3圖詳細揭露本發明膠片載具式 半導體封裝件之各實施例,惟各圖式倶為示意各實施例元 件配置關係之簡化圖示,實際製作之封裝結構内其元件數 量、元件佈局以及作動關係倶更形複雜。 第1圖所不者係為本發明TCP半導體封裝件實施例之 上視圖,其包含一膠片載具10,於該膠片載具10側邊及角 洛位置上預先形成有多條功能性導腳11以及偽導腳1 2,復 於該膠片載具10上熱壓接一半導體晶片13,其中,該晶片 角端位置上係植設多數巨形金質銲塊1 5俾供該等偽導腳i 2 與之壓接’且該巨形金質銲塊15同時橫跨一個以上相鄰偽 銲墊(未圖式)而與該偽導腳12形成對位壓接。以下即以 第2圖及第3圖詳述本實施例之整體製作流程: 經濟部智慧財產局員工消費合作社印製 首先,如第2A圖所示,備一特製之膠片載具1〇,此膠 片載具10中央處具有一置晶穴1〇〇,且該置晶穴1〇〇各側邊 以及角落位置已預先定義出複數個導腳銲結區1〇1與支撐 元件銲結區102。而後,於各導腳銲結區1〇1及支撐元件銲 結區102上先行蝕刻製得可執行電訊傳遞之多數功能性導 腳11以及不具電性傳導功能之偽導腳12 ( Dummy Lead), 其中,每一偽導腳12寬度皆明顯大於該功能性導腳12寬度 以提供較佳之剛性(Rigidity )。惟以上導腳製程倶屬習知, 故不重複贅述。該等偽導腳12以及功能性導腳η之一端 120,11〇須伸入置晶穴1〇〇内適當位置,以便待承載晶片(未 圖示)置入後各導腳端11〇,12〇得與晶片上各輪出入鍟熱 本紙張尺度適时關χ 297公复)--*- 5 16490 經濟部智慧財產局員工消費合作社印製 1243454 A7 _____ B7 五、發明說明(6 ) (如弟2 B圖13 2所示)順利導電連接。 俟導腳11,12佈妥至膠片載具1 〇後即可實施晶片壓接 製程’第2B圖即顯示半導體晶片尚未壓接至膠片載具前之 製程分解圖。如圖所示,取一半導體晶片13,該晶片13具 有一作用表面13 0(即佈設有多數電子電路與電子元件之表 面)及一相對之非作用表面131,於該作用表面13〇上接設 複數個輸出入銲墊132以及偽銲墊133 (Dummy Pad,即未具 電性傳導功能之銲接墊)俾令膠片載具置晶穴(未圖示) 内各導腳端(未圖示)得與該等銲墊132,133對位壓接。而 後’於该作用表面上濺錢(Sputtering )金屬沉積層18,並 將一修改開口之銲塊形成光罩14 (Bump Photo Mask)覆 蓋於該金屬沉積層上方,經過電鍍(Electroplating)、去光 阻、餘除沉積層等製程,於該晶片角端部位134 (如第3圖 所示)相對於偽導角銲接位置處形成複數個巨形金質銲塊 15,其中,各巨形金質銲塊〗5之面積大於供其接固之偽銲 墊133而延伸銲接到相鄰偽銲墊133上,故而,任一偽導腳 (未圖示)與對應接合之金質銲塊15間具有較大接觸面積 以利熱壓接合步驟(Thermal Compression )之執行。 本發明封裝結構僅需運用現有製程技術便能明顯改 善晶片角端部位對於應力之抵抗能力。因此,如第3圖所 示’當該半導體晶片13植入置晶穴1〇〇内進行内導腳銲結程 序(Inner Lead Bonding,ILB )時,位於晶片角端部位j 34 之巨形金質銲塊15恰可對位壓接於膠片載具角落位置(未 Μ 女置之偽導腳12上;相較於傳統多數銲塊共同壓接 -----L--->------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度過用Τ國國豕標準(CNS)A4規格(210 x 297公釐) 6 16490 A7 1243454 ------------- 五、發明說明(7 ) 一偽導腳之方式,本發明封裝件形成一銲連相鄰偽銲墊133 之巨形金質銲塊1 5更能使銲塊與該偽導腳]2之壓接面積顯 著擴增,使該晶片13角端位置穩固銲結至膠片載具1〇上而 抵抗應力以減少功能性導腳11受應力摧折之危險。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之實質技術内容範圍,本發明之實質技術内容範 圍係廣義地定義於下述之申請專利範圍中,任何他人所完 成之技術實體或方法,若與下述之申請專利範圍所定義者 係為完全相同、或為一種等效之變更,均將被視為涵蓋於 此專利範圍之中。 【符號標號說明】: 2 TCP半導體封裝件 10,20 膠片載具 100,200 置晶穴 101,201 導腳銲結區 102 支撐元件銲結區 11,21 功能性導腳 12,22 偽導腳 13,23 半導體晶片 130 作用表面 131 非作用表面 132,232 輸出入銲墊 133,233 偽銲墊 134,234 晶片角端位置 14 銲塊形成光罩 15 巨形金質銲塊 26 偽鲜塾壓接位置 27 支撐元件 18 金屬沉積層 P1 銲墊間隔 W 晶片角端處空隙 P 相鄰功能導腳間隔 本紙張尺度_悄各⑽x 297公爱) 16490 --------^---------^ —.^w— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 7
Claims (1)
1243454
、申請專利範圍 經濟部智慧財產局員工消費合作社印製 l —種半導體封裝件,係包括: v片載具,其上形成有多數具一定寬度之支撐元 件;以及 一半導體晶片,其具有一作用表面及一相對之非作 表面於該作用表面上提供該等支撐元件接合之位置 $預先設妥複數個銲固接點以供至少一導電元件藉之 女置於該a曰片上’其中,每一導電元件乃跨連一個以上 “等銲固接點以擴增該導電元件體積,使該半導體晶 ’、亥支撐70件壓接後能藉該導電元件形成穩固接合 關係。 2·如申請專利範圍第i項之半導體封裝件,其中,該半導 體封裝件係為一膠片載具式(Tape earner Paekage,TCP)半導體封裝件。 3·如申請專利範圍第w之半導體封料,其中,該支樓 疋件係為一不具電性傳導功能之偽導腳。 4. 如申請專利範圍第⑷項之半導體封裝件,其中,該偽 導腳寬度大於該膠片載具上任—功能性導腳之寬度。 5. 如申請專利範圍第!項之半導體封裝件,其中,該錄固 接點係為-未具電性導接功能之偽鲜塾(Du— Pads ) 〇 6. 如申請專利範圍第5項之半導體封裝件,其中,不同偽 銲塾間係呈一兩兩鄰接關係。 7·如申請專利範圍第〗項之半導體封襞件,其中,該導電 元件係為一金質銲塊 本紙張尺度it用中關家標準(CNS)A4規格(21Q x 297公髮 ------------Μ--------^------——-—l· (請先閱讀背面之注意事項再填寫本頁) 1243454 A8 B8 C8 D8 六、申請專利範圍 8.如申請專利範圍第1項之半導體封裝件,其中,該導電 元件得藉一修改開口之銲塊形成光罩覆蓋而電鍍連通 於其他相鄰之銲固接點上。 ----1-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 16490
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090130318A TWI243454B (en) | 2001-12-07 | 2001-12-07 | TCP semiconductor package with improved chip stress endurance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090130318A TWI243454B (en) | 2001-12-07 | 2001-12-07 | TCP semiconductor package with improved chip stress endurance |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI243454B true TWI243454B (en) | 2005-11-11 |
Family
ID=37025385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090130318A TWI243454B (en) | 2001-12-07 | 2001-12-07 | TCP semiconductor package with improved chip stress endurance |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI243454B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI447879B (zh) * | 2011-11-15 | 2014-08-01 | 矽品精密工業股份有限公司 | 預製導線架與半導體封裝件及預製導線架的製法 |
CN106796896A (zh) * | 2014-09-01 | 2017-05-31 | 株式会社电装 | 半导体装置 |
-
2001
- 2001-12-07 TW TW090130318A patent/TWI243454B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI447879B (zh) * | 2011-11-15 | 2014-08-01 | 矽品精密工業股份有限公司 | 預製導線架與半導體封裝件及預製導線架的製法 |
CN106796896A (zh) * | 2014-09-01 | 2017-05-31 | 株式会社电装 | 半导体装置 |
CN106796896B (zh) * | 2014-09-01 | 2019-07-09 | 株式会社电装 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
TW388974B (en) | A resin package of semiconductor device | |
TW434856B (en) | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package | |
TW488049B (en) | Semiconductor device | |
TW473953B (en) | Semiconductor device and method for manufacturing same | |
JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
CN109982504B (zh) | 电路板和板卡 | |
JP2004022862A (ja) | 半導体装置 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
TW456008B (en) | Flip chip packaging process with no-flow underfill method | |
TW517276B (en) | Substrate | |
TWI243454B (en) | TCP semiconductor package with improved chip stress endurance | |
TW544822B (en) | Common electrode line for plating | |
TW381326B (en) | Semiconductor device and lead frame therefor | |
CN113453520A (zh) | 屏蔽罩 | |
JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
JPH06177501A (ja) | メモリモジュール | |
TW454314B (en) | Semiconductor device packaging assembly and method for manufacturing the same | |
TW531868B (en) | Soldering type anisotropic conductive film | |
TW451438B (en) | Thin semiconductor device and its die pad | |
TW531861B (en) | Semiconductor packaging device and its manufacturing method | |
JP3286196B2 (ja) | 複数のicチップを備えた密封型半導体装置の構造 | |
TWI249834B (en) | Semiconductor device and its manufacturing method | |
JP3371281B2 (ja) | 電子カード | |
JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |