TWI241100B - Method, apparatus, and system for phase adjustment and method for phase comparison - Google Patents

Method, apparatus, and system for phase adjustment and method for phase comparison Download PDF

Info

Publication number
TWI241100B
TWI241100B TW092123448A TW92123448A TWI241100B TW I241100 B TWI241100 B TW I241100B TW 092123448 A TW092123448 A TW 092123448A TW 92123448 A TW92123448 A TW 92123448A TW I241100 B TWI241100 B TW I241100B
Authority
TW
Taiwan
Prior art keywords
phase
signal
degrees
comparison output
signals
Prior art date
Application number
TW092123448A
Other languages
English (en)
Other versions
TW200414732A (en
Inventor
Benny Christensen
Casper Dietrich
Bjarke Goth
Thorkild Franck
Eivind Johansen
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200414732A publication Critical patent/TW200414732A/zh
Application granted granted Critical
Publication of TWI241100B publication Critical patent/TWI241100B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Gyroscopes (AREA)
  • Dc Digital Transmission (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

1241100 玖、發明說明： 【發明所屬之技術領域】 本發明係大致有關調整失真資料信號的水平抽樣點。 【先前技術】 :(j er)疋用來“述—信號因端其偏離其理想時序位 置所引起的失直之一船柯介-% F7 _ ' 叙性術浯。最好是能傳輸抖動量最小 ^號’但是-通訊系統的非理想成分無可避免地使資料 “虎失真。该失真可能是—種資料信號的振幅、時間、或 相位之偏離’且可能造成—接收機内的資料回復之錯誤。 可將抖動分為⑴隨機抖動（可能由系統内無法避免的雜 訊源所引起）、以及⑺定性抖動（可能由非理想的資料信號 料及處理所引起）。隨機抖動成分被視為具有零均值高: (知开小佈’而疋性抖動可具有離散且非對稱的分佈。傳統 的接收機於存在有非@斯抖動分佈的情形巾可能會使性能 降低。 1 圖1A- 1C示出下列不同的例子：⑷以人眼圖的形式示出 之傳輸輸入^唬、(b)在接收機内所產生且係用來對所接收 的輸入信號抽樣之時脈信號（標示為CLOCK)、以及⑷輸入 信號的相Μ之轉變密度圖。人眼圖可代表信號CL〇cKt 發生輸入信號轉變的相位（亦即時間點）。可將輸入信號的轉 變（亦即自”0’’移到”1，’或自，，1”移到，，〇”）定義為越過50%的位 準。- 在某些現有的系統中，係將Alexander型相位比較器用來 再生輸入仏號。若要得知Alexander型比較器的說明，請參 87395 1241100
閱諸如 J.D.H Alexander 在” Electronic LetterVVolume U
October 1975第541-542頁所發表的文章” cl〇ck以⑶”” From Binary Signals”。在某些系統中，Alexander型比較器 將日脈k號C L〇C K的1 8 0度相位對準轉變分佈的峰值或均 值，並在該CLOCK信號的每一零（0)度相位上對輸入信號抽 樣。可將輸入信號的此種樣本用來再生該輸入信號。 圖1A示出一種具有一不歸零（N〇n-Return t〇 Zer〇 ;簡稱 NRZ)輸入信號的所謂”開眼”情形，其中輸入信號的轉變主 要發生在一窄相位區（圖中示為T)内。該轉變分佈曲線示出 輸入彳5號的轉受主要發生在一窄相位區内。當將信號 C L〇C K的1 8 0度相位對準轉變分佈的峰值時，可利用信號 CLOCK的零（0)度相位將輸入信號抽樣。 圖1B示出一失真的NRZ信號及一所謂的”閉眼”情形，其 中輸入信號的轉變發生在信號CLOCK的一寬相位範圍中。 因此，輸入信號的人眼圖示出不會發生轉變的一小區域。 在此種情形中，相位比較可指示輸入信號的轉變經常發生 在區域T之外。區域T可代表包含輸入信號的轉變分佈之一 區域。在此種情形中，當發生輸入信號的轉變時，可採取 在相位s所取得的輸入信號樣本。如果在相位s採取輸入信 號的樣本，則可能不正確地對輸入信號抽樣。 圖1C示出一非對稱歸零（Return t0 Zer〇 ;簡稱RZ)信號 ，其中·係在信號CLOCK的離散相位分佈下發生輸入信號的 轉變。在此種情形中，相位比較可指示輸入信號的轉變分 佈在區域T的中心並無其最大值。此外，輪入信號的一個邊 87395 1241100 緣可以比轉變分佈函數所示相反的”模糊，，轉變更為陡峭且 更界限清楚。在此種情形中，可使信號C]L〇CK的18〇度相位 對準轉變分佈的其中_個峰值，且可能在，，眼睛，，並未完全 打開時取得在相位S上採取的樣本。因此，輸入信號的樣本 可能是不正確的。 【實施方式】 例如，圖2示出可使用本發明的某些實施例之一例示接收 機系統20。光至電轉換器（”〇/]£”）22可將自一光纖網路接收 的光信號轉換為電信號。雖然係參照光信號，但是接收機 20可以增添或替代之方式，自一電信號網路接收電信號。 放大24可放大電信號。再定時器系統25可根據本發明的 一貝軛例，而調整用來抽樣及再生一輸入信號的一時脈信 號之相位。再定時器系統25亦可利用該等樣本來再生電信 號。第二層處理器26可對該再生的信號執行符合諸如在各 IEEE 802.3版本所述的以太網路、符合諸如ITU_T G· 的 光纖傳輸網路（ΟΤΝ)拆解訊框（de-framing)&移除内務操作 位兀組（de-wrapping)標準、根據ITU_T G 975的前向錯誤更 正（FEC)處理、及（或）其他的第二層處理之媒體存取控制 (Media Access Contr〇l ’·簡稱MAC)管理。介面“可提供第 二層處理器26與諸如一交換機結構（圖中未示出）間之相互 通訊。介面28可符合諸如一特定供貞商多來源協議 Soun:eAgreement;簡稱MSA)協定。參照圖1所述之例子並 非要限制可使用本發明的某些實施例之系、统。例如，可調 整接收機2G，讀接收根據任何標準的無線或有線信號。 87395 1241100 圖3以方塊圖的形式+ φ — 、出本备明的抽樣相位調整器3〇〇之 一實施例。抽樣相位調整琴 态川〇可凋整一輸入信號（圖中示 為信號INPUT)的一拙揭知a π ’、 ) 抽樣相位，因而可正確地取得信於
INPU丁的樣本。根據本發 L J貝鈿例，抽樣相位調整哭 300可將信號CLOCK的拙揭知你“ μ _ ^ \扪抽樣相位（例如零（〇)度相位）調整到 較不可能發生信號INPUT的轉變之一相角。 例如在圖1B及1C所示之情形中，信號CL〇CI^抽樣相 位(相位S)對應於較可能發生信Einput的轉變之—相位。 在及例子中，根據本發明的一實施例，抽樣相位調整器 可將信號CLOCK的抽樣相位自s調整到s，。相位8，可對應於 比相位S較不可能發生信號INPUT的轉變且t，開眼"可能是最 大的一相位（亦即，人眼圖中”i，，與"0"值間之量差可能是最 大的相位）。 抽樣相位調整器300的一實施例可包含一時脈信號產生 器310、相位比較器320、充電泵33〇、及迴路濾波器34〇。 7脈乜號產生态3 1 0可輸出一時脈信號（圖中示為clock) 。日守脈彳§號產生器3 10可根據控制信號CNTRX而調整信號 CLOCK的相位。可將時脈信號產生器31〇實施為一電壓控制 振盪态（Voltage-Controlled Oscillator;簡稱VCO)或電壓控 制晶體振盈器（Voltage-Controlled Crystal Oscillator ;簡稱 vcxo)，但是亦可使用其他的振盪器。 相位比較器320可根據信號CLOCK而輸出信號INPUT的 樣本（係將此種輸出樣本示為信號OUTPUT)。在一實施例中 ’相位比較器320可在信號CLOCK的零（〇)度相位上對信號 87395 1241100 INPU丁抽樣，但是亦可使用其他的相角。此外，相位比較 為320可提供用來移動信號CL〇CK的抽樣相位之一信號（圖 中示為越前/滯後）。在本發明的一實施例中，當大約在丨±χ| 與0間之信號CLOCK的相角内發生信號INpu丁的一轉變時 ，相位比較器320可以比大約在丨± 18〇丨與|±χ丨間之信號 CLOCK的相角内發生信號ΙΝρυ丁的一轉變時更大幅度地移 動信號CLOCK的抽樣相位。該χ值可對應於信號CL〇CK^ 一相角，其中如果大約發生信號INPUT的轉變，則信號 INPUT可具有一閉眼的特性（例如，前文中參照圖1 b及1 c所 述之特性）。當需要一較小的轉變區域時，可選擇一較大的 X值。例如，在一實施例中，χ值可以大約為9〇度，但是亦 可使用其他的值。 例如，圖4示出根據本發明的一實施例而在抽樣相位為零 度且係在180度上進行轉變對準時的一相位比較器32〇之一 抽樣轉移函數。在本例子中，如桌信號ΙΝρυτ的一轉變發 生在信號CLOCK的大約在]80度與4間之相角中，則相位 比較器320可輸出量為_L的信號lead/lag，以便將信號 CLOCK減緩與L成正比的一相位量（可對應於信號〗滯 後UCL0CK的一狀悲）。在本例子中，如果信號丁的 一轉變發生在信號CLOCK的大約在_x與〇間之相角中，則相 位比較器320可輸出量為·M(其中M>L)的信號,以便 將信號-CLOCK減緩與Μ成正比的一相μ(可對應於信號 INPUT滯後信號CLOCK的一狀態）。 在本例子中’如果信號INPUT的一轉變發生在信號 87395 -10- 1241100 CLOCK的大約在X與180度間之相角中，貝|J相位比較器320 可輸出量為L的信號lead/lag，以便將信號CLOCK加速與L 成正比的一相位量（可對應於信號INPUT越前信號CLOCK 的一狀態）。在本例子中，如果信號INPUT的一轉變發生在 信號CLOCK的大約在0與X度間之相角中，則相位比較器 320可輸出量為Μ(其中M>L)的信戴lead/lag，以便將信號 CLOCK加速與Μ成正比的一相位量（可對應於信號INPUT越 前信號CLOCK的一狀態）。 圖5示出根據本發明的一實施例的相位比較器320之一實 施例。相位比較器320可包含相位比較器5 10A及51 0B。例 如，圖6示出各別的相位比較器5 1 0 A及5 1 0B可實施的信號 leadA/lagA及leadB/lagB之例示轉移函數。 對於信號CLOCK的0、180、及-180度相角而言，相位比 較器510A可將信號INPUT的轉變與一信號CLOCK的轉變比 較，並指示信號INPUT的轉變越前或滯後信號CLOCK的那 些轉變（示為leadA/lagA的此種輸出）。在本文中，信號 CLOCK-X可代表信號CLOCK相移了 -X度後的一信號。在本 文中，信號CL0CK+X可代表信號CLOCK相移了 +X度後的 一信號。對於信號CLOCK的X及-X度相角而言，相位比較 器5 10B可將信號INPUT的轉變與各別信號CLOCK+X及 CLOCK-X的轉變比較，並指示信號INPUT的轉變越前或滯 後各別信號CLOCK+X及CLOCK-X的那些轉變（示為 leadB/lagB的此種輸出）。信號lead/lag(具有圖4所示之一轉 移函數）可代表信號leadA/lagA及leadB/lagB的一總和。 87395 -11 - 1241100 可將每一相位比較器5 1 0 A及5 1 OB實施為Alexander^’兵 乓’’）型電路。Alexander相位偵測器的一個可能實施例係述 於J.D.H Alexander在，’Electronic Letters，fVolume 11，October 1975 苐 541-542 頁所發表的文章 ’’clock Recovery From Binary Signals”。 相位比較器510A及510B可將信號leadA/lagA及leadB/ lagB輸出到加法器520。加法器520可將信號leadA/lagA及 leadB/lagB相加’將將形式為信號ieacj]ag的總和提供給充 電泵330(圖3)。 請參閱圖3，充電泵330可自相位比較器320接收信號 lead/lag。充電泵330可將與信號iead/lag的正負號（正或負） 及大小成正比的一量之電荷加到時脈信號產生器3丨〇，或自 時脈信號產生器310移除該量之電荷。充電泵33〇可輸出用 來指示時脈信號產生器310增加或降低信號CLOCK的速度 之信號CNTRL。例如，如果充電泵330接收到一越前指示， 則信號CNTRL可對應於將電荷加到時脈信號產生器31〇，以 便增加k號CLOCK的速度。相反地，如果充電泵3 3 〇接收到 一滯後指示’則信號CNTRL可對應於自時脈信號產生器3 j 〇 移除電荷’以便降低信號CLOCK的速度。 當信號CNTRL的頻率是在迴路濾波器34〇的通帶時，迴路 濾波器340可將信號CNTRL傳輸到時脈信號產生器31〇。時 脈信號.產生器310可接收信號CNTRL的該傳輸部分。雖然: 以實施例之形式提供充電泵及迴路濾波器的一組合，但2 亦可利用其他的裝置將信號CNTRL選擇性地傳輸到時脈= 87395 1241100 號產生器3 1 0。 該等圖式及前文中之說明提供了本發明的一些例子。然 而’本發明的範圍並不受限於這些特定的例子。諸如結構 、尺寸、及材料使用的差異等的許多變化（不論是否在說明 書中明確地述及這些變化）都是可行的。本發明的範圍將至 少於最後的申請專利範圍所述的範圍這樣寬廣。 【圖式簡單說明】 圖1A_1C示出一時脈信號、 變密度圖之例子。 一輸入信號、及一相關聯的轉 的某些實施例的一接收機系統之 圖2示出可使用本發明 一例子〇 圖3不出本發明的一抽樣相位調整器的一實施例之一方 塊圖。 圖4示出根據本發明的一實施例的一相位比較器之一例 示轉移函數。 圖5不出根據本發明的一實施例的一相位比較器之一實 施例。 圖6示出靠根據本發明的一實施例而實施的相位比較器 的leadA/UgA及leadB/lagB之例示轉移函數。 。月左思，在不同的圖式中係使用相同的代號來表示相同 的或類似的元件。 【圖式代表符號說明】 2〇 接收機系統 光至電轉換器 87395 -13- 22 1241100 24 25 26 28 300 310
320, 510A， 510B 330 340 520 放大器 再定時器系統 第二層處理器 介面 抽樣相位調整器 時脈信號產生器 相位比較器 充電泵 迴路濾波器 加法器 14- 87395

Claims (1)

  1. |?4从銳3448號專利申請案 中文申凊專利範圍替換本(94年4月） 拾、申請專利範圍： 1 · 一種相位調整之方法，包含下列步驟： 提供介於第一及第二信號轉變間之一相位比較輸出， 其中發生在0與X度間之該第一與該第二信號間的相位差 之該相位比較輸出的量係大於發生在X與180度間之該第 一與該第二信號間的相位差者；其中發生在〇與X度間之 該第一及該第二信號的相位差之該相位比較輸出為非零 且固定之量；其中發生在X與180度間之該第一及該第二 信號的相位差之該相位比較輸出為非零且固定之量；其 中發生在0與-X度間之該第一與該第二信號間的相位差 之該相位比較輸出的量係大於發生在-X與-180度間之該 第一與該第二信號間的相位差者；其中發生在〇與-X度間 之該第一及該第二信號的相位差之該相位比較輸出為非 零且固定之量；及其中發生在-X與-180度間之該第一及 該第二信號的相位差之該相位比較輸出為非零且固定之 量； 根據該相位比較輸出而選擇性地調整該第二信號的一 相位，以及 根據該第二信號而對該第一信號抽樣。 2 ·如申請專利範圍第1項之方法，其中該選擇性地調整包含 經由與該相位比較輸出大小成比例之一量而調整該第二 信號之相位。 3 ·如申請專利範圍第1項之方法，其中X大約是9 0度。 4 ·如申請專利範圍第1項之方法，其中在X與1 8 0度間包含該 87395-940401.doc 1241100 丨、 1 第一 ^唬之一相位區域，其相對於該第一信號主要發生 轉變的該第一信號之一相位，及在4與_18〇度間包含^第 一 k號之一相位區域，其相對於該第一信號主要發生轉 變的該第一信號之一相位。 5·如申請專利範圍第1項之方法，其中該選擇性地調整包含 根據該相位比較輸出的大小及正負號而調整該第二信號 的相位。 一種相位調整之裝置，包含： 一相位比較器，其係用以比較第一及第二信號之相位 ’並提供一相位比較輸出，其甲發生在〇與X度間之該第 一與遠第二信號間的相位差之該相位比較輸出的量係大 於發生在X與180度間之該第一與該第二信號間的相位差 者；其中發生在0與X度間之該第一及該第二信號的相位 差之該相位比較輸出為非零且固定之量；其中發生在X與 1 80度間之該第一及該第二信號的相位差之該相位比較 輸出為非零且固定之量；其中發生在〇與_又度間之該第一 與δ亥弟一 #號間的相位差之該相位比較輸出的量係大於 發生在-X與-1 80度間之該第一與該第二信號間的相位差 者；其中發生在0與-X度間之該第一及該第二信號的相位 差之該相位比較輸出為非零且固定之量；及其中發生在 -X與-1 80度間之該第一及該第二信號的相位差之該相位 比較輸出為非零且固定之量；及其中該相位比較器係根 據該第二信號而抽樣該第一信號； 一充電泵，其係用以接收該相位比較輸出，並根據該 87395-940401.doc -2- mum :.C ； ! ^ ' V..1 Cl i 一r r\ t 4比車又輪出而提供一控制信號； 乂 f波為'，其係用以將該控制信號積分，並根據該積 刀而提供—指令，以便調整該第二信號的相位；及 ^^ 努一 一偽號源，其係用以輸出該第二信號，其中該第 L號源係根據該指令而選擇性地調整該第二信號 位。 7·如申明專利範圍第6項之裝置，其中該相位比較器進一 + 包含： ^ 第一相位比較器，其係用以大約在0、180及-180度的 相位角上比較該第一及該第二信號的相位，並提供一第 一相位比較； 一第二相位比較器，其係用以大約在又及_χ度的相位角 上比較該第一及該第二信號的相位，並提供一第二相位 比較；及 一加法器，其係用以將該第一及第二相位比較相加， 並根據總和而將該相位比較輸出提供給該充電泵。 8·如申請專利範圍第7項之裝置，其中該第一相位比較器包 含一 Alexander型相位比較器。 9.如申請專利範圍第7項之裝置，其中該第二相位比較器包 含一 Alexander型相位比較器。 1 0 · —種相位調整之系統，包含： 放大器，其係用以接收一第一信號並放大該第一信 號； 一相位比較器’其係用以比較介於該第一信號與該一 87395-940401 .doc 1241100 ......r 第一 k號間之相位，並提供一相位比較輸出，其中發生 在〇與X度間之該第一與該第二信號間的相位差之該相位 比較輸出的里係大於發生在X與1 8 〇度間之該第一與該第 一 t號間的相位差者；其中發生在〇與X度間之該第一及 該第二信號的相位差之該相位比較輸出為非零且固定之 里，其中發生在X與180度間之該第一及該第二信號的相 位差之該相位比較輸出為非零且固定之量；其中發生在〇 與-X度間之該第一與該第二信號間的相位差之該相位比 較輸出的量係大於發生在-X與-18〇度間之該第一與該第 二信號間的相位差者；其中發生在〇與^度間之該第一及 泫第二信號的相位差之該相位比較輸出為非零且固定之 量；及其中發生在-X與-180度間之該第一及該第二信號的 相位差之該相位比較輸出為非零且固定之量；及其中該 相位比較器係根據該第二信號而抽樣該第一信號； 一第二信號源，其係用以輸出該第二信號，其中該第 二信號源係根據該相位比較輸出而選擇性地調整該第二 信號的相位；及 一第二層處理器，其係用以接收該第一信號之該等抽 n •如申凊專利範圍第1 〇項之系統，進一步包含： 一光至電轉換器，其係用以將一光信號轉換為一電信 號，並將該電信號提供給該放大器作為該第一信號。 12·如申請專利範圍第1G項之系統，其中該第二層處理器包 含用來執行符合IEEE 802·3的媒體存取控制之邏輯。匕 87395-94040I.doc 1241100 13. 14. 15. 16. 17. 18. 如申請專利範圍第1〇項之系統，其中該第二層處理器勺 含用來執行符合ITU-T G.709的光纖傳輸網路拆解訊框之 如申請專利範圍第10項之系統，其中該第二層處理器包 含用來執行符合ITU-T G.709的光纖傳輸網路移除内 作位元組之邏輯。 、 如申請專利範圍第10項之系統，其中該第二層處理器包含 用來執行符合ITU-T G.975的前向錯誤更正處理之邏輯。 如申請專利範圍第1〇項之系統，進一步包含一介面，其 係用以自該第二層處理器接收信號，並將該等信號提供 給該第二層處理器。 如申請專利範圍第16項之系統，進一步包含一被耦合到 該介面之交換機結構。 一種相位比較之方法，包含下列步驟： 提供介於第一及第二信號轉變間之一相位比較輸出， 其中發生在該第二信號的〇與X度間之該第一與該第二信 號間的相位差之該相位比較輸出的量係大於發生在該第 二信號的X與180度間之該第一與該第二信號間的相位差 者；其中發生在0與X度間之該第一及該第二信號的相位 差之該相位比較輸出為非零且固定之量；其中發生在又與 180度間之該第一及該第二信號的相位差之該相位比較 輸出為非零且固定之量；其中發生在〇與_χ度間之該第一 與該第二信號間的相位差之該相位比較輸出的量係大於 發生在-X與-180度間之該第一與該第二信號間的相位差 87395-940401.doc 1241100 者；其中發生在〇與-x度間之該第一及該第二信號的相位 差之該相位比較輸出為非零且固定之量；及其中發生在 -X與-1 80度間之該第一及該第二信號的相位差之該相位 比較輸出為非零且固定之量。 19.如申請專利範圍第18項之方法，其中X大約是9〇度。 20·如申請專利範圍第18項之方法，其中在χ與18〇度間包含 該第二信號之一相位區域，其相對於該第一信號主要發 生轉變的該第一信號之一相位，及在_χ與]8〇度間包含該 第二信號之-相位區域，其相對於該第一信號主要發生 轉變的該第一信號之一相位。 87395-940401.doc 6-
TW092123448A 2002-09-04 2003-08-26 Method, apparatus, and system for phase adjustment and method for phase comparison TWI241100B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/235,291 US6973147B2 (en) 2002-09-04 2002-09-04 Techniques to adjust a signal sampling point

Publications (2)

Publication Number Publication Date
TW200414732A TW200414732A (en) 2004-08-01
TWI241100B true TWI241100B (en) 2005-10-01

Family

ID=31977542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092123448A TWI241100B (en) 2002-09-04 2003-08-26 Method, apparatus, and system for phase adjustment and method for phase comparison

Country Status (8)

Country Link
US (1) US6973147B2 (zh)
EP (1) EP1537699B1 (zh)
CN (1) CN100555931C (zh)
AT (1) ATE347203T1 (zh)
AU (1) AU2003265895A1 (zh)
DE (1) DE60310089T2 (zh)
TW (1) TWI241100B (zh)
WO (1) WO2004023708A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028205B2 (en) * 2002-07-25 2006-04-11 Intel Corporation Techniques to monitor transition density of an input signal
CN100521597C (zh) * 2003-05-01 2009-07-29 三菱电机株式会社 时钟数据恢复电路
US7428284B2 (en) * 2005-03-14 2008-09-23 Micron Technology, Inc. Phase detector and method providing rapid locking of delay-lock loops
US8634510B2 (en) * 2011-01-12 2014-01-21 Qualcomm Incorporated Full digital bang bang frequency detector with no data pattern dependency
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
US9397822B1 (en) * 2015-06-11 2016-07-19 Applied Micro Circuits Corporation Split loop timing recovery

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1355495A (en) 1970-08-18 1974-06-05 Cossor Ltd A C Apparatus for clocking digital data
JPS6288902A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd 変位の光学的測定方法および測定装置
EP0308678A1 (de) * 1987-09-25 1989-03-29 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Phasenmessung von Signalen an einem Messpunkt mit Hilfe eines unmodulierten Korpuskularstrahls
US4959617A (en) * 1989-05-30 1990-09-25 Motorola, Inc. Dual state phase detector having frequency steering capability
DE3917714A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Multiplizierschaltung
JPH0443978A (ja) * 1990-06-11 1992-02-13 Seiko Instr Inc 高感度磁場検出装置
US5432480A (en) * 1993-04-08 1995-07-11 Northern Telecom Limited Phase alignment methods and apparatus
US5734675A (en) * 1996-01-16 1998-03-31 Lucent Technologies Inc. Receiver sharing for demand priority access method repeaters
US6222895B1 (en) * 1998-01-28 2001-04-24 Agere Systems Guardian Corp. Phase-locked loop (PLL) circuit containing a sampled phase detector with reduced jitter
US6389090B2 (en) * 1998-02-06 2002-05-14 3Com Corporation Digital clock/data signal recovery method and apparatus
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6292485B1 (en) * 1999-06-03 2001-09-18 Fujitsu Network Communications, Inc. In-band management control unit software image download
US6304622B1 (en) * 1999-11-17 2001-10-16 Corning Incorporated Flexible bit rate clock recovery unit
US6392495B1 (en) * 2000-06-15 2002-05-21 Agere Systems Guardian Corp. Frequency detector circuits and systems
US7095758B2 (en) * 2000-06-16 2006-08-22 Nippon Telegraph And Telephone Corporation Multiplexing and transmission apparatus
US6392457B1 (en) * 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
US6836486B2 (en) * 2000-12-21 2004-12-28 Nortel Networks Limited Switching of low order data structures using a high order switch
AU2002240524A1 (en) * 2001-02-26 2002-09-12 Maple Optical Systems, Inc. Packet transmission scheduling in a data communication network

Also Published As

Publication number Publication date
CN100555931C (zh) 2009-10-28
US6973147B2 (en) 2005-12-06
DE60310089D1 (de) 2007-01-11
CN1695338A (zh) 2005-11-09
DE60310089T2 (de) 2007-07-05
ATE347203T1 (de) 2006-12-15
EP1537699B1 (en) 2006-11-29
US20040042578A1 (en) 2004-03-04
EP1537699A1 (en) 2005-06-08
AU2003265895A1 (en) 2004-03-29
WO2004023708A1 (en) 2004-03-18
TW200414732A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
US8422615B2 (en) Fast powering-up of data communication system
US8687756B2 (en) CDR with digitally controlled lock to reference
US7577193B2 (en) Adaptive equalizer
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US20070009072A1 (en) Apparatus and method for calibrating the frequency of a clock and data recovery circuit
US7324620B2 (en) Techniques to reduce transmitted jitter
JP6772477B2 (ja) 信号再生回路、電子装置および信号再生方法
JPH10107623A (ja) 変換装置および方法、並びに、ｐｌｌ演算装置および方法
US6577694B1 (en) Binary self-correcting phase detector for clock and data recovery
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
US7308060B1 (en) Self correcting data re-timing circuit and method
Chen et al. A 10-Gb/s low jitter single-loop clock and data recovery circuit with rotational phase frequency detector
TWI241100B (en) Method, apparatus, and system for phase adjustment and method for phase comparison
US8494092B2 (en) CDR with sigma-delta noise-shaped control
JP3931477B2 (ja) クロック再生／識別装置
JP6421515B2 (ja) 信号再生回路および信号再生方法
JP2011155562A (ja) Ｃｄｒ回路
JP5672931B2 (ja) クロック再生回路及びクロックデータ再生回路
JP3239543B2 (ja) 位相比較回路
Guinea Bang‐bang cycle‐slip detector improves jitter‐tolerance in SONET PLL/DLL CDR
US7421053B1 (en) Fast clock acquisition enable method using phase stir injection to PLL for burst mode optical receivers
US7136444B2 (en) Techniques to regenerate a signal
Chen SerDes Transceivers for High-speed Serial Communications
Altmann et al. A low-power CMOS 155 Mb/s transceiver for SONET/SDH over co-ax and fibre
JP4531667B2 (ja) クロック再生回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees