TWI240278B - Memory device, motion vector detection device, and detection method - Google Patents

Memory device, motion vector detection device, and detection method Download PDF

Info

Publication number
TWI240278B
TWI240278B TW092128571A TW92128571A TWI240278B TW I240278 B TWI240278 B TW I240278B TW 092128571 A TW092128571 A TW 092128571A TW 92128571 A TW92128571 A TW 92128571A TW I240278 B TWI240278 B TW I240278B
Authority
TW
Taiwan
Prior art keywords
frame
memory
data
bit
line
Prior art date
Application number
TW092128571A
Other languages
English (en)
Other versions
TW200506944A (en
Inventor
Tetsujiro Kondo
Wataru Niitsuma
Naoki Kobayashi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200506944A publication Critical patent/TW200506944A/zh
Application granted granted Critical
Publication of TWI240278B publication Critical patent/TWI240278B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • G06T7/231—Analysis of motion using block-matching using full search
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

1240278 玖、發明說明： 【發明所屬之技術領域】 本毛明係有關於記憶裝置、移動向量之檢測裝置及檢測 方法之相關技術。 /更羊、田而σ，本發明係有關於記憶裝置之相關技術，其 係藉由作成-種將複數條字線同時施以活性化，且在工條之 位j上，結合連接於該複數條字線之複數個記憶體單元 之:合為的蓄積電荷，並輸出對應於該電荷總量之值的數 (號之構成，據此而能同時處理資料之讀出和演算，並 能因演算速度的提升、演算器之削減而達成成本之^低。 此外，本發明係有關於記憶裝置之相關技術，其係藉由 作成#以直接二進位之形式而記憶第i圖框的圖素資料 於單位，該單位係由排列於位元線所延伸的方向之複數個 記《單元所組成，並以2的補數之形式而記憶第2圖框的 圓，貝科於早位’該單位係由排列於位元線所延伸的方向 之複數個記情體I & %。丄、 一 " 斤、、且成，且將該第1、第2圖框的圖辛 相關字線，同時施以活性化，並在!條之位元線上： 妾於该複數條字線之複數個記憶體單元之電容器的 貝：：，：輸出對應於該電荷總量之值的數位信號之構 ，&而能高速且廉價地取得第1、第2圖框之圖辛資料 的差分資料。 口 I貝枓 此外’本發明係有 你& _ 一 1 ;。己^哀置之相關技術，其係藉由 一牙記憶資料於各個單位， 所延伸的方向早位係由排列於位凡線 白之设數個記憶體單元所組成，且將複數個資
O:\87\87381.DOC 1240278 t之相關字線同時施以活性化，並们條之位元線上，，人 = 妾於該複數條字線之複數個記憶體單元之電容n的蓄積 电何，並輸出對庫於哕— 、 對應於何總量之值的數位信號之構成； 而能商速且廉價地取得複數個資料之加算資料。 對值和’並在參考圖框之各個參考區塊，依據所產生之複 數的差分絕對值和’而檢測對應於該參考區塊之移動向量 之構成；據此而能高速且廉價地進行移動向量之檢測。 【先前技術】 此外’本發明係有關於移動向量之檢測裝置及檢測方法 之相關技* ’其係藉由作成—種在參考圖框之各個圖素， 產生該圖素資料和檢索圖框之複數個檢索位置之圖素資料 的差分絕對值，並使用該產生之差分絕對值，而在參考圖 框之各個參考區塊’產生該參考區塊和對應於該參考區塊 之檢索圖框的檢索範圍内的複數個候補區塊之間的差分絕 圖22係表不習知之記憶體區塊3〇〇之構成例。該記憶體區 塊300係具有圮憶體單元陣列3丨〇、記憶資料輸出入用埠 320、列位址解碼器33〇、以及控制電路wo。 記憶體單元陣列3 10係如圖23所示，由下列所形成： 複數條之位元線BL，其係用以傳送延伸於列方向（R〇w 方向）的資料； 子線WL，其係直交於延伸於行方向（c〇lumm方向）之複數 條位元線BL ;以及 5己憶體單元ML，其係連接於此等之位元線bl和字線 WL，且配置成陣列狀。
O:\87\87381.DOC 1240278 L體單元ML係DRAM構造者，且由存取電晶體τ和電 合為C所構成。電容器c之一端係呈接地狀態，而其另一端 係厂由存取電晶體Τ而連接於位元線BL。此外，存取電晶 體丁之閘極係連接於字線WL。對該記憶體單元…^之讀出和 寫入，係如習知之藉由將字線WL施以活性化，並將存取電 晶體T作成導通狀態而進行。 記憶資料輸出入用埠320係由行位址解碼器321、位址緩 以及緩衝态3 23所構成。行位址解碼器3 2 1係 含有I/O閘極（行·開關）或感測放大器1。在行位址解碼器 321係介由位址緩衝器322而輸入行位址。 °° 行位址解碼益32 1係對應於介由位址緩衝器322而供應之 订位址，而確保與連接於記憶體單元陣列310之行方向的特 定複數個記憶冑單元肌之複數條位元線BL之連接，並透過 I/O緩衝器323和行位址解碼器32卜而能進行對該當行方= 之特定記憶體單元ml之記憶資料的寫入及讀出。 此外，在列位址解碼器33〇係介由位址緩衝器Μ】而輸入 列位址。列位址解碼器33〇係對應於介由位址緩衝器“I而 供應之列位址，而將連接於記憶體單元陣列加之列方向的 特定記憶體單元ML之字線WL施以活性化，並透過ι/〇缓衝 器323和行㈣解碼器321 ’而能進行對當該列方向之計 記憶體單元ML之記憶資料的寫入及讀出。 疋 區塊 此外，控制電路340係依據控制輸入而控制記憶體 300之上述各電路的動作。 例如進 在使用記憶於上述記憶體區塊3〇〇的資料之演算
O:\87\87381.DOC 1240278 ::法日守’係自記憶體區塊300而依次讀出被加算資料和加 '貝：’且以該記憶體區塊3 〇 〇另外所設置之加法器而加算 此等貝料。因此，由於依次進行資料之讀出和演算，故具 有無法提升演算速度之不適當之情形。此外，由於記憶體 區塊300係必須另外之演算器，故具有形成 之不適當之情m，在進行減料之另相演算^ 相同。 j 一此外，在圖像處理當中，移動向量檢測係重要的要件之 - ’作為其代表性的方法則有區塊匹配法。此係一種對構 成某個圖框（參考圖框）的一部份之某個圖素區塊（參考區 塊）’砰價其和時間相異的圖框（檢索圖框）之各種位置之相 同形狀圖素區塊（候補區塊）之相關性，並將和其中之相關性 最高之候補區塊之間之相對性的位置偏離，視為該參考區 塊之移動向量之方法。 西此處’假定候補區塊之區域即其檢索範圍。在相關之評 價上大多係使用有關於參考區塊和候補區塊所對應之各個 圖素間之圖素資料的差分絕對值之區塊内各圖素之總和， 亦即使用差分絕對值和。每參考區塊雖可取得檢索範圍 内之候補區塊部份之差分絕對值和，#，其中之差分絕對 值彳為隶小日T即視為以圖素作為單位之移動向量。 圖24係表不習知之移動向量檢測電路2〇〇之構成例。 該移動向量檢測電路2〇〇係具有： 輸入端子201 ’其係用以輸入參考圖框之圖像信號以； 參考圖框記憶體2〇2,其係用以健存該參考圖框之圖像信
O:\87\87381.DOC 1240278 號Di ;以及 檢索圖框記憶體2〇3，其係用以儲存檢索圖框之圖像信 號。 在自輸入端子201而供應某個圖框的圖像信號m於圖框 。己fe體202 ’並予以寫入時，則記憶於該圖框記憶體加^之工 圖框刚的圖像信號係被讀出，並供應於圖框記憶體2〇3而寫 入0 此外，移動向量檢測電路2〇〇係具有演算電路2〇4，其係 輸入來自圖框記憶體2〇2之參考區塊的圖素資料、以及對應 於來自圖框記憶體203之該當參考區塊之檢索範圍的複數 個候補區塊之圖素資料，並分別對複數個候補區塊，在每 個對應的圖素資料演算該候補區塊的圖素資料和參考區塊 的圖素資料之差分絕對值，並予以輸出。 該演算電路204係藉由以加算部2〇4b而將參考區塊之圖 素資料、以及以2的補數變換部204a|直接二進位形式的資 料變換成2的補數形式的資料之候補區塊之圖素資料予以 加算，藉此而取得差分資料，並且藉由以絕對值變換部2〇乜 而取得該差分資料之絕對值，而能取得差分絕對值。 此外，移動向量檢測電路2〇〇係具有·· 總和演算部205，其係累積分別對應於由演算電路2〇4所 輸出之複數個候補區塊之每個圖素資料之差分絕對值，而 取得差分絕對值和；以及 差分絕對值和保持部206，其係分別對於由該總和演算部 205所取得之複數個候補區塊，保持差分絕對值和。 O:\87\87381.DOC -10- 1240278 此外’移動向量檢測電路200係具有·· 取]值判疋部207，其係依據分別對於保持於差分絕對值 口呆持部206之複數個候補區塊的差分絕對值和，而檢測移 動向量； 人移動向量保持部扇，其係保持由該最小值料部2〇7所 檢測出之移動向量；以及 輸出端子/09，其係依讀出保持於該移動向量保持部 2〇8之各個參考區塊之移動向量。 值判疋207係檢測產生最小的差分絕對值和之候 補區塊的位置而作為移動向量。 S兄明圖24所示之移動向量檢測電路200之動作。 輸入至輸入端子201之圖像信號Di係供應於參考圖框，己 憶體加，並儲存而作為參考圖框之圖像信號。而且此時， Z It於圖框5己憶體2()2之1圖框前之圖像訊號係、被讀出而供 應於圖框記憶體2G3，並健存而作為檢索圖框之圖像信號。 次在演算電路204係自圖框記憶體2〇2讀出參考區塊之圖像 貝料而供應。此外’在該演算電路2嶋讀出對應於當該炎 考區塊之檢索範圍的複數個候補區塊之圖素資料而供應乂 而且忒/角异電路204係分別對複數個候補區塊，在每個對 應的圖素决异δ亥候補區塊之圖素資料和參考區塊之圖素資 料的差分絕對值並予以輸出。 、 士此刀別對應於由演算電路2〇4所輸出之複數個候補區 塊之每個圖素資料的差分絕對值，係依次供應於總和演算 部205而取得差分絕對值和。分別相對於來自該總和演算部
O:\87\87381.DOC -11 - 1240278 205之複數個候補區塊的差分絕對值和，係供應於差分絕對 值和保持部206並予以保持。而且，最小值心部撕係依 據分別對於如此之保持於差分絕對值和保持部2〇6之複數 個候補區塊的差分絕對值和，檢測產生最小的差分絕對值 和之候補區塊的位置而作為移動向量，且該移動向量 持於移動向量保持部208。 、’、 在演算電路204係自圖框記憶體2〇2，而依次供應有參考 圖框内之複數個參考區塊之圖素資料。繼而，對應於^參 考區塊之圖素資料，在演算電路係自圖框記憶體2〇3而 供應複數個候補區塊之圖素資料。因此，對應於各來考區 塊而演算電路204、總和演算部2Q5、差分絕對值和保持部 2〇6、最小值判定部207、以及移動向量保持部2〇8係重覆上 述之動作’繼而最小值判定部2()7係依次檢測對應於各參考 區塊之移動向量’且該移動向量係依次保持於移動向量保 持部208。 繼之，對應於保持於移動向量保持部208之各個參考區塊 之移動向量，係被依次讀出。繼而被讀出之移動向量猜係 輸出於輪出端子2G9。如此所輸出之移動向量卿，係例如 使用於進行移動補償預測編碼時之移動補償處理。 ，25之流程圖係表示上述移動向量檢測電路彻之移動 向量MV的檢測處理之順序。 “首先，在步驟ST21中，開始進行處理，且在步驟MU中， 讀出記憶於參考圖框記憶體2〇2之圖像信號，並寫入該圖像 ”至檢索圖框記憶體203而作為檢索圖框之圖像信號。此
O:\87\87381.DOC -12- 1240278 外，在步驟ST23中，自輪入踹 a 子01而輸入餐考圖框之圖像 <吕藏Di，並寫入该圖像信號至失去闰^ 主茶考圖框圮憶體202。 繼之，在步驟ST24中，自夂去闽μ立娜 目多考圖框吕己十思體202而讀出來考 區塊之圖素資料，此外，在舟 、少 在步知8丁25中，自檢索圖框記憶 體203而讀出對應於該參考卩梯斤 亏&塊之檢索範圍内的候補區塊 之圖素資料’並以2的補數變換部2〇4a，自直接二進位形式 的資料變換成2的補數形式之資料。 ” 繼之，在步驟灯27中，進行參考區塊的直接二進位形式 之圖素資料和變換成2的補數形式之資料的候補區塊之圖 素貢料之加算，而求得差分資料。繼之，在步驟§咖中， 取得其差分資料之絕對值，並產生參考區塊和候補區塊之 圖像資料之間的差分絕對值。 繼之’在步驟ST29中’以總和演算部2〇5而演算某個參考 區塊和特定候補區塊之間之差分絕對值和， 部鳩。繼之，在™，判定是否完成某個== 和全部的候補區塊之間的差分絕對值和之產生。尚未完成 時，則回復至步驟ST25,並轉移至產生某個參考區塊$續 接之候補區塊之間的差分絕對值和之處理。另—方面，^ 完成時，則前進至步驟ST32。 步驟ST32係依據對應於某個參考區塊而保持於保持部 2〇6之差分絕對值和，而檢測產生最小的差分絕對值和之候 補區塊的位置而作為移動向量。繼而在步驟灯33中，將該 才双測之移動向量予以保持於移動向量保持部2 〇 $。 繼之，在步驟ST34中，判定參考圖框之全體參考區塊之
O:\87\87381.DOC -13- 1240278 <移動向量的檢測處理是否已、 復至步驟ST24 ,並轉移f ,凡 、‘完成時，則回 動向置之處理。另告4之移 人十木^ 田70成日守’則在步驟ST3S * 又-人輸出移動向量Μν，苴 ， 9πς) /系對應於保持於移動向量侔姓* 2〇8之各個參考區 保持部 、、 I隹芡知ST36中完成處理。 上述之移動向量檢測電路2〇 斜洁管田 田t由於必須有差分眘 ◊、t用、絕對值演算用、 、 Λ、、當管干妨 心和，秀异用等之電路而作 為…路，故具有該部份高價之不適當之情形。 【發明内容】 本發明之目的係提供記憶裝 ^ , ，、你此Η時處理資料夕 :=:，並能因演算速度之提升、以及演算器之肖二 而達成成本之減低。 此外，本發明之另外之目的係提供記憶裝 速且廉價地取得第-第2圖框之圖素資料的差分資料。^ ^卜，本發明之更另外之目的係提供記憶H，其係作 成能高速且廉價地取得複數個資料之加算資料之狀態。 此外，本發明之另外之目的係提供移動向量之檢測裝置 及檢測方法，其係作成能高速且廉價地進行移動向量的檢 測之狀態。 本發明之記憶裝置，係能在丨條之位元線上，結合連接於 活性化之複數條字線之複數個記憶體單元的電容器之蓄積 電荷之記憶體裝置，其係具備： 活性化手段，其係將複數條字線同時施以活性化；以及 信號輸出手段，其係結合連接於由該活性化手段施以活
O:\87\87381.DOC -14- 1240278 電容器之蓄積電 之電荷總量之值 性化之複數條字線之複數個記憶體單元的 荷，並輸出對應於在1條之位元線上所取得 的數位信號。 在本發明巾，複數條字㈣科施以活性化。據此，即 能在i條之位元線上’結合連接於活性化之複數條字線之複 數個記憶體單元的電容器之蓄積電荷。繼而，冑出對應於 該電荷總量之值的數位信號。 例如，對應於電荷總量之值的數位信號，係藉由將電荷 總量予以變換成對應於該電荷總量之值的電壓信號，此 後，將該電壓信號自類比信號而變換成數位信號而取得。 在該情形下，將電壓信號予以變換成數位信號時，依據A/D 轉換器之功能，即可取得任意之階調之數位信號。 此處，藉由2個以上的資料之相關的複數條字線係同時施 以活性化，即能取得當該2個以上之資料的演算結果而作為 數位L唬。例如，藉由記憶應分別加算的資料於單位，其 係由連接於各個資料之相關的複數條字線之複數個記憶體 單兀所組成，即能取得此等資料之加算結果而作為數位信 唬。此外，例如在由連接於各個資料之相關的複數條字線 之複數個也拖體單元所組成之單位，係藉由記憶各個被減 數貝料或減數貧料，即能取得此等資料之減算結果而作為 數位k號。該情形時，例如被減數資料係作成直接二進位 形式之資料，而減數資料係作成2的補數形式之資料。 如此’作成一種將複數條字線同時施以活性化，且在1 條之位TL線上’結合連接於該複數條字線之複數個記憶體
O:\87\87381.DOC 1240278 單兀之電容器的蓄積電荷，並輸出對應於該電荷總量之值 的數位信號之構成，據此即能同時處理資料之讀出和演 算，並因演算速度之提升、演算器之削減，而能達成成: 之減低。 又，藉由作成一種含有不同的電容器之電 接於1條之位元線之複數個記憶體單元之構成，即能減=用
、匕1们資料之5己饫體單元的數量。例如，當1個資料係N 位元(N係控制之整數)之資料時，該i個資料之相關的字線 係作成_，而連接於該N條字線Μ個記憶體單元之電容 則具有對應於N位元的資料之各個位元的有效位之電容
里據此，用以記憶叫立元的資料之記憶體單元之數量係N 们P可才目對於此，當各記憶體單元之電容器的電容量係 作成相同時’則用以記憶職以資料之記憶體單元，即必 <頁為2 -1個。 本發明之記憶裝置係具備·· 第1圖框記憶體部 置成陣列狀之複數個 圖像信號；以及 其係由連接於各位元線和字線，且配 記憶體單元所組成，並記憶第丨圖框之 第2圖框記憶體部， 置成陣列狀之複數個 圖像信號； 其係由連接於各位元線和字線，且配 記憶體單元所組成，並記憶第2圖框之 —弟圖框5己憶體部和上述第2圖框記憶體部，係續接^ 疋線所延伸的方向之列方向㈣成，第丨圖冑」 2圖框記憶體部俜能右】鉻夕乂 係此在1條之位元線上，進行連
O:\87\87381.DOC -16- 1240278 之複數條字線之複數個記憶體單元之電容器的蓄積電荷之 結合，且第1圖框記憶體部和第2圖框記憶體部，其連接於 各位元線之複數個記憶體單元係分割成連接於特定數之字 線的特定數之記憶體單元之各個單位，並分別記憶i個圖素 貢料於该分割之各個單位，且在第丨圖框記憶體部之各個單 位係以直接一進位的形式而記憶有構成各個第1圖框的圖 像信號之圖素資料，而在第2圖框記憶體部之各個單位，係 以2的補|之形式而記憶有構成各個第2馳的圖像信號之 圖素資料，更具備： 活性化手段，其係將第i圖框記憶體部之特定資料之相關 的複數條字線、以及第2圖框記憶體部之特^資料之相關的 複數條字線，同時施以活性化； 位元線選擇手段，其係選擇複數條位元線之中任意1條之 位元線；以及 信號輸出手段’其係輸出對應於在㈣位元線選擇手段 所選擇之位元線上所取得之電荷總量之值的數位信號。 ^月中係具備第丨和第2圖框記憶體部。此等之圖 框記憶體部係由連接於各位元線和字線，且配置成陣列狀 之稷數個記憶體單元所形成。此等之圖框記憶體部係能在i 條彳，線上，進仃連接於活性化之複數條字線的複數個 吕己t思體早元之雷交哭沾苦# 合扣的畜積黾何之結合。此等之圖框記憶 體部，係續接於位元線所延伸的方向之列方向而形成。 卜此等之圖框記憶㈣，其連接於各位元線之複數 個記憶體單元係分割成連接於特聽之字線的特定數之記
O:\87\87381.DOC -17- 1240278 j兀之各個單位，並分別記憶1個圖素資料於該分割之 口個早位。在第i圖框記憶體部之各個單位，係以直接二進 ::的形式而記憶有構成各個第1圖框的圖像信號之圖素資 而在第2圖框記憶體部之各個單位，係以2的補數之形 式而記憶，構成各個第2圖框的圖像信號之圖素資料。 欠一 &藉由將第i圖框記憶體部之特定資料之相關的複數 :子線以及第2圖框記憶體部之特定資料之相關的複數條 子線，同時施以活性化，即能在各位元線上’結合連接於 活！·生化之復數條字線之複數個記憶體單元的電容器之蓄積 電荷。繼而輸出數位信號’其係對應於所選擇之“条的位元 線上所取得之電荷總量之值。 _如上述’由於在第1圖框記憶體部之各個單位，係以直接 =位之形式而記憶有構成各個第】圖框的圖像信號之圖 、貝料在第2圖框§己憶體部之各個單位，係以2的補數 之开/式而5己憶有構成各個第2圖框的圖像信號之圖素資 ;斗—文在口 ^立凡線上所取得之電荷總f，即形成對應於第 卜第2圖框之圖素資料的差分值。據此，而能取得第卜第 2圖框的圖素資料之減算結果而作為上述之數位信號。 士此藉由作成一種以直接二進位之形式而記憶第^圖框 之圖素資料於單位’其係由排列於位元線所延伸的方向之 複數個記憶體單元所組成，並以2的補數資料之形式而記憶 第2圖框之圖素資料於單位，其係由排列於位元線所延伸的 方向之複數個記憶體單元所組成，並將該第卜第2圖框之 圖素資料之相關的字線，同時施以活性化，且在丨條之位元
O:\87\87381.DOC 1240278 ’以連接於該複數條字線之複數個記憶體單元之電 二:：：積：荷’並輸出對應於該電荷總量之值的數位信 :=據此即能高速且廉價地取得第〗、第絹 素貝枓的差分資料。 ★此處’猎由對以第】圖框記憶體部而施以活性化之線 變更以第2圖框記憶體部施以活性化之線$ ，石注化之線的位置，即能取猓 第1圖框之特定線和在與其垂直方向^以 p此取仔 M r ^ ^ m "(列方向）偏離特定線 數私度的位置之第2圖框後 “L 4 K綠之間之圖素資料的減算結果。 ，錯由移動記憶於第m框記憶體部或 體部之圖素資料的記·心㈣ t 第1圖框之特定圖素和…水平方二丁方⑴即為 ,^ 水千方向上偏離特定圖素教 私度之位置的第2圖框之圖辛 — 0素之間之圖素賢料的減算結果。 ，s弟1圖框記憶體部的、 線、以及第2圖框記,…的特相關的稷數條字 绩“… 匕體機寺疋貧料之相關的複數條字 線係同時施以活性化時，則如上诚，产一 此等之车綠4、〃 、 ;在位元線上連接於 生結合，並予以輪出。因此，在之畜積電荷係產 々、卜4 在⑽積電荷之結合後，此箄 =!;己憶體單元的記憶資料即形成無意義之值(被： )。因此’藉由在將字線施以活性化之前，使八別 記憶於第1和第2 F1 士厂』k A 便刀別 於快取纪等…^思-部的各1線份之圖素資料待避 η 而能使複數個記憶體單元之無意義的記 貧料回復至原狀。 我日^己 則個圖素資料係N位元（N係正之整數）之資料時， …固貝科之相關的字線係職，而連接於該_字線之n
O:\87\87381.DOC -19- 1240278 個記憶體單元的雷交#〆 兀妁包合态，係能具有對應於糾立元的資 位元的權份之雷灾旦 、 σ 里。據此，用以記憶Ν位元的資料之記情 體單元之數I係Ν個即可相 —抑 1」相對於此，當各記憶體單元之電 合DD的I谷！係作成相同時，則用以記憶N位元 憶體單元，即必須為個。 、十3己 此外’本發明之記憶裝置係具備記憶體部，其係由連接 於各位it線和字線’錢置成陣列狀之複數個記憶體單元 所組成’而C憶體部係能在丨條之位元線上，進行連接於活 性化之稷數條字線的複數個記憶體單元之電容器的蓄積電 =之結合’記憶體部係、其連接於各位元線之複數個記憶體 早7G ’為分割成連接於特定數之字線的特定數之記憶體單 元之各個單位，並分別記憶1個資料於該分割之各個單位， 更具備： 之相關的字線，同時施 活性化手段，其係將複數個資料 以活性化； 位元線4擇手I又，其係選擇複數條位元線之中任意1條之 位元線；以及 信號輸出手段，其係、輸出對應於在以該位元線選擇手段 所選擇之位元線上所取得之電荷總量之值的數位信號。 綱明中，係具備記憶體部，其係由連接於各：元線 和字線’且配置成陣列狀之複數個記憶體單元所組成。該 記憶體部係能在1條之位元線上，進行連接於活性化之複數 條字線之複數個記憶體單元之電容器的蓄積電荷之結合。 該記憶體部其連接於各位元線之複數個記憶體單S，係分
O:\87\87381.DOC -20- 1240278 彳成連接於特疋數的字線之特定數的記憶體單元之各個單 位亚刀別圯憶1個資料於該分割之各個單位。 此處*由將稷數個資料之相關字線同時施以活性化， 即能在各位元線上，結合連接於活性化之複數條字線之複 數個記憶體單元的+ ☆W _ 口 ^ 包谷為之蓄積電荷。繼而輸出數位信 \ ^對應於所4擇之1條的位元線上所取得之電荷總量 之值β亥數位信號係對應於複數個資料之加算結果。 如此，藉由作成—種記憶資料於各個單位，其係由排列 =ΓΪ所延伸的方向之複數個記憶體單元所組成，並將 複數個貧料之;jb目關& & ρ + 關予線同時施以活性化，而能在1條之位元 ' σ連接於'^複數條字線之複數個記憶體單元之電 容器的蓄積電荷，並輸出對心該電荷總量之值之數位; =構成，據此即能高速且廉價地取得複數個資料之 貧料。 例如’記憶體部其在位元線所延伸的方向之列方向，係 具有對應於m框的複數個圖素位置的數量之單位，而、 線：延伸的方向之行方向，係具有對應於檢索位置的數量 之単位纟该§己憶體部之各列的複數個單位 =:參考圖框之圖素位置之圖素資料和檢索圖::： ’、位置之圖素貝料之差分絕對值的資料。此處，藉 ㈣應於構成參考圖框的參考區塊之各圖素的圖素位^ 的早位之相關字線，同時施以活性化 老 之參考區塊與對應於該參考區塊之 二-翏考圖框 之滿勒“ 索圖框的檢索範圍内 、口候補區塊之間的差分絕對值和而作為數位信
O:\87\87381.DOC -21 - 1240278
此外，本發明之移動向量檢測裝置係具備： 差分絕對值產生手段’其係使用參考圖框之圖像信號和 檢索圖框之圖像信號，而在參考圖框之各個圖t，產生該 圖素資料與檢索圖框之複數個檢索位置之圖素資料之Μ 絕對值； 差分絕對值和產生年與甘& π 生予奴其係使用由該差分絕對值產生 手段所產生之差分絕對值，而名夂 丁值而在麥考圖框之各個參考區 塊’產生該參考區塊與對庫於琴夫办 一耵應於4茶考區塊之檢索圖框之檢 索範圍内之複數的各候補區揷 補吐塊之間之差分絕對值和；以及 移動向量檢測手段，立俏名失妻 ，、係在芩考圖框之各參考區塊，依 據由差分絕對值和產生手段 王亍奴所產生之複數的差分絕對值 和，而檢測對應於參考區塊之移動向量。 此外:本發明之移動向量檢測方法係具備： 使用蒼考圖框之圖後γ士缺4 、 ⑽“虎和檢索圖框之圖像信號，而在 苓考圖框之各個圖素，產 伽一 1生°亥圖素貪料和檢索圖框之複數 個檢索位置之圖素資料的差分絕對值之步驟； 使用該產生之差分絕對值， χ, ^ 而在 > 考圖框之各個參考區 Λ，產生a玄參考區塊與對應於炎 去从 … 、X >考£塊之檢索圖框的檢 索粑圍内之複數的各候補區塊 差刀絕對值和之步 依據所產生之複數的差分 塊之移動向量之步驟。 之圖像信號和檢索圖框之 在參考圖框之各個參考區塊， 絕對值和，而檢測對應於參考區 在本發明中，係使用參考圖框
O:\87\87381.DOC -22- 1240278 圖像^號’而在參考圖框之各個圖素，產生該圖素資料與 檢索圖框之複數個檢索位置之圖素資料的差分絕對值。該 h即能產生全體之差分絕對值，其係以區塊匹配法 而求得參考圖框之全體參考區塊的移動向量所必需。 使用該產生之差分絕對值，而在參考圖框之各個參考區 塊，產生該參考區塊與對應於該參考區塊之檢索圖框的檢 索範圍内之複數個各候補區塊之間的差分絕對值和。該情 形時，例如即能一次加算參考區塊與特定候補區塊之間的 差分絕對值，而取得其差分絕對值和。 依據該產生之複數的差分絕對值和，而檢測對應於參考 區塊之移動向量。該情形時，有關於某個參考區塊，係檢 測對應於最小值的差分絕對值和之候補區塊的位置而作為 移動向量。 ' 如此’猎由作成一種在參考圖框之各個圖素，產生該圖 素資料和檢索圖框之複數個檢索位置之圖素資料的差分絕 ^值且使用4產生之差分絕對值，而在參考圖框之各個 翏考£塊’產生該參考區塊與對應於該參考區塊之檢索圖 框之檢索範圍内之複數的各個候補區塊之間的差分亀 和，並在芩考圖框之各個表考 少σσ鬼依據所產生之複數的 :刀：對值和’而檢測對應於該參考區塊的移動向 成丄據此即能高速且廉價地進行移動向量之檢測。 【貫施方式】 二，參閱圖式而說明有關於本發明之實施形態。 圖係表示作為實施形態之移動補償預測編碼裝置_之
O:\87\87381.DOC -23- 1240278 構成。 該編碼裝置100係具有·· 輸入端子1 〇 1， 其係用以輸入圖像信號Di; 減法抑102 ’其係演异供應於該輸入端子1 〇 1之圖像信號
Dii自後述之移動補償電路⑽所供應之預測圖像信號之 差分； D C T電路1 〇 3，豆传斟LV兮、士、w 八你對以该減法态1〇2而取得之差分訊號 進行DCT(離散餘弦變換）處理，· 包子化私路104，其係對由該DCT電路1〇3而取得之DCT 係數施行量子化；以及 輸出端子1 0 5，盆将用於山丨v Θ 7 /，h 1 /Λ /、你用以輸出以该$子化電路丨04而取得 之編碼信號Do。 此外，編碼裝置100係具有： 反畺子化電路106，其係對由量子化電路1〇4所取得之編 碼號Do施行反量子化； 反DCT電路107,其係對該反量子化電路1〇6之輸出信號 施行反DCT而取得差分信號； 加法為108 ’其係將由該反DCT電路107所取得之差分信 號和由移動補償電路11〇所取得之預測圖像信號予以加 鼻’並復原原本之圖像信號；以及 圖框§己憶體109，其係記憶由該加法器1 08而復原之圖 像信號。 此外，編碼裝置100係具有： 移動補償電路110，其係讀取記憶於圖框記憶體1〇9之圖
O:\87\87381.DOC -24- 1240278 像信號，並依據來自後述的移動向量檢測電路m的移動向 置mv，而施以移動補償該圖像信號之後，如上述作為預測 圖像信號而供應於減法器102和加法器ι〇8 ;以及 移動向量檢測電路1 1 1，盆孫纟人 ^ 1具係核測輸入至輸入端子1 〇 1之 圖像信⑽的移動向量MV，而供應於移動補償電路叫。 說明圖1所示之移動補償預測編碼裝置100的動作。 輸至輸入ii而子1 〇 i之圖像^ ?虎以係供應於減法器1 〇2和 移動向量檢測電路⑴。減法器1〇2係演算該圖像信號⑴和 自移動補償電路110所供應之預測圖像信號的差分。 由減法„„ 1 02所取得之差分信號，係供應於電路1 亚施以離散餘弦變換。由該DCT電路1〇3所取得之DCT係數 係供應於量子化電路1G4，並施以量子化。繼而由該量子化 電路104所取得之編碼信號D。，係輸出至輸出端子105。 旦此外，由量子化電路104所取得之編碼信號D〇係供應於反 量子化電路106,並施以反量子化，$而該反量子化電路ι〇6 之輸出信號係供應於反DCT電路1〇7，並施以反DCT，並使 差分信號復原。以加法器108而加算該差分信號和來自移動 補償電路110之預測圖像信號，並使原本之圖像信號復原’ 且该復原之圖像信號係記憶於圖框記憶體丨〇9。 移動補償電路110係在某個圖框當中，在其正前之圖框進 行記憶於圖框記憶體109的圖像信號之讀取，並依據來自移 動向量檢測電路111之移動向量MV而施以移動補償，並取 付預測圖像^號。该預測圖像信號係如上述，為了取得差 分信號而供應於減法器102，並且為了使圖像信號復原而供
O:\87\87381.DOC -25- 1240278 應於加法器10 8。 繼之’詳細說明移動向量檢測電路i u。 該移動向量檢測電路⑴係藉由區塊匹配法㈣ 向量。此係如圖2所示’在特定檢索範圍内而移動檢索圖框 的候補區塊，並檢測和參考圖框之參考區塊最吻合之候補 區塊，藉此而求得移動向量。 區塊匹配法係如圖3A所示，i張圖像，例如水平h圖素、
垂直V線之1圖框的圖像係如圖册斤示，係被細分成p圖素X Q線之區塊。圖3 B之例孫p—ς , a < > / , 以 <例係p—5，Q=5之例。c係區塊之中心圖 素位置。 以及圖4C，係分別表示以c為中心圖素之
圖4A、圖4B 簽考區塊和以c’為中心圖素之候補區塊的位置關係例。以C 為中圖、之芩考區塊係芩考圖框之最顯眼的參考區塊， 且彳/、相勿a之;^索圖框的候補區塊係在檢索圖框當中， 作成位於以C’為中心之區塊的位置之狀態。區塊匹配法係藉 由在檢索範圍内，才戈出和參考區塊最吻合之候補區塊而檢 測移動向量。 圖4A之情形時，係在水平方向檢測+丨圖素，在垂直方向 核測+1線，亦即，檢測（+1，+1)之移動向量。圖4B係檢測 (+ 3 ’ +3)之移動向量MV，圖4C係檢測（+2，_1)之移動向量。 私動向里ίτ、在芩考圖框之各個參考區塊而求得。 將榀索移動向量的範圍，在水平方向作成±S圖素，而在 垂直方向作成±丁線時’則參考區塊係必須和對該中心。偏移 ±S於水平方向，且偏移±丁於垂直方向之處之具有中心C，之
O:\87\87381.DOC -26- 1240278 候補區塊作比較。 圖5係表示在太伞古 向’將檢索範圍作成土S圖素，而在垂 直方向作成土T線時，應和參考區塊作比較之候補區塊的中 。之圖纟3亥情形下，得知以參寺圖框之某個參考區塊的 中心c的位置作為叫，則必須進行和應比較之檢索圖框之 (2S+1)X(2T+1)個之候補區塊的比較。亦即，存在C|於該圖5 方格的位置之候補區塊之全體係為比較對象。圖$係作成 S=4、丁=3 之合J 。 藉由在由檢索範圍内的比較所取得之差分絕對值和之 中’知測其隶小值而檢刺蔣勒旦 、J私動向$。圖5之檢索範圍係候補 區塊的中心所佔的位wP P ^ A _ 、、 置之&域，而含有PxQ圖素的大小之候 補區塊的全體之檢旁筋圍甘 來乾W其大小係成為（2S+P)X(2T+Q)。 圖6係表示移動向量檢測電路lu之構成。 該移動向量檢測電路1丨丨係具有·· 輸入端子⑵，其係、以圖像信號Di料參考圖框之信號而 輸入至記憶體部丨22 ;以及 記憶體部122,其係儲存該參考圖框之圖像信號m、以及 檢索圖框之圖像信號； 該記憶體部122係構成差分絕對值產生手段。 該記憶體部122係使用參考圖框和檢索圖框之圖像信 號，且在參考圖框之各個圖素，用以產生該圖素資料與檢 索®框之複數個檢索位置之圖素資料的差分絕對值。該記 憶體部122係具備： 參考圖框記憶體部ma，其係用以儲存參考圖框之圖像
O:\87\87381.DOC -27- 1240278 信號Di ; 檢索圖框記憶體部122b，其係用以儲存檢索圖框之圖像 信號；以及 快取記憶體122c、122d。 快取記憶體122c、122d係構成待避手段，其係在分別使 用圖框§己憶體部122a、122b之特定線的記憶資料而取得差 分絕對值時，暫時地待避當該特定線之記憶資料。 當某個圖框之圖像信號Di係自輸入端子121供應於記憶 體部122的參考圖框記憶體部122&而寫入時，則讀出記憶於 該參考圖框記憶體部^。之}圖框前之圖像信號，並供應於 檢索圖框記憶體部122b而寫入。 該情形時，由參考圖框記憶體部122a而讀出之8位元的直 接二進位形式之圖素資料，係以設置於記憶體部122的外部 之2的補數變換部而變換成2的補數形式之圖素資料，並寫 入至檢索圖框記憶體部122b而作為9位元之圖素資料。此 處’將2的補數之形式的資料作成9位元，係因為當8位元的 資料為「⑻000000」時，則2的補數形式之資料即成為 M〇__()」，而對應於此之故。又，2的補數變換部⑵ 係设置於記憶體部122的内部亦可。 圖7係表*構成參考圖框記憶體部心和檢索圖框 體部122b之記憶體區塊1〇之構成。 該記憶體區塊1 〇係且右却愔鰣留_ /、有。己丨思體早π陣列20、記憶資料 出入用埠30、列位址解碼哭 _ _ 止解碼為4〇、凋算資料輸出用埠5〇 及控制電路80。
O:\87\87381.DOC -28- 1240278 記憶體單元陣列20係如圖8所示，由如下所組成 其係對應於參考圖框記憶體部 其係對應於檢索圖框記憶體部 記憶體單元陣列部20a 122a ;以及 記憶體單元陣列部20b 122b。 記憶體單元陣列部2 〇 a係由連接於各位元線B l和字線 WL’且配置成陣列狀之複數個記憶體單元紅所組成。位 元線BL係延伸於列方向（R〇w方向）的用以傳送資料之線。 此外，字'線WL係直交於延伸於行方向（c〇lumm方向）的複數 條位元線BL之線。同樣地，記憶體單元陣列部2〇b係由連接 於各位元線BL和字線WL，且配置成陣列狀之 單元胤所組成。在圖8當中，雖未圖示記憶體單元ML，^ 該記憶體單元ML係如後述而構成單位a、b。 此等記憶體單元陣列部20a、20b係連續於位元線61^所延 伸的方向之列方向（R0W方向）而形成。此處，記憶體單元 陣列部20a、20b其記憶體單元ML，係例如DRAM構造者， 且能在1條之位元線BL上，進行連接於活性化之複數條字線 之複數個記憶體單元ML之電容器c的蓄積電荷之結合。 在記憶體單元陣列部20a當中，連接於各位元線BL之複數 個記憶體單元ML，係分割成各8個之單位a，並分別記憶著 1個之圖素資料（直接二進位形式之8位元資料）於各單位 A。圖9係表示單位a之構成。 該單位A係連接於8條之字線WL，並由8個記憶體單元Μ: 所構成。記憶體單元ML係Dram構造者，並由存取電晶體
O:\87\87381.DOC -29- 1240278 T和電容器C所構成。電容器C的一端係呈接地狀態，而另 一端係介由存取電晶體T而連接於位元線BL。此外，存取 電晶體T之閘極係連接於字線WL。對該記憶體單元ML之讀 出和寫入，係如習知之藉由將字線WL施以活性化，並將存 取電晶體T作成導通狀態而進行。 在該單位A之8個記憶體單元ML之各個，係分別記憶著1 個8位元資料之各位元。該情形時，8個記憶體單元ML之電 容器C，係具有對應於上述的8位元資料之各位元的有效位 之電容。 在圖9A當中，上側係LSB(Least Significant Bit)側，且下 側係MSB(Most Significant Bit)側。構成單位A之8個記憶體 單元之電容器C的電容，係自LSB側朝向MSB側而依次成 倍。亦即，該8個記憶體單元ML之電容器C的電容，當其LSB 之電容器C的電容為p時，則分別自LSB側而呈p、2p、4p、 8p 、 16p 、 32p 、 64p 、 128p o 在記憶體單元陣列部20b當中，連接於各位元線BL之複數 個記憶體單元ML係分割成各9個之單位B，並分別記憶著1 個圖素資料（2的補數形式之9位元資料）於各單位B。圖9B係 表示單位B之構成。 該單位B係連接於9條之字線WL，並由9個記憶體單元ML 所構成。記憶體單元ML係DRAM構造者，且由存取電晶體 T和電容器C所構成。電容器C的一端係呈接地狀態，而另 一端係介由存取電晶體T而連接於位元線BL。此外，存取 電晶體T之閘極係連接於字線WL。對該記憶體單元ML之讀 O:\87\87381.DOC -30- 1240278 出和寫入’係如習知之藉由將字線WL施以活性化，並將存 取電晶體T作成導通狀態而進行。 在該單位B之9個記憶體單元ML之各個，係分別記憶著1 個之9位兀資料之各位元。該情形時，9個之記憶體單元撾乙 之黾谷的C，係具有對應於上述之9位元資料之各位元的有 效位之電容。 在圖9B當中，上側係LSB側，而下側係MSB側。構成單 位B之9個記憶體單元]^^之電容器c的電容，係自lsb側朝 向MSB側而依序成倍。亦即，該9個記憶體單元之電容 器c的電容，當其LSB之電容器c的電容為p時，則分別自 而分別呈P、2P、4P、8P、16p、32p、64p、128p、 256p。 此處田各圖框係由H條之線而構成，並且各線係由w圖 素所構成時，則記憶體單元陣列部2〇a係作成至少配置貿個 ;行方向且配置只個之單位A於列方向之構造，而記憶體 單元陣列部20b亦作成至少配置界個於行方向，且配置^^固 之單位B於列方向之構造。 ^閱圖7，而§己憶資料輸出入用埠3 〇係由記憶資料用行位 址解碼器31、位址緩衝器32、以及I/O緩衝器33所構成。在 純轉碼器31係含有1/〇閘極（行·開關）或感測放大器 等仃位址解碼器3 1係介由位址緩衝器32而輸入行位址。 仃位址解碼器3 1係對應於介由位址緩衝器32而供應之行 位而確保和連接於記憶體單元陣列2G之行方向的特定 記憶體單元ML之位元線BL之連接，並透過I/Q緩衝器邱
O:\87\87381.DOC -31 - 1240278 行位址解瑪器31，而能進行對該當行方向之特 元Μ[之記憶資料的寫入及讀出。 此外，列位址解碼器40係介由位址緩衝器41而輪入列位 歹J位址解碼杰4〇係對應於介由位址緩衝器4工而供應之 列位^而將連接於記憶體單元陣列2〇之列方向的特:記 憶體單元ML之字複WL祐/丨、 子綠WUeu /舌性化，並透過1/〇 :解碼器31，而能進行對該當列方向之特定記二 凡ML之記憶資料的寫入及讀出。 解石^外’演算資料輸出用蟑50係由演算資料輸出用行位址 .-、位址㈣器52、以及A/D轉換器53所構成。行位 址解碼器51係含有1/0閘極(行·開關)或感測放大器等。r 位址解碼器5丨係介由位 丁 止、讀為52而輸入行位址。行位址 係構成位元線選擇手段。此外，行位址解石馬器51、 A/D轉換器53係構成信號輸出手段。 行位址解碼器51係對應於介由位址緩衝n52而供應之行 位址’而確保和連接於記憶體單元陣⑽之行方 記憶體單元ML之丨條位元線Β 、， 寻疋 條之位元線BL上所取得之i t 對應於在該1
电何、，心罝之值的電壓信號。A/D ^係將自行位址解碼器51所輸出之電壓信號（類比 號而輪出。 ，（，例如變換成8位元之數位信 此外，控制電細係依據控制輸入而控制記憶 之上述各電路的動作。 匕塊10 繼之，說明圖7所示之記憶體區塊10的動作。
O:\87\87381.DOC -32- 1240278 該記憶體區塊Η)係僅除了演算f料輸出科5 q之部份， 而能進㈣記憶體單元陣列2G之特定記憶料元紙之記 憶資料的寫入及讀出。 亦即，行位址解碼器31係介由位 町视址緩衝杰32而輸入行位 址。行位址解碼器3 1係對應於哕荇a u ^ 。4仃位址，而確保和連接於 記憶體單元陣列20的行方向之特定 ― 〜付疋圯fe體早兀ML之位元 線BL之連接。此外’列位址解碼器4〇係介由位址緩衝器41 而輸入列位址。列位址解碼器4〇係對應於該列位址，而將 連接於記憶體單元陣列2〇之列方向的特定記憶體單元肌 即能通過I/O緩衝器33和行 之字線WL施以活性化。據此 之特定記憶體單 位址解碼器31，而進行對行方向和列方向 元ML之記憶資料的寫入及讀出。 說明有關於使用演算資料輸出用埠50之差分絕對值的輸 出動作。記憶體單元陣列20之記憶體單元陣列部2〇a的各單 位A之8個記憶體單元ML，係如上述，分別記憶著直接二進 位形式之8位元的圖素資料之各位元。此外，記憶體單元陣 列20之圯彳思體單元陣列部2〇b之各單位B之9個記憶體單元 ML，係如上述，分別記憶著2的補數形式之9位元的圖素資 料之各位元。 列位址解碼器40係介由位址緩衝器41而輸入列位址。列 位址解碼器40係對應於該列位址，而將構成記憶體單元陣 列20之纪憶體單元陣列部2〇a、2〇b之各1線的圖素資料，亦 即將各1列之單位之相關的複數條位元線WL同時施以活性 化。據此，即能在各位元線BL上，結合連接於活性化之2 O:\87\87381.DOC -33- 1240278 =資料之相關的複數條字線WL之複數個記 ML2電容器C的蓄積電荷。 凡 此處’令複數個記憶體單元ML之電容器。的總電容為 m’ ^健存於該處之電荷總量為如，進而位元植之電容 :、、、Cb犄，則位兀線電荷總量Qb即形成下式。亦即’位元 電荷總量Qb係比例於健存於複數個記憶體單元ML之電容 為C的電荷總量Qc。
Qb=QcxCb/(Cm+Cb) ···⑴ 在該狀態下，行位址解碼器51係介由位址緩衝器52而輪 入行位址。行位址解碼器51係對應於該行位土止，而讀保和 連接於記憶體單元陣列20之行方向的特定記憶體單元肌 之1條位元線机之連接。據此，即能自行位址解碼器51而輸 出電壓信號’其係對應於在確保連接之位元線肌上所取得 之電荷總量之值。因此，能自A/D轉換器53而取得數位信 號，其係對應於在確保其連接的位元線31上所取得之電^ 總量之值。 如上述，在記憶體單元陣列部2〇a的各單位A，係分別以 直接一進位的形式而記憶構成參考圖框的圖像信號⑴之圖 素貧料，而在記憶體單元陣列部2〇b之各單位B，係分別以2 的補數之形式而記憶構成檢索圖框的圖像信號之圖素資 料。因此，在各位元線BL上所取得之電荷總量係形成對應 於參考圖框和檢索圖框之圖素資料的差分值之狀態。此 外，即使不提上述，而A/D轉換器53係自類比信號而變換成 數位信號，並且亦進行絕對值變換。因此，如上述，自a/d
O:\87\87381.DOC -34- 1240278 值，其係進而 之圖素資料而 轉換器53所取得之數位信號即形成差分絕對 將自參考圖框之圖素資料予以扣除檢索圖框 取得之差分資料施以絕對值變換而形成。 該情形時，藉由依次變更以行位址解碼器51而確保連接 之1條位元線扯，而能自A轉換㈣依絲得對應於各位 兀線BL的料之差分絕靠。亦即，依絲得參考圖框之 特定線和檢索圖框之特定線之間之i線份的差分絕對值。 此處’參閱圖H)而說明減法演算之具體例。該具體例係 自作為被減數資料之8位元的資料而減去作為減數資料之8 位元的資料之例。在單位A之部份，係以原本之直接二進位 之形式而記憶作為被減數資料之8位元的資料。該8位元之 資料係「10000101」，而10進位表現係「133」。另一方面， 在單位B之部份係記憶著9位元之資料，其係作為減數資料 之8位元的資料為變換成2的補數之形式的資料。該8位元之 資料係「00010100」，而10進位表現係「2〇」。此外，變換 成2的補數之形式之後的9位元資料係「〇丨丨丨〇 11⑼」。 如此，藉由記憶被減數、減數的資料於各個單位A、單位 B，而此等單位a、單位B之記憶體單元之中，僅未劃以 斜線之電容器C係呈蓄積著電荷之狀態。該情形時，蓄積於 單位A之8個記憶體單元ML之全體的電容器c之電荷總量， 其蓄積於LSB之記憶體單元ML之電容器c之電荷為q時，則 為133q。同樣地，蓄積於單位3之9個記憶體單元之全體 的電容器C之電荷總量係成為236q。 在如此之狀態下，2個單位a、單位B之相關的複數條字
O:\87\87381.DOC -35- 1240278 線WL係同時施以活性化，且各記憶體單元ml之存取電曰曰 體T係呈導通狀態時，則在位元線bl上結合各個單位A、單 位B之蓄積電荷。據此，而在位元線bl上所結合之電荷麴 畺係相當於「369」之10進位。亦即，由上述之（1)式，而位 元線電荷總量Qb係成為Qb = 369qxCb/(Cm+Cb)。 因此，自行位址解碼器51係輸出對應於該電荷總量「369」 之值的電壓信號。此處，「369」其2進位表現係 「101 110001」。此時之MSB係符號位元，Q」之情形時係 表不正，「0」之情形時係表示負。因此，A/D轉換器53係考 量該符號而進行位元之A/D變換，並取得記憶於2個單位 A、單位B之資料的差分絕對值。 圖11係表示位元線電荷總量和A/D轉換器53之輸出值的 關係。該情形時，對應於位元線電荷量「丨」〜「255」而輸 ^「255」〜「匕’且對應於「⑽」〜「511」而輸出「〇」丄 「255」之數位信號。圖n之橫軸的位元線電荷總量係施以 正規化，以使qxCb/(Cm+Cb)成為丨。後述之圖12、圖2〇之橫 軸的位元線電荷總量亦相同。 、 又，亦考量將位元線電荷總量和A/D轉換器53之輸出值的 關係設定成如圖12所示，且自該A/D轉換器53而取得差分資 ； ^另外之絶對值化電路而將該差分資料變換成絕對 值 可A/D轉換益5 3係對應於位元線電荷總量「丨」〜 「511」而輸出「_255」〜「255」之數位信號。 因此’在被減數資料為8位元之資料時，雖係取得10進位 之0」〜「255」的範圍之值，但，在減數資料亦為8位元
O:\87\87381.DOC -36- 1240278 之資料時’亦取得1G進位之％〜「⑸」的範圍之值。此 時’被減數、減數之資料係分別正確地記憶於各單位A、單 位B，而在此等單位A、單位B之相關的複數條字線机係同 時施以活性化時，則位元線電荷總量係成為H)進位之「】」 〜「5U」’而無法成為「〇」。因此，在圖u、圖12中，雖亦 在位兀線電荷總量為「G」時而進行變換，但，其變換後之 數位值本身則無特別意義。 如上述’在該記憶體區塊1()#中，藉由將構成記憶體單 元陣列20之記憶體單元陣列部2〇a、2〇b之各i線的圖素資料 之相關的複數條字線WL，同時施以活性化，而能取得參考 圖框之特定線與檢索圖框之特定線之間之1線份的差分絕 對值。 此處，藉由對以記憶體單元陣列部20a施以活性化之線， 變更以記憶體單元陣列部20b施以活性化之線的位置，而能 =得參考圖框之特定線與在與其垂直方向（列方向）偏離特 定線數程度之位置的檢索圖框之線之間之圖素資料的差分 絕對值。 又，在圮憶體單元陣列部2〇a、20b之各丨線之圖素資料之 相關的複數條字線WL，係同時施以活性化時，則如上述在 位兀線BL上，結合連接於此等之字線WL之複數個記憶體單 凡ML之電容器c的蓄積電荷，並予以輸出。因此，在蓄積 弘荷之結合後，此等之複數個記憶體單元ML之記憶資料， 則成為無意義之值（被破壞之狀態）。 因此，記憶於對應於活性化之字線WL的記憶體單元陣列 O:\87\8738l.D〇c >37- 1240278 P 20a 20b之複數個§己憶體單元ml之各i線份之圖素資 料，係在字線WL之活性化之前，待避於快取記憶體U2c、 122d(參閱圖6)。繼而如上述，在自A/D轉換器53而取得工線 份之差分絕對值之後，使用該快取記憶體122c、之記 憶資料，而使複數個記憶體單元ML之無意義的記憶資料回 復至原狀。 此外，藉由移動記憶於記憶體單元陣列部2〇a或記憶體單 元陣列部20b之圖素資料的記憶位置於水平方向（行方向）， 即能取得參考圖框之特定圖素與在與其水平方向偏離特定 圖素數程度之位置的檢索圖框的圖素之間之圖素資料的差 分絕對值。 此處，在移動記憶於記憶體單元陣列部2〇a或記憶體單元 陣列部20b之圖f資料白勺記憶位置於水平方向（行方向）時， 係使用上述之快取記憶體122c、122d而作為暫時記憶之圮 憶體。 〜° 記憶體部122係藉由如上述之構成，使用參考圖框和檢索 圖框之圖像信號’而在參考圖框之各個圖素，I生該圖素 育料與檢索圖框之複數個檢索位置之圖素資料的差分 值。 此處，1圖框之圖素尺寸係作成WxH圖素。此外，檢索範 圍係在水平方向作成sw圖素(此處係切，而在垂直方" 向作成sh圖素（此處係+ya〜_州。此時，如圖13所示，在參 考圖框之WxH圖素之各個圖素，產生該圖素資料與檢索圖 框之swxsh個之檢舍々Γ罢认τ一" ^ 双家位置的圖素貧料之差分絕對值。
O:\87\87381.DOC -38- 1240278 在圖13當中’差分絕對值a(x，y}’（〇，〇}係表示參考圖框之（χ， y)的位置之圖素與檢索圖框之（X，y)的位置之圖素之間之圖 素資料的差分絕對值，同樣地，差分絕對佶 胆' Wx，y) ’（ + xa，+ya)、 a(r y) ’（_xb ’ +ya)、a(x，y)，（+xa ’ _yb)、a(x ’ y)( xb yb)，係表示參考 圖框之（x，y)的位置之圖素與各個檢索圖框之， y+ya)、（x-xb ’ y+ya)、（x+xa，y-yb)、（x_xb，y 之位置 的圖素之間之圖素資料的差分絕對值。 此處，參考圖框之（X，y)之位置的圖素與檢索圖框之 U+xa，y)〜(x-xb，y)之位置的圖素之間的圖素資料之差分 絕對值，係如圖14所示，例如藉由僅移動_xa〜+xb之記憶於 記憶體單元陣列部20b之檢索圖框的（χ，y)的位置之圖素資 料的記憶位置於水平方向（行方向）而能取得。 同樣地，參考圖框之（X，y)的位置之圖素舆檢索圖框之 (刀X ’〜a，[π)之位置的圖素之間之圖素資料的差分 :對值，係如圖15所示，藉由變更以記憶體單元陣列部通 施以活性化之線的位置於y+ya〜y-yb而能取得。 圖而私動向里檢測電路111係具有差分絕對值保 持部124，其係用以保持由記憶體部122所產生之差分絕對 ^ σ亥差刀絶對值保持部124係構成差分絕對值和產生手 段。 、，該差分絕對值保持部124係制由記憶體部122所產生之 :刀、、巴對值’而在參考圖框之各參考區塊’產生該參考區 ;與對應於該參考區塊之檢索圖框之檢索範圍内之_让 個之各候補區塊之間的差分絕對值和。
O:\87\87381.DOC -39- 1240278 圖1 6係表示構成差分絕對 巴对值保持部124之記憶體區塊60 之構成。該記憶體區塊6〇係呈 η 示/、有圮丨思體早元陣列70、記憶 資料輸出入用埠30、列位址醢版^ ^ _ 址解碼為40、演算資料輸出用埠 5〇、以及控制電路8〇。 5亥S己憶體區塊6 0係除了却，陰舰m» — & , 尔陡J °己丨思體早兀陣列70的部份之外， 構成上述之茶考圖框記憶體部122&和檢索圖框記憶體部 122b之記憶體區塊1〇(參閱圖7)同樣地構成。因此，此處詳 細說明記憶體單元陣列7〇的立 二V AL t 干力υ的。卩伤，而另外的部份之說明則 適當予以省略。 〜記憶體單元陣列鳩如圖17所示，連接於各位域虹和 子線WL，並由配置成陣列狀之複數個記憶體單元所組 成。在圖17中，雖未圖示記憶體單元ML，但，該記憶體單 兀ML係如後述而構成單位A。此處，記憶體單元陣列7〇其 記憶體單元ML係例如DRAM構造，且能si位元線肌上， 進行連接於活性化之複數條字線WL之複數個記憶體單元 ML之電容器c的蓄積電荷之結合。 在記憶體單元陣列70當中，連接於各位元線BL2複數個 記憶體單元ML係分割成各8個之單位a，並分別記憶丨個差 分絕對值（直接二進位形式之8位元資料）於各單位A。單位A 係如上述，作成圖9 A所示之構成。 記憶體單元陣列70係如上述，丨圖框之圖像尺寸係WxH圖 素，此外，檢索範圍係水平方向為sw圖素，垂直方向為sh 圖素日守’則作成至少在行方向配置有請“匕個，而在列方向 配置有WxH個單位a之構造。
O:\87\87381.DOC -40- 1240278 如上述，在記憶體部122當中，係在參考圖框的WxH圖素 之各個圖素，產生該圖素資料與檢索圖框之^><3}1個之檢索 位置的圖素資料之差分絕對值。上述之記憶體單元陣列7〇 係如圖18所示，列方向之各單位A之位置係對應於參考圖框 之WxH個之圖素位置，而行方向之各單位八之位置係對應於 檢索圖框之swxsh個之檢索位置。在該記憶體單元陣列几之 各單位A，係保持所對應之差分絕對值。例如，在對應於列 方向之（X，y)之swxsh個之單位A之列，係保持著參考圖框 之（X，y)之位置的圖素與檢索圖框之水平方 垂直方向y+ya〜y-yb的範圍之swxsh個之檢索位置的圖素資 料之差分絕對值。 繼之說明圖1 6所示之記憶體區塊60的動作。 该記憶體區塊60係僅除了演算資料輸出用埠5〇之部份， 而犯進行對記憶體單元陣列7〇之特定記憶體單元之記 憶資料的寫入及讀出。 亦即，行位址解碼器31係介由位址緩衝器32而輸入行位 行位址解碼杰3 1係對應於該行位址，而確保和連接於 圯憶體早το陣列70之行方向的特定記憶體單元ml之位元 線B L之連接。 此外，列位址解碼器4〇係介由位址緩衝器41而輸入列位 止列位址解碼器40係對應於該列位址，而將連接於記憶 體單元陣列70之列方向的特定記憶體單元ml之纟線饥施 乂活丨生化。據此，即能透過1/〇緩衝器33和行位址解碼器， 而進仃對仃方向和列方向之特定記憶體單元ml之記憶資
O:\87\87381.DOC -41 . 1240278 料的寫入及讀出。 。兒明有關於使用次异資料輸出用埠5 〇之差分絕對值和的 輸出動作。 列位址解碼器40係介由位址緩衝器41而輸入列位址。列 位址解碼為40係對應於該列位址，而將對應於記憶體單元 陣列70之特定參考區塊之bwxbh個之圖素位置之列方向的 單位A之相關的複數條字線WL，同時施以活性化（參閱圖 18)。此處，bw係表示參考區塊之水平方向的圖素數，而汕 係表不蒼考區塊之垂直方向的圖素數。據此，即能在各位 元線BL上結合分別連接於活性化之bwxbh個之單位A，其相 關的複數條字線WL之複數個記憶體單元MLi電容器c的 蓄積電荷。 在該狀態下’行位址解碼器51係介由位址緩衝器、52而輸 入行位址。行位址解碼器51係對應於該行位址，而確保和 連接於記憶體單元陣列7 〇之行方向的特定記憶體單元m L 之1條位元線B L之連接。據此，即能自行位址解碼器5 1而輸 出電壓信號，其係對應於在確保連接之位元線]51^上所取得 之電荷總量之值。因此，自A/D轉換器53而取得數位信號， 其係對應於在確保該連接之位元線BL上所取得之電荷總量 之值。 “ 如上述，對應於記憶體單元陣列7〇之特定參考區塊之bw xbh個之圖素位置的列方向之單位a，其相關之複數條 WL係同時施以活性化。因此，在各位元線bl上所取得之電 何總置，係對應於特定參考區塊與對應於該特定參考區塊
O:\87\87381.DOC -42- 1240278 個二,的檢索範圍内的特定候補區塊之間，其—bh ” π #值的加算結果。因此，能自A/D轉換器53而取 :其加算結果之差分絕對值和（數位信號）。 X hH由依次變更以行位址解碼器W而確保連接 之1條位元線BL’而能自A/D轉換器53而依次取得差分絕對 /、係知定芩考區塊與對應於該特定參考區塊之檢索 圖框的檢索範圍内之swxsh個候補區塊之各個之間。此外， 藉由將對應於記憶體單元陣列70之應活性化之bwxbh個圖 素位置之列方向的單位人之相關的複數條字線，作成對 應於另外之茶考區塊之狀態，即能取得另外的參考區塊的 差分絕對值和。 、此j :參閱圖19而說明加法演算之具體例。該具體例係 為了簡單說明，而加算2個8位元資料之例。 在單位A1之部份，係記憶著作為被加數資料之8位元資 料。該8位元資料係「〇〇〇1〇1⑻」，而1〇進位表現係「2〇」。 另方面，在單位Α2之部份，係記憶著作為加數資料之8 位元資料。該8位元資料係「1〇〇〇〇1〇1」，而1〇進位表現係 「133」。 、 如此，藉由記憶著被加數、加數的資料於各單位Α;ι、Α2， 而使此等單位Ah Α2的記憶體單元ML之中，僅未劃以斜線 之電容器C係形成蓄積電荷之狀態。該情形時，蓄積於單位 A1之8個記憶體單元ML之全體電容器c的電荷總量，係當蓄 積於LSB之記憶體單元ML之電容器〇的電荷為q時，則成為 2〇q。同樣地，蓄積於單位A2之8個記憶體單元MLi全體電 O:\87\87381.DOC -43 - 1240278 容器C的電荷總量係成為133q。
在如此之狀態下，單位Al、A2之相關的複數條字線WL 係同日守施以活性化，且各記憶體單元ml之存取電晶體τ係 呈導通狀態時，則在位元線BL上，結合各單位A1、A2之蓄 積電荷。據此，在位元線BL上所結合之電荷總量係相當於 1 〇進位之「1 5 3」。 因此，自行位址解碼器5 1而輸出電壓信號，其係對應於 。玄包何總I「153」之值。據此，即能自A/D轉換器兄而取 得加算資料，其係對應於記憶於單位A1、A2之資料的加算 結果° 早位Al、A2由於係8位元輸出，故該加算資料係成為9位 元伤之值因此，使用9位元規格之A/D轉換器即能以儲存 於單位A1、單位A2之值的精度，而輸出加算資料。 此外，亦能利用8位元之A/D轉換器。該情形時，由於輸 出係8位tl輸出，故其輸出值之精度即下降。圖2〇係表示位 7C線電荷總量和8位元輸出之A/D轉換器53之輸出值（加算 資料）之關係例。圖2 0係依據如此之變換特性，自5 12階調 而施以階調變換成256階調。圖20係由於自512階調而使階 凋產生k化成256階調，故該輸出值的2倍之值係成為實際 之加算結果。
又，在對應於記憶體單元陣列7〇之特定參考區塊之bwxbh 個的圖素位置之列方向的單位A，其相關之複數條字線wl 係同時施以活性化時，係如上述，在位元線BL上結合蓄積 電荷，其係連接於此等之字線WL之複數個記憶體單元ML
O:\87\87381.DOC • 44 - 1240278 二電容器心因此，在結合之後，此等之複數個記憶體單元 广己’丨思貧料即成為無意義之值。但，該複數個記憶體單 兀ML的礼之§己憶資料，係由於在取得與該特定參考區塊 之，素位置為相異的另外之參考區塊之相關的差分絕對值 和時，亚無必要性’故在將字線WL施以活性化之前， 須將該複數個記憶體單元ML的記憶資料，予以待避於例如、 快取記憶體。 f圖6，#動向量檢測電路ln係#有差分絕對值和保 持°卩125 ’其係用以保持由差分絕對值保持部124所產生之 各個參考區塊之複數的差分絕對值和。 此外，移動向量檢測電路丨丨丨係具有·· 取j值判&部126 ’其係依據保持於差分絕對值和保持部 /考區塊的複數之差分絕對值和，而檢測各參考區 塊之移動向量； 移動向！保持部127，其係用以保持由該最小值判定部 126而檢測之移動向量；以及 輸出端子128，其係依次輸出保持於該移動向量保持部 127之各參考區塊之移動向量乂从。 、、取小值判定部12 6係檢測產生最小的差分絕對值和之候 補區塊的位置而作為移動向量。 說明圖6所示之移動向量檢測電路iu的動作。 4輸入至輸人料121之圖像㈣⑴，健存於構成記憶體 I5 2之 > 考圖框記憶體部丨22a，而作為參考圖框之圖像信 唬此外此日守之記憶於參考圖框記憶體部丨22b的i圖框前
O:\87\87381.DOC >45- 1240278 之圖像15虎，係被出而儲存於檢索圖框記憶體部m 而:為檢索圖框之圖像信號。該情形下，由參考圖框記憶 立I3 122a所5貝出之8位元的直接二進位形式之圖素資料，係 以設置於記憶體部122的外部之2的補數變換部123而變換 成2的補數形式之圖素資料’並寫人至圖框記憶體部mb而 作為9位元之圖素資料。 參考圖框記憶體部！22a和檢索圖框記憶體部122b，係由 記憶體區塊10所構成(參閱圖7)。而且，該記憶體單元陣列 20係由如下所組成··（參閱圖8) 記憶體單元陣列部20a，其係對應於參考圖框記憶體部 122a ;以及 記憶體單元陣列部20b，其係對應於檢索圖框記憶體部 122b。 記憶體單元陣列部20a、2〇13係連續於位元線BLm延伸的 方向之列方向（ROW方向）而形成。 藉由3己憶體單元陣列部20a、20b之各1線的圖素資料，其 相關之複數條字線WL係同時施以活性化，而在各位元線BL 上，結合連接於分別活性化之2個圖素資料之相關的字線 WL ’其複數個記憶體單元ML之電容器C的蓄積電荷。 行位址解碼器5 1係確保和連接於記憶體單元陣列2〇的行 方向之特定記憶體單元…乙之丨條位元線bl之連接，並輸出 電壓信號’其係對應於在確保該連接之位元線Bl上所取得 之電荷總量之值。繼之，自A/D轉換器53而取得數位信號， 其係對應於該電荷總量之值。
O:\87\87381.DOC -46- 1240278 乂數位彳°號，由於其記憶體單元陣列部20a的各單位a， 係以直接二進位的形式而記憶構成各參考圖框之圖像信號 〇1之圖素貝料，而在記憶體單元陣列部20b之各單位B，係 、2^的補數之形式而記憶構成各檢索圖框之圖像信號之圖 ”；斗並且A/D轉換裔53係自類比信號而變換成數位信 號j並且亦進行絕對值變換，故成為差分絕對值，其係^ 自參考圖框之圖素資料而扣除檢索圖框的圖素資料所取得 的差分貧料，進而施以絕對值變換而構成。 猎由依次變更以行位址解碼器5 i而確保連接之^條位元 即此自A/D轉換器53而依次取得對應於各位元線Η。 的K之差分絕對值。亦即，依次取得在參考圖框之特定 線和檢索圖框之特定線之間之1線份之差分絕對值。、 此外，對於以記憶體單元陣列部2〇a而施以活性化之線， :變更以記憶體單元陣列部鳥而施以活性化之線的位 置，而取得圖素資料的差分絕對值，其係在參考圖框之特 在與其垂直方向(列方向)偏移特定線數程度的位置 之榀索圖框之線之間。 此外，移動記憶於記憶體單元陣列部20a或記憶體單 圖素資料的記憶位置至水平方向(行方向)，而取 之差分絕對值，其係在參考圖框之特定圖素和 平方向偏離特定圖素數程度的位置之檢索圖框的 係在參考圖框之各個圖素，產生該圖 貝科與k索圖框之複數個檢索位置的圖素資料之差分絕
O:\87\87381.DOC -47- 1240278 對值。此處，1圖框之圖像尺寸係WxH圖素，而且檢索範圍 係在水平方向為sw圖素（+xa〜-xb)、在垂直方向為此圖素 (+ya〜-yb)時’則在參考圖框之WxH圖素之各個圖素，產生 该圖素資料與檢索圖框之swxsh個之檢索位置的圖素資料 之差分絕對值（參閱圖13)。 又’記憶於對應於活性化之字線WL之複數個記憶體單元 陣列部20a、20b的記憶體單元ML，其各1線份之圖素資料 係在子線WL之活性化之前’待避於快取記憶體122c、 iSSdC參閱圖6)。繼之，如上述在自A/D轉換器53而取得1線 份的差分絕對值之後，使用該快取記憶體丨22c、122d的記 憶資料，而使複數個記憶體單元ML之無意義的記憶資料回 復至原狀。 在€憶體部122所產生之差分絕對值，係供應於差分絕對 值保持部124並予以保持。該差分絕對值保持部1 24係由記 憶體區塊60所構成（參閱圖1 6)。繼之，該記憶體單元陣列7〇 其1圖框之圖像尺寸係WxH圖素，而且檢索範圍係在水平方 向為sw圖素’且在垂直方向為sh圖素時，作成一種至少在 行方向配置有swxsh個，而在列方向配置有WxH個的單位A 之構造（參閱圖17)。 該記憶體單元陣列70係如圖1 8所示，列方向之各單位A 的位置係對應於參考圖框之WxH個的圖素位置，而行方向 之各單位A的位置係對應於檢索圖框之sw X sh個之檢索位 置。在該記憶體單元陣列20的各單位A係保持所對應之差分 絕對值（參閱圖18)。 O:\87\87381.DOC -48- 1240278 藉由對應於記憶體單元陣列70之肖定參考區塊的wxbh 個之圖素位置的列方向之單位A ’其複數條之字線乳係同 時施以活性化’而在上，分別結合複數個記憶 體單元ML之電容器（：的蓄積電荷，其係連接於活性化之^ xbh個之單位A之相關的複數條字線wl。 在該狀態下，行位址解碼器51係介由位址緩衝器52而輸 入行位址。行位址解碼心係對應於該行位址，而確保和 連接於記憶體單元陣列70之行方向的特定記憶體單元ML 之i卞位π線BL之連接。據此，即能自行位址解碼器5 1而輸 出電壓信號，其係龍於在確料接的位元線扯上所取得 之電荷總量之值。因此，自A/D轉換器53而取得數位信號， 其係對應於在確保其連接之位元線机上所取得之電荷總量 之值。 旦由於該數位信號係由於在各位元線虹上所取得之電荷總 里係幵/成對應於特定參考區塊和對應於該特定參考區塊 &索圖框之;^索乾圍内的特定候補區塊之間之bw滿個 之差刀、、巴對值的加算結果，故成為表示該加算結果之差分 絕對值和。 ^月形時’藉由依次變更以行位址解碼器51而4保連接 之1條位元線虹，即能自A/D轉換器53而依 值和，苴伤古壯〜a 丁左刀、、、巴對 /、Μ寺疋參考區塊和對應於該特定參考區塊之檢 家圖框的檢舍益；p #丄 乾圍内的請以11個之各候補區塊之間。此外， 精由將對應於記愔 σ — 心體早兀陣列70之應施以活性化之bwxbh 個的圖素位置的 J方向之早位A之複數條字線WL，作成對
〇：\87\87381DOC -49 - 1240278 應於另外的參考區塊之狀態，而取得另外的參考區塊之差 分絕對值和。 據此，而差分絕對值和保持部124係在參考圖框之各參考 區塊，產生該參考區塊與對應於該參考區塊之檢索圖框的 檢索範圍内的swxsh個之各候補區塊之間的差分絕對值和。 該各個參考區塊之各複數的差分絕對值和，係供應於差 分絕對值和保持部125並予以保持。繼之，最小值判定部丨％ 係在各個參考區塊，依據如此之保持於差分絕對值和保持 部125之複數的差分絕對值和，而檢測產生最小的差分絕對 值矛之候補區塊的位置而作為移動向量。如此而檢測出之 移動向量係保持於移動向量保持部127。 繼之，依次讀出移動向量，其係對應於保持於移動向量 保持部127的各參考區塊。繼而所讀出之移動向量财係輸 出於輸出端子128。如此而輸出之移動向量Mv，係、供應於 上述之移動補償電路110(參閱圖υ，並使用於移動補償處 理。 圖21之流程圖係表示上述之移動向量檢測電路111之移 動向量MV的檢測處理之順序。 士首先，在步驟ST1中，開始進行處理，且在步驟§τ2中， 讀出記憶於記憶體部122的參考圖框記憶體部〖之圖像 信號m，並藉由2的補數變換部123，自直接二進位形式的 資料犧成2的補數形式之資料，此後，作為檢索圖框之 w像仏虎而寫入至§己憶體部】22的檢索圖框記憶體部 咖。此外’在步驟ST3中，自輸人端子i2i而輸入參考圖
O:\87\87381.DOC -50- 1240278 框之圖像信號Di，並寫入該圖像信號至記憶體部1 22之參考 圖框記憶體122a。 繼而在步驟ST4中，由於係將對應於圖框記憶體部u2a、 122b之記憶體單元陣列部20a、20b之各1線的圖素資料之相 關的複數條子線WL，同時施以活性化，故自記憶體單元陣 列部20a、20b而讀出該各i線之圖素資料（參考線資料、檢 索線資料），並待避於快取記憶體122c、122(1。 繼而在步驟ST5中，將記憶體單元陣列部2如、 線的圖素資料之相關的字線WL，同時施以活性化，並同時 讀出參考線資料和檢索線資料，並取線份的差分絕對值 而保持於差分絕對值保持部124。繼而在步驟抓中，將待 避於快取記憶體丨22^之參考線資料重寫至參考圖框記憶體 部咖。此外，在步驟饤7中，移動該記憶位置於水平方向 (:丁方向)，而將待避於快取記憶體斷檢索線資料重寫至 檢索圖框記憶體部122b。 繼而在步驟ST8中，判定异 次 疋否70成取侍構成對象的參考麟 對應於檢索範圍之全體的檢索線資料的差分絕對偵 =。又，⑽1個參切„，其最後㈣必須產生sv :二=:參_)。在尚未完成處理時，則 接的祆索線資料之差分絕對值的處理。 在步驟ST8完成處理時’則前進至步驟ST9。 中，係判定是否完成取 在乂驟8丁9 之處理。尚未m 貧料的差分絕對值 r則返回至步驟ST4,而轉移至取得續
O:\87\8738l.DOC -51 - 1240278 接之參考線資料的差分絕對值之處理。 在步驟ST9完成處理時，則韓 、轉移至步私ST10。該步驟ST10 係自h絕對值保持部124而對構成對象之參考區塊，依次 取侍该芩考區塊和該檢索範 固n t各候補區塊之間的差分 絕對值和，並料於差分絕龍和料部125。 繼而在步驟ST11中，依攄保姓\ 之槿成據保持於差分絕對值和保持部125 之構成對象的荼考區插夕士 — 鬼之相關的禝數的差分絕對值和，而 檢測產生最小的差分絕對值和之候補區塊的位置而作為移 動向置。繼而在步驟灯12中，將該檢測出之移動向量予以 保持於移動向量保持部127。 繼而在步驟ST13中，判定是否完成參考圖框之全體參考 £塊之上述的移動向量之檢測處理。在尚未完成時，則返 口至二驟ST10 ’而轉移至檢測對應於續接之參考區塊的移 動向量之處理。另—卡工 .^ 面’在元成後，則在步驟ST14中， 依次輸出移動向量Mv，其係對應於保持於移動向量保持部 127之各參考區塊，並在步驟ST15中結束處理。 如此，在本實施形態當中，在記憶體部122之參考圖框之 各個圖素’產生該圖素資料與檢索圖框之複數個檢索位置 之圖素資料的差分絕對值。該記憶體部122係以直接二進位 的形式而記憶參考圖框之圖素資料於單位Α，其係由排列於 位元線BL所延伸的方向之複數個記憶體單元紙所組成，並 以2的補數之形式而記憶檢索圖框之圖素資料於單位b，其 係由排歹J於位元線BL所延伸之方向之複數個記憶體單元 ML所組成，並將此等之參考圖框、檢索圖框的圖素資料之
O:\87\87381.DOC -52- 1240278 相關的字線WL，同時施以活性化，且在ι#位元線bl上， 而―連接於3亥複數條字線乳之複數個記憶體單元虹之 電容器C的蓄積電荷’並取得對應於該電荷總量之值的數位 信號而作為差分絕對值。 因此’取得參考圖框、檢索圖框之圖素資料的差分絕對 值之處理，係和圖素資料之讀出同時進行，且能高速取得 差分絕對值。此外，無須另外之減法器、絕對值化電路， 且能廉價地構成。 此外’在本實施形態中，以差分絕對值保持部而在參 考圖框之各參考區塊，產生該參考區塊與對應於該參考區 塊之檢索圖框的檢索範圍内之複數個候補區塊之間的差分 絕㈣和。該差分絕對值料和轉分職憶差分絕對值 於早位A，其係由排列於位元線BL所延伸的方向之複數個 記憶體單元ML所組成’並將複數的差分絕對值之相關的字 線WL同時施以活十味介 t化亚在1條位元線BL上，結合連接於 該健條字線WL之複數個記憶體單元紙的電容器c之蓄 =何i取得對應於該電荷總量之值的數位信號而作為 刀絕對值和。因此，複數的差分絕對值的加法和差分絕 對值之讀出係同日本邊γ σ Α. _ ’、^進仃，且此咼速取得差分絕對值和。此 外’無須另外之加法器，能廉價地構成。 ^匕外’在本實施形態中，由於能以A/D轉換器53而進行階 凋k換，故例如A/D轉換 ^ ^ ^ 一 将供右此艾更其輸出數位信號的位 ^。^匕無須設置專用的電路，並能輕易地進行階調操
O:\87\87381.DOC -53 - 1240278 此外’在本實施形態中，以記憶體部122而在參考圖框之 各個圖素，產生該圖素資料與檢索圖框之複數個檢索位置 之圖素貧料的差分絕對值，續而以之差分絕對值保持部i 24 而使用該產生之差分絕對值，並在參考圖框之各參考區 塊，產生該參考區塊與對應於該參考區塊的檢索圖框之檢 索範圍内之複數的各候補區塊之間的差分絕對值，繼而在 苓考圖框之各參考區塊，依據所產生之複數的差分絕對值 和，而檢測對應於該參考區塊的移動向量。因此，能高速 且廉價地進行移動向量之檢測。 又，在上述之實施形態中，記憶體單元陣列2〇、7〇之記 憶體單元ML雖係表示DRAM構造，但，本發明並不限定於 此。亦即在1條之位元線上，能結合連接於活性化之複數條 字線之複數個記憶體單元的電容器之蓄積電荷者即可。 此外，在上述之貫施形態中，係適用於移動向量檢測， 且雖第1圖框係表示參考圖框，而第2圖框係表示檢索圖 框’但，本發明並不自限於此。 此外’在上述之實施形態中，雖係表示以8個或9個記憶 體單元ML而構成記憶丨個資料之單位a或單位6者，但，構 成單位A或單位B之記憶體單元ML之數量並不自限於此。 上述之實施形態，係藉由將記憶各位元的資料之記憶體 單元ml之電容器c的電容，作成對應於該位元的有效Z之 大=的狀態，而能僅以8個記憶體單元ML而構成記憶8位元 的貝料之單位A。但，將記憶體單元见之電容器c的電容作 成全體相同時，由於必須作成能蓄積256階調的電荷量，故
O:\87\87381.DOC -54- 1240278 能以2 _1個之記憶體單元ML而構成單位A。此後在單位b當 中亦相同。 此外，例如記憶8位元的資料之單位A並非為8個之記憶體 單凡ML之構成，而亦能以較其更少的記憶體單元Ml而構 成彳】士亦成以4個記憶體單元ML而構成單位a。該情形 時，在各個記憶體單元ML之電容器c，係分別蓄積著2位元 份的電荷。 例如，8位元的資料係「1〇〇〇〇1〇1」時，自lsb側而在第 1個記憶體單元ML係以「01」，亦即以1〇進位，而蓄積相當 於「1」之電荷量的電荷，而在第2個記憶體單係以 j0100」，亦即以10進位而蓄積相當於「4」之電荷量的電 何，在第3個記憶體單元ML係以「〇〇〇〇〇〇」，亦即以進位 而畜積相當於「〇」之電荷量的電荷，而在第4個記憶體單 兀ML係以「10000000」，亦即以1〇進位而蓄積相當於「1^」 之電荷量的電荷料。該情形時，4個記憶體單元肌之電 容器C的電容，以第丨個記憶體單元ML2電容器c的電容為p 時，第2係為4p，第3個係為16p，而第糊係為64p即可。 =外，在上述之實施形態中，雖係表示記憶2進位資料於 各單位A，但，若能記憶11進位之各位數的資料於各單位A 之圯憶體單兀ML時，則亦能進行n進位之演算。該情形時， 藉由蓄積因應於該當位數之值的電荷量於各單位八的記懷 體單元ML的電容器C，而能進行資料之記憶。 σ心 例如，以10進位而記憶「235」的資料時，在記憶丨位數 之記憶體單元ml的電容器c，係蓄積相當於「5」之電荷量 O:\87\87381.DOC -55- 1240278 的電荷，而在記憶10數 蓄積相當於「〜電二早元胤之電容器C，係 記情的電荷，而在記憶_位數之 量=:二的電容器。’係蓄積相當於「2_」之電荷 容哭cy #<然，對應於各位數之記憶體單元ml的電 具備能蓄積各個位數之最大#積電荷量的程 此外’在上述貫施形態中隹 隹表不加法和減法而作為演 异之例，但，藉由考量輪 。 … 翰至各早位之資料的形式、配置 寻’而亦能進㈣法紐法等。例如，M教乘法係複製 Μ於N個之早位’而在此後係對該_單位而進行上述之加 法演算即可。 本發明之記憶裝置係作成—種將複數條字線同時施以活 性化，並在1條之位元線上’結合連接於該複數條字線之複 數個記憶體單it的電容器之f積電荷，而輸出對應於該電 荷總量之值之數位信號之構成，且能同時處理資料的讀出 和演算，並可因演算速度的提升、演算器的削減而達成成 本之減低。 此外，本發明之記憶裝置係以直接二進位的形式而記憶 第1圖框之圖f資料於單纟’其係由排列於位元線所延伸的 方向之複數個記憶體單元所組成，並以2的補數之形式而記 憶第2圖框的圖素資料於單位，其係由排列於位元線所延伸 的方向之複數個5己丨思體單元所組成，且將該第1、第2圖框 之圖素資料之相關字線，同時施以活性化，並在丨條之位元 線上，結合連接於該複數條字線之複數個記憶體單元的電 O:\87\87381.DOC 56- 1240278 ^的纟蓄積私荷，並輸出對應於該電荷總量之值的數位信 说而月b冋速且廉價地取得第丄、第2圖框之圖素資料的差 分資料。 此外’本發明之記憶裝置係分別記憶裝置係、分別記憶資 1於：位’其係由排列於位元線所延伸的方向之複數個記 L體早讀組成’且將複數的資料之相關字線同時施以活 化’並在1條之位元線上’結合連接於該複數條字線之複 數個記憶體單元的雷宠哭夕菩# λ 电谷為之畜積電荷，並輸出對應於該電 何總置之值的數位信号卢 ^ 料之加算資料。而^速且廉價地取得複數的資 夫SI框之移動向量之檢測裝置及檢測方法，係在 個圖素’產生該圖素資料與檢索圖框之複數 分…J 絕對值，並使用該產生之差 與對應於該參考區塊之檢索圖框=二：=考區塊 候補區塊之間的差分絕對值和，且在炎=之複數的各 塊，依據所產生之複數& 乡圖框之各參考區 座玍之歿數的差分絕對值 參考區塊之移4測對應於该 檢測。 一速且廉價地進行移動向量之 如上述，本發明之記憶裝置、 測方法，係例如能適用於以移動補 移動向量之用途等。 4、，扁馬衣置而檢測 【圖式簡單說明】 圖1係表示作為實施形態之移動補償預測編碼裝置之構
O:\87\87381.DOC -57- 1240278 成的區塊圖。 圖2係用以說明區塊匹配法之圖示。 圖3A和圖3B係用以說明區塊匹配法之圖示。 圖4A、圖4B和圖4C係用以說明區塊匹配法之圖示。 圖5係用以說明區塊匹配法之圖示。 圖6係表示移動向量檢測電路的構成之區塊圖。 圖7係表示記憶體區塊的構成例之區塊圖。 圖8係用以5兒明圮憶體單元陣列的構成之圖示。 口口圖9A和圖9B係分別表*構成記憶體單元陣列之單位八和 單位B的構成之圖示。 圖1〇係用以說明減法演算的具體例之圖示。 、圖11係表示位元線電荷總量和輸出值的關係(減法 為絕對值變換）之圖示。 、_表示位元線電荷總量和輸出值的關係(減法 為絕對值變換）之圖示。 、 圖13係用以說明所產生之差分絕對值之圖示。 圖14係用以說明差分計算處理之圖示。 圖15係用以說明差分計算處理之圖示。 圖16係表示記憶體區塊的構成例之區塊圖。 圖17係用以說明記憶體單元陣列的構成之圖示。 圖18係用以說明記憶體單元陣列的構成之圖示。 圖19係用以說明加法演算的具體例之圖示。 圖20係表示位元線電荷 形時）之圖示。 輸出值的關係（加法之情
O:\87\87381.DOC -58- 1240278 圖21係表不移動向量檢測的處理順序之流程圖。 圖22係表示習知之記憶體區塊的構成例 部 圖―之記憶體區塊之記憶體單元陣： 圖24係表示習知之移動向量檢測電路的構成之區塊圖。 ^係表不白知之移動向量檢測的處理順序之流程圖。 【圖式代表符號說明】 10 記憶體區塊 20 記憶體單元陣列 2〇a、20b 記憶體單元陣列部 30 記憶資料輸出入用蜂 31 記憶資料用行位址解碼器 32 位址緩衝器 33 I/O緩衝器 40 列位址解瑪器 41 位址緩衝器 50 演算資料輪出用埠 51 演算資料輸出用行位址解碼 52 位址緩衝器 53 A/D轉換器 60 記憶體區塊 70 記憶體單元陣列 80 控制電路 100 編碼裝置
O:\87\87381.DOC -59- 1240278 101 輸入端子 102 減法器 103 DCT電路 104 量子化電路 105 輸出端子 106 反量子化電路 107 反DCT電路 108 加法器 109 圖框記憶體 110 移動補償電路 111 移動向量檢測電路 121 輸入端子 122 記憶體部 122a 蒼考圖框 122b 檢索圖框 122c 、 122d 快取記憶體 123 2的補數變換部 124 差分絕對值保持部 125 差分絕對值和保持部 126 最小值判定部 127 移動向量保持部 128 輸出端子 200 移動向量檢測電路 201 輸入端子 O:\87\87381.DOC - 60 - 1240278 202 爹考圖框記憶體 203 檢索圖框記憶體 204 演算電路 204a 2的補數變換部 204b 加法部 204c 絕對值變換部 205 總和演算部 206 差分絕對值和保持部 207 最小值判定部 208 移動向量保持部 209 輸出端子 300 記憶體區塊 310 記憶體單元陣列 320 記憶資料輸出入用埠 321 行位址解碼器 322 位址緩衝器 323 I/O緩衝器 330 列位址解碼器 331 位址緩衝器 340 控制電路 A1、A2 單位 A、B 單位 C 電容器 P 圖素 O:\87\87381.DOC -61 - 1240278 Q 線 τ 存取電晶體 BL 位元線 Di 圖像信號 ML 記憶體單元 MV 移動向量 WL 字線 O:\87\87381.DOC - 62

Claims (1)

1240278 拾、申請專利範圍： 1. 一種記憶裝置，其特徵在於： 能在1條之位^線上’結合連接於活性化之複數條字線 的後數個記憶體單元之電容器的蓄積， 活性化手段，其係將複數條字線’同時二性備化. 以及 ’ j«出手段’其係結合有連接於以上述活性化手段 施=活性化之複數條字線的複數個記憶體單元之電容器 勺蓄積甩何’亚輸出數位信號，該數位信號係對應於在 上述1條之位元線上所得之電荷總量之值。 2. 如申請專利範圍第1項之記憶裝置，其中 上述信號輸出手段係具有： 一電壓手段，其係將上述電荷總量變換成對應於該 私何總里之值的電壓信號；以及 ，' 類：數，變換手段，其係將以上述電麼變換手段而變 、之电壓k唬，自類比信號而變換成數位信號。 3·如申請專利範圍第1項之記憶裝置，其中 連接於上述1條之位元線的複數個記憶體單元人 黾谷益的電容為相異者。 ’、^ 4·如申請專利範圍第1項之記憶裝置，其中 上述活性化手段係 化將2個以上的資料之相關的複數條字線，同時施以活性 5_如申請專利範圍第4項之記憶裝置，其中 O:\87\87381.DOC 1240278 1個資料係N位元(N係正的整數)的資料時，胃】個資料 之相關的字線係N條， 連接於上述1^/^字線之N個記憶體單元的電容器，係具 有對應於上述N位元的資料之各位元的有效位之電容。 6·如申請專利範圍第4項之記憶裝置，其中 印由連接於各資料之相關的複數條字線的複數個記憶體 單凡所組成之單位，係分別記憶著應加算之資料。 7·如申請專利範圍第4項之記憶裝置，其中 由連接於各貝料之相關的複數條字線的複數個記憶體 單元所、、且成之單位，係分別記憶著被減數資料或減數資 料。 8.如申請專利範圍第7項之記憶裝置，其中 上述被減數資料係直接二進位形式之資料，而上述減 數資料係2的補數形式之資料。 9· 一種記憶裝置，其特徵在於·· 具備： 第1圖框記憶體部，其係由連接於各位元線和字線，且 配置成陣列狀之複數個記憶體單元所組成，並記憶第1圖 框之圖像信號；以及 第2圖框§己憶體部，其係由連接於各位元線和字線，且 配置成陣列狀之複數個記憶體單元所組成，並記憶第2圖 框之圖像信號； 上述第1圖框圯憶體部和上述第2圖框記憶體部，係連 續於上述位元線所延伸的方向之列方向而形成， O:\87\87381.DOC 1240278 上述第1圖框記憶體部和上述第2圖框記憶體部，係能 在1條之位元線上，進行連接於活性化之複數條字線的複 數個記憶體單元之電容器的蓄積電荷之結合， 上述第1圖框記憶體部和上述第2圖框記憶體部，其連 接於各位元線之複數個記憶體單元係分割成連接於特定 數量的字線之特定數量之各記憶體單元的單位，且在該 分告彳之各單位中，分別記憶著1個之圖素資料， 在上述第1圖框記憶體部之上述各單位，係以直接二進 位之形式而記憶有構成各個上述第丨圖框的圖像信號之 圖素貪料，而在上述第2圖框記憶體部之上述各單位，則 以2的補數之形式而記憶有構成各個上述第2圖框的圖像 信號之圖素資料， 更具備： 活性化手段，其係將上述第丨圖框記憶體部之特定資料 的相關之複數條字線、以及上述第2圖框記憶體部之特定 資料的相關之複數條字線，同時施以活性化； 位元線選擇手段，其係選擇複數條位元線之中任意】條 位元線；以及 、 信號輸出手段，其係輸出數位信號，該數位信號係對 應於由上述位元線選擇手段所選擇之位元線上所得之恭 荷總量之值。 ％ ίο. 如申請專利範圍第9項之記憶裝置，其中 更^備待避手段，其係對應於由上述活性化手段施以 活f生化之字線，而分別將所記憶之I線份的圖素資料予以 O:\87\87381.DOC 1240278 待避於上述第1圖框 1 1如Φ 4 I ^和上述第2圖框記憶體部。 如申凊專利範圍第9項之記憶裝置，其中 更具備記憶位置移動手段， 士厂#卜立Μ /、係移動屺憶於上述第1圖 王纪fe體部或上述第2圖兮^ ^ ^ ^ ^ ^ 位置於行方向。 礼^之圖素資料的記憶 12·如申請專利範圍第9項之記憶裝置，盆中 Η固圖素資料係n^(n係正的整數）的資料時，則該夏 個圖素貪料之相關的字線係聰，而連接於上述N條字線 ^個記憶體單元的電容器，係具有對應於上述N位元的 貝料之各位元的有效位之電容。 1 3. —種記憶裝置，其特徵在於： 具備ό己f思體部，盆得由彳查拉_ 你田運接於各位凡線和字線，且配 置成陣列狀之複數個記憶體單元所組成， 上述記憶體部係能在1條之位元線上，進行連接於活性 化之複數條字線之複數個記憶體單元的電容器的蓄積電 何之結合， 上述ai fe體部，其連接於各位元線之複數個記憶體單 元係分割成就各連接於特定數之字線之特定數的記憶體 單元之單元’並分別記憶1個的資料於該分割之各單位， 更具備： 活性化手段’其係將複數的資料之相關的字線，同時 施以活性化； 位元線選擇手段，其係選擇複數條位元線之中任意1條 位元線；以及 O:\87\87381.DOC 1240278 u輸出手奴’其係輸出數位信號，該數位信號係野 應於由上4位兀線選擇手段所選擇之位元線上所得 荷總量之值。 、 之電 14 ·如申叫專利範圍第丨3項之記憶裝置，其中 1個資料係N位元（N係正的整數）的資料時，該_ 之相，的字線係N條，而連接於上述N條之字線的n個記 憶體單元之電容器，係具有對應於上述N位元的資料之各 位元的有效位之電容。 15.如申請專利範圍第13項之記憶裝置，其中 上述記憶體#，其在上述位元線所延伸的方向之列方 向，係具有對應於1圖框之複數個圖素位置的數量之單 位’而在上述字線所延伸的方向之行方向，係具有對應 於檢索位置之數量的單位， 〜 在上述記憶體部之各列的複數個單位，係記憶著分別 所對應的參考圖框之圖素位置之圖素f料與檢索圖框之 複數個檢索位置之圖素資料的差分絕對值之資料， 上述活性化手段，係將對應於構成上述參考圖框的參 考區塊之各圖素的圖素位置的單位之相關的字線，同時 施以活性化。 16. —種移動向量檢測裝置，其特徵在於具備： 差分絕對值產生手段，其係使用參考圖框之圖像信號 和檢索圖框之圖像信號，而在上述參考圖框之各個圖 素，產生該圖素資料與上述檢索圖框之複數個檢索位置 之圖素資料的差分絕對值； O:\87\87381.DOC 1240278 差分絕對值和產生手段，其係使用由上述差分絕對值 產生手段所產生之差分絕對值，而在上述參考圖框之各 芩考區塊’產生該參考區塊與對應於該參考區塊之上述 檢索圖框之檢索範圍内之複數的各候補區塊各自之間的 差分絕對值和；以及 移動向量檢測手段，其係就上述參考圖框之各參考區 塊二：據由上述差分絕對值和產生手段所產生之複數的 至分絕對值和，而檢測對應於上述參考區塊之移動向量。 17.如申請專利範圍第16項之移動向量檢測裝置，其中 上述差分絕對值產生手段係具備·· 線和字線，且 ’並記憶上述 第1圖框記憶體部，其係由連择於各位元 配置成陣列狀之複數個記憶體單元所組成 參考圖框之圖像信號；以及 第2圖框記憶體部，其係由連接於各位元線和字線，且 配置成陣列狀之複數個記憶體單元所組成，並記情上 檢索圖框之圖像信號； 心 " 上述第1圖框記憶體部和上述第2圖框記憶體部， 續於上述位元線所延伸的方向之列方向而形成， 上述第1圖框記憶體部和上述第2圖框記憶體部，係能 在1條之位元線上，進行連接於活性化之 b 數個記憶體單元的電容器之蓄積電荷之結合子線的複 上述第_記憶體部和上述第2圖框記憶體部， 接於各位讀之複數個記憶體單元❹割 特 數的字線之特定數的記憶體單元之各單位，並分別= O:\87\87381.DOC 1240278 個圖素資料於該分割之各單位， 在上述第1圖框記憶體部之上述各單位，係以直接二進 位的形式而記憶有構成各個上述參考圖框的圖像信號之 圖素貧料，而在上述第2圖框記憶體部之上述各單位，係 X 2的補數之形式而記憶有構成各個上述檢索圖框的圖 像信號之圖素資料， 更具備： 活性化手段，其係將上述第丨圖框記憶體部的特定資料 =相關的複數條字線、以及上述第2圖框記憶體部的特定 資料之相關的上述複數條字線，同時施以活性化； 記憶位置移動手段，其係將記憶於上述第1圖框記憶體 部或上述第2圖框記憶體部之圖素資料的記憶位置，予以 移動於行方向； 立位元線選擇手段’其偏以選擇複數條位元線之中任 思1條之位元線；以及 信號輸出手段，其係輸出數位信號，該數位信號係對 應於由上述位元線選擇手段所選擇之位d 荷總量之值。 电 1如申請專利範圍第16項之移動向量檢測裝置，其中 差分絕對值和產生手段係 具備記憶體部，其係由遠垃Μ々/ — 連接於各位7^線和字線，且配 成車列狀之複數個記憶體單元所組成， 化ί述:己、體部係能在1條之位元線上，進行連接於活性 化之腹數條字線之複數個記憶體單元的電容器的蓄積電 O:\87\87381.DOC 1240278 荷之結合， 上述3己|思體部其連接於久位开綠 一 乂 σ位兀線之稷數個記憶體單 元’係为告彳成連接於特定數的字绩 一 订疋数扪子綠之特定數的記憶體單 元之各單位， 上述記憶體部，其在上述位元線所延伸的方向之列方 向’係具有對應於1圖框之複數個圖素位置之數量的單 位’而在上述字線所延伸 汀（伸的方向之仃方向，係具有對應 於檢索位置之數量的單位， 在上述§己憶體部的各列之痛ϋ^ J之禝數個早位，係分別記憶著 所對應之參考圖框之圖素 … qI仅置的圖素貧料與檢索圖框之 禝數個檢索位置之圖素資料的差分絕對值資料， 更具備·· ' 活性化手段，其係將對 丁應於構成上述參考圖框的參考 區塊之各圖素的圖素位 " 位置之早位之相關的字線，同時施 以活性化； 位元線選擇手段，其係 糸用以選擇稷數條位元線之中住 意1條之位元線；以及 1吕號輸出手段，其你齡Φ 、/、輸出數位信號，該數位信 應於由上述位元線選摆车^_ 你對 “ ^擇手段所選擇之位元線上所得之雷 荷總量之值。 Μ亍 < 电 19. 一種移動向量檢測方法 ^ 彳乃次，其特徵在於具備： 使用參考圖框之圖傻卢 ^像彳5旎和檢索圖框之圖像信號， 在上述筝考圖框之各個 而 ^ ^ I產生该圖素貧料與上述檢 索圖框之複數個檢帝仿 ^ ’、置之圖素資料的差分絕對值之牛 O:\87\87381.DOC 1240278 驟； 使用上述所產生之差分絕對值，而在上述參考圖框之 各苓考區塊，產生該參考區塊與對應於該參考區塊之上 述檢索圖框之檢索範圍内的複數的各候補區塊之間的差 分絕對值和之步驟；以及 就上述參考圖框之各參考區塊，依據上述產生之複數 的差分絕對值和，而檢測對應於上述參考區塊的移動向 量之步驟。 O:\87\87381.DOC
TW092128571A 2002-10-15 2003-10-15 Memory device, motion vector detection device, and detection method TWI240278B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002300903 2002-10-15
JP2002300902 2002-10-15

Publications (2)

Publication Number Publication Date
TW200506944A TW200506944A (en) 2005-02-16
TWI240278B true TWI240278B (en) 2005-09-21

Family

ID=32232630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092128571A TWI240278B (en) 2002-10-15 2003-10-15 Memory device, motion vector detection device, and detection method

Country Status (6)

Country Link
US (2) US7626847B2 (zh)
EP (1) EP1557840B1 (zh)
KR (1) KR100966129B1 (zh)
CN (1) CN1706001B (zh)
TW (1) TWI240278B (zh)
WO (1) WO2004040581A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145968B2 (en) 2007-08-23 2012-03-27 Samsung Electronics Co., Ltd. Method of determining binary signal of memory cell and apparatus thereof

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
US7593270B2 (en) 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4661400B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2009511094A (ja) * 2005-09-01 2009-03-19 ルミダイム インコーポレイテッド バイオメトリックセンサ
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
KR100855471B1 (ko) * 2006-09-19 2008-09-01 삼성전자주식회사 입력 장치 및 상기 입력 장치의 이동 정보를 제공하는 방법
US7495976B2 (en) * 2007-01-08 2009-02-24 Arm Limited Repairing integrated circuit memory arrays
KR100860690B1 (ko) * 2007-01-26 2008-09-26 삼성전자주식회사 외부 메모리 액세스를 최소화하는 움직임 탐색 방법 및장치
FR2923339B1 (fr) * 2007-11-05 2009-12-11 Commissariat Energie Atomique Procede de lecture d'une matrice bidimensielle de pixels et dispositif pour la mise en oeuvre d'un tel procede
US8433142B2 (en) 2010-04-05 2013-04-30 The Nielsen Company (Us), Llc Methods and apparatus to detect differences between images
WO2012057296A1 (en) 2010-10-29 2012-05-03 Semiconductor Energy Laboratory Co., Ltd. Storage device
JP5645699B2 (ja) * 2011-02-16 2014-12-24 三菱電機株式会社 動き検出装置及び方法、映像信号処理装置及び方法、並びに映像表示装置
US9936132B2 (en) * 2012-10-26 2018-04-03 The Regents Of The University Of Michigan CMOS image sensors with feature extraction
KR102295500B1 (ko) * 2015-06-03 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10366404B2 (en) 2015-09-10 2019-07-30 The Nielsen Company (Us), Llc Methods and apparatus to group advertisements by advertisement campaign
US11526768B2 (en) 2017-06-02 2022-12-13 International Business Machines Corporation Real time cognitive reasoning using a circuit with varying confidence level alerts
US10598710B2 (en) 2017-06-02 2020-03-24 International Business Machines Corporation Cognitive analysis using applied analog circuits
US10663502B2 (en) * 2017-06-02 2020-05-26 International Business Machines Corporation Real time cognitive monitoring of correlations between variables
CN110119507A (zh) * 2018-02-05 2019-08-13 阿里巴巴集团控股有限公司 词向量生成方法、装置以及设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155592A (ja) 1983-02-07 1983-09-16 Nec Corp デイジタル情報の処理方式
CA1262969A (en) * 1985-06-25 1989-11-14 Ascii Corporation Memory system
EP0469393B1 (en) * 1990-07-30 1999-10-06 Texas Instruments Incorporated Static random access array including at least one arithmetic and logic unit
JPH07203457A (ja) * 1993-12-27 1995-08-04 Oki Electric Ind Co Ltd 動きベクトル検出装置
JPH0831168A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
JPH08204562A (ja) 1995-01-31 1996-08-09 Canon Inc 半導体装置、及びそれを用いた半導体回路、相関演算装置、ａ／ｄ変換器、ｄ／ａ変換器及び信号処理システム
JPH08204567A (ja) 1995-01-31 1996-08-09 Canon Inc 半導体装置とこれを用いた半導体回路、相関演算装置、ａ／ｄ変換器、ｄ／ａ変換器及び信号処理システム
JP3706869B2 (ja) 1996-03-13 2005-10-19 忠弘 大見 半導体演算回路
JP4030076B2 (ja) * 1997-07-18 2008-01-09 ローム株式会社 処理機能付記憶装置
JPH11177892A (ja) 1997-12-08 1999-07-02 Nikon Corp 動き検出用固体撮像装置
JP2000035878A (ja) 1998-07-17 2000-02-02 Texas Instr Japan Ltd 加算演算装置及び加算演算機能付き半導体メモリ装置
JP2000333183A (ja) 1999-05-25 2000-11-30 Matsushita Electric Ind Co Ltd 動きベクトル検出方法
JP4596224B2 (ja) * 2001-06-27 2010-12-08 ソニー株式会社 画像処理装置および方法、記録媒体、並びにプログラム
US7050502B2 (en) * 2001-09-18 2006-05-23 Matsushita Electric Industrial Co., Ltd. Method and apparatus for motion vector detection and medium storing method program directed to the same
JP2003109380A (ja) 2001-09-28 2003-04-11 Sony Corp 記憶装置、記憶方法、および記憶装置のアクセス方法
US7573939B2 (en) * 2002-01-11 2009-08-11 Sony Corporation Memory cell circuit, memory device, motion vector detection device, and motion compensation prediction coding device
JP4273695B2 (ja) 2002-02-27 2009-06-03 ソニー株式会社 動きベクトル検出装置
JP4122774B2 (ja) 2002-01-11 2008-07-23 ソニー株式会社 半導体メモリ装置、動きベクトル検出装置および動き補償予測符号化装置
JP2003289545A (ja) 2002-01-11 2003-10-10 Sony Corp 半導体装置
JP4536310B2 (ja) 2002-01-11 2010-09-01 ソニー株式会社 動きベクトル検出装置および動き補償予測符号化装置
JP4697275B2 (ja) * 2008-07-30 2011-06-08 ソニー株式会社 動きベクトル検出装置、動きベクトル検出方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145968B2 (en) 2007-08-23 2012-03-27 Samsung Electronics Co., Ltd. Method of determining binary signal of memory cell and apparatus thereof

Also Published As

Publication number Publication date
EP1557840A1 (en) 2005-07-27
CN1706001B (zh) 2012-03-21
KR20050084851A (ko) 2005-08-29
CN1706001A (zh) 2005-12-07
US20060062483A1 (en) 2006-03-23
KR100966129B1 (ko) 2010-06-25
WO2004040581A1 (ja) 2004-05-13
US7626847B2 (en) 2009-12-01
EP1557840B1 (en) 2012-12-05
US8073058B2 (en) 2011-12-06
US20100002774A1 (en) 2010-01-07
EP1557840A4 (en) 2010-04-07
TW200506944A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
TWI240278B (en) Memory device, motion vector detection device, and detection method
TWI230361B (en) Pattern matching and pattern identification system, the related memory apparatus used by the system, pattern matching and pattern identification processing method
Gong et al. Cross-modal self-attention with multi-task pre-training for medical visual question answering
KR20210010505A (ko) 상이한 데이터 모달리티들에 대한 통계적 모델들을 단일화하기 위한 시스템들 및 방법들
CN109711422B (zh) 图像数据处理、模型的建立方法、装置、计算机设备和存储介质
CN108776832B (zh) 信息处理方法、装置、计算机设备和存储介质
JPS62269519A (ja) ディスクリ−トコサイン変換回路
US20210312270A1 (en) Highly Parallel Convolutional Neural Network
CN103914404B (zh) 一种粗粒度可重构系统中的配置信息缓存装置及压缩方法
CN116861149B (zh) 卷积运算的优化方法、装置及处理器
WO2023227077A1 (en) Method for training a neural network with flexible feature compression capability, and neural network system with flexible feature compression capability
CN113873094A (zh) 一种混沌压缩感知图像加密方法
Jaferzadeh et al. Enhancing fractal image compression speed using local features for reducing search space
CN114155909A (zh) 构建多肽分子的方法和电子设备
EP1557842B1 (en) Associative memory apparatus for searching data in which Manhattan distance is minimum
Graham Low-precision batch-normalized activations
Tsang et al. A VLSI architecture for a real-time code book generator and encoder of a vector quantizer
CN117676162A (zh) 用于视频处理的装置和方法
CN111553371B (zh) 一种基于多特征提取的图像语义描述方法及系统
CN113850853A (zh) 图像的配准方法、装置、计算机设备以及存储介质
JPH06276394A (ja) ハフマン復号化回路
US8000541B2 (en) Quantization differencing compression algorithm
Alsaby et al. Realization of clustering with Golay code transformations
JP2004159314A (ja) メモリ装置、動きベクトルの検出装置および検出方法
Li et al. Attention-aware invertible hashing network with skip connections

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees