KR102295500B1 - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102295500B1
KR102295500B1 KR1020150078671A KR20150078671A KR102295500B1 KR 102295500 B1 KR102295500 B1 KR 102295500B1 KR 1020150078671 A KR1020150078671 A KR 1020150078671A KR 20150078671 A KR20150078671 A KR 20150078671A KR 102295500 B1 KR102295500 B1 KR 102295500B1
Authority
KR
South Korea
Prior art keywords
data
bit data
pulse control
control signal
image data
Prior art date
Application number
KR1020150078671A
Other languages
English (en)
Other versions
KR20160142941A (ko
Inventor
김윤미
편기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150078671A priority Critical patent/KR102295500B1/ko
Priority to US15/162,178 priority patent/US10008144B2/en
Publication of KR20160142941A publication Critical patent/KR20160142941A/ko
Application granted granted Critical
Publication of KR102295500B1 publication Critical patent/KR102295500B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 데이터 라인들 및 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널, 프레임의 영상 데이터를 저장하는 메모리, 임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라 복수의 비트 데이터를 할당하고, 상기 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출하는 데이터 변환 카운터, 상기 전체 비트 데이터에 기초하여 펄스 폭이 조절된 펄스 제어 신호를 출력하는 스위칭부, 및 상기 게이트 라인에 게이트 신호를 출력하고, 상기 펄스 제어 신호에 기초하여 펄스 폭이 조절된 상기 게이트 신호를 생성하는 게이트 구동부를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널, 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리 및 상기 액정 표시 패널을 구동하는 구동 회로를 포함한다.
상기 액정 표시 패널은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극을 갖는 어레이 기판, 상기 어레이 기판과 대향하며 공통 전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 구동 회로는 상기 게이트 라인을 구동하는 게이트 구동부 및 상기 데이터 라인을 구동하는 데이터 구동부를 포함한다.
최근 상기 액정 표시 패널이 대형화됨에 따라서, 게이트 신호 및 데이터 신호의 RC 지연에 의해 표시 품질이 저하되는 문제가 발생한다.
예를 들면, 상기 게이트 구동부로부터 출력된 게이트 신호는 상기 게이트 구동부의 출력단과 인접한 영역에 비해 상대적으로 먼 영역에서의 RC 지연이 증가한다. 상기 게이트 신호는 화소에 인가되는 데이터 신호의 충전 시간을 제어하는 신호로서, 상기 게이트 신호의 지연은 상기 데이터 신호의 충전율을 저하시킬 수 있다. 또한, 데이터 라인의 길이가 길어짐에 따라서, 상기 데이터 구동부와 인접한 표시 패널의 최상단부와 상기 데이터 구동부와 가장 먼 표시 패널의 최하단부에서의 데이터 라인에 인가된 데이터 신호는 RC 지연차를 가진다.
이와 같은 게이트 신호 및 데이터 신호의 RC 지연에 따라서 휘도 저하, 혼색 및 줄무늬 시인 등과 같은 표시 불량을 발생한다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 컬러 화소의 충전율 차이에 의한 표시 불량을 개선하기 위한 표시 장치를 제공하는 것이다.
본 발명의 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 데이터 라인들 및 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널, 프레임의 영상 데이터를 저장하는 메모리, 임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라 복수의 비트 데이터를 할당하고, 상기 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출하는 데이터 변환 카운터, 상기 전체 비트 데이터에 기초하여 펄스 폭이 조절된 펄스 제어 신호를 출력하는 스위칭부, 및 상기 게이트 라인에 게이트 신호를 출력하고, 상기 펄스 제어 신호에 기초하여 펄스 폭이 조절된 상기 게이트 신호를 생성하는 게이트 구동부를 포함한다.
일 실시예에서, 상기 데이터 변환 카운터는 복수의 기준 계조들에 기초하여 상기 영상 데이터의 레벨을 결정하고, 인접한 영상 데이터간의 레벨 변화에 따라 k-비트 데이터를 할당할 수 있다(k는 자연수).
일 실시예에서, 상기 데이터 변환 카운터는 인접한 영상 데이터간의 레벨 변화에 따라 2-비트 데이터를 할당할 수 있다.
일 실시예에서, 상기 스위칭부는 상기 전체 비트 데이터가 크면 펄스 폭이 작은 상기 펄스 제어 신호를 출력할 수 있다.
일 실시예에서, 상기 임의의 전제 비트 데이터와 복수의 기준 카운트 값들을 비교하여 상기 스위칭부를 제어하는 선택 제어 데이터를 생성하는 비교기를 더 포함할 수 있다.
일 실시예에서, 상기 선택 제어 데이터는 2-비트 데이터일 수 있다.
일 실시예에서, 서로 다른 라이징 지점과 서로 동일한 폴링 지점을 복수의 펄스 제어 신호들이 저장된 맵핑 테이블을 더 포함할 수 있다.
일 실시예에서, 상기 복수의 펄스 제어 신호들은 서로 다른 프리 챠지 구간과 서로 동일한 메인 챠지 구간을 가지며, 프리 챠지 구간은 이전 수평 라인의 데이터 전압을 현재 수평 라인에 미리 충전하는 구간이고, 상기 메인 챠지 구간은 현재 수평 라인의 데이터 전압을 현재 수평 라인에 충전하는 구간일 수 있다.
일 실시예에서, 상기 스위칭부는 상기 전체 비트 데이터가 크면 상기 프리 챠지 구간이 작은 펄스 제어 신호를 출력할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 복수의 데이터 라인들 및 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 장치의 구동 방법은 임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라 복수의 비트 데이터를 할당하는 단계, 상기 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출하는 단계, 상기 전체 비트 데이터에 기초하여 펄스 폭이 조절된 펄스 제어 신호를 출력하는 단계, 및 상기 펄스 제어 신호에 기초하여 펄스 폭이 조절된 게이트 신호를 생성하는 단계를 포함한다.
일 실시예에서, 복수의 기준 계조들에 기초하여 상기 영상 데이터의 레벨을 결정하는 단계 및 인접한 영상 데이터간의 레벨 변화에 따라 k-비트 데이터를 할당하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 전체 비트 데이터가 크면 펄스 폭이 작은 상기 펄스 제어 신호를 출력할 수 있다.
일 실시예에서, 상기 임의의 전체 비트 데이터와 복수의 기준 카운트 값들을 비교하여 선택 제어 데이터를 생성하는 단계 및 상기 선택 제어 데이터에 기초하여 상기 복수의 펄스 제어 신호들 중 하나를 선택하여 출력하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 펄스 제어 신호들은 맵핑 테이블에 저장될 수 있다.
일 실시예에서, 상기 복수의 펄스 제어 신호들은 서로 다른 프리 챠지 구간과 서로 동일한 메인 챠지 구간을 가지며, 프리 챠지 구간은 이전 수평 라인의 데이터 전압을 현재 수평 라인에 미리 충전하는 구간이고, 상기 메인 챠지 구간은 현재 수평 라인의 데이터 전압을 현재 수평 라인에 충전하는 구간일 수 있다.
일 실시예에서, 상기 전체 비트 데이터가 크면 상기 프리 챠지 구간이 작은 펄스 제어 신호를 출력할 수 있다.
본 발명의 실시예들에 따르면, 임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라서 게이트 신호의 프리 챠지 구간을 조절함으로써 혼색 가로줄 불량을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 표시 패널을 설명하기 위한 개념도들이다.
도 3은 도 1에 도시된 펄스 제어 신호 생성부에 대한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 흐름도이다.
도 5a 내지 도 5c는 도 3의 데이터 변환 카운터를 설명하기 위한 개념도이다.
도 6은 도 3의 맵핑 테이블에 저장된 복수의 펄스 제어 신호들을 설명하기 위한 개념도이다.
도 7은 도 3의 스위칭부의 동작을 설명하기 위한 개념도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 2a 및 도 2b는 본 발명의 실시예에 따른 표시 패널을 설명하기 위한 개념도들이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 제어부(210), 메모리(230), 데이터 구동부(250), 펄스 제어 신호 생성부(270) 및 게이트 구동부(290)를 포함한다.
상기 표시 패널(100)은 매트릭스 형태로 배열된 복수의 화소들(P)을 포함한다. 상기 복수의 화소들(P)은 레드, 그린 및 블루 화소들(R, G, B)을 포함한다. 상기 복수의 화소들(P) 각각은 데이터 라인(DL) 및 게이트 라인(GL)에 연결된 스위칭 소자(TR)를 포함한다. 상기 데이터 라인(DL)은 제1 방향(D1)으로 연장되고 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 게이트 라인(GL)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다.
도 2a에 도시된 바와 같이, 일 실시예에 따른 표시 패널(100a)은 비 엇갈림 구조를 가질 수 있다. 예를 들면, 상기 비 엇갈림 구조의 표시 패널(100a)은 제n-1 화소 열(Cn-1)에 포함된 레드 화소들(R1, R2, R3, R4,...)은 제N-1 데이터 라인(DLN-1)에 연결되고, 제n 화소 열(Cn)에 포함된 그린 화소들(G1, G2, G3, G4,...)은 제N 데이터 라인(DLN)에 연결되고, 제n+1 화소 열(Cn+1)에 포함된 블루 화소들(B1, B2, B3, B4,...)은 제N+1 데이터 라인(DLN+1)에 연결된다. 따라서, 상기 제N 데이터 라인(DLN)은 상기 그린 화소들(G1, G2, G3, G4,...)에 해당하는 데이터 전압을 전달하고, 상기 제N+1 데이터 라인(DLN+1)은 상기 블루 화소들(B1, B2, B3, B4,...)에 해당하는 데이터 전압을 전달한다(n 및 N 은 자연수).
또는, 도 2b에 도시된 바와 같이, 일 실시예에 따른 표시 패널(100b)은 엇갈림 구조를 가질 수 있다. 예를 들면, 상기 엇갈림 구조의 표시 패널(100b)은 제n-1 화소 열(Cn-1)에 포함된 레드 화소들(R1, R2, R3, R4,...) 중 일부 및 제n 화소 열(Cn)에 포함된 그린 화소들(G1, G2, G3, G4,...) 중 일부는 제N 데이터 라인(DLN)에 교대로 연결된다. 따라서, 상기 제N 데이터 라인(DLN)은 제1 그린 화소(G1), 제2 레드 화소(R2), 제3 그린 화소(G3) 및 제4 레드 화소(R4)에 연결되고, 제1 그린 화소(G1), 제2 레드 화소(R2), 제3 그린 화소(G3) 및 제4 레드 화소(R4)에 해당하는 데이터 전압을 전달한다. 또한, 상기 제n 화소 열(Cn)에 포함된 그린 화소들(G1, G2, G3, G4,...)의 일부 및 상기 제n+1 화소 열(Cn+1)에 포함된 블루 화소들(B1, B2, B3, B4,...) 중 일부는 제N+1 데이터 라인(DLN+1)에 교대로 연결된다. 따라서, 상기 제N+1 데이터 라인(DLN+1)은 제1 블루 화소(B1), 제2 그린 화소(G2), 제3 블루 화소(B3) 및 제4 그린 화소(G4)에 연결되고, 상기 제N+1 데이터 라인(DLN+1)은 제1 블루 화소(B1), 제2 그린 화소(G2), 제3 블루 화소(B3) 및 제4 그린 화소(G4)에 해당하는 데이터 전압을 전달한다.
상기 타이밍 제어부(210)는 동기 신호(OS)를 수신하고, 상기 동기 신호(OS)에 기초하여 상기 데이터 구동부(250)를 제어하는 데이터 제어 신호(DC) 및 상기 게이트 구동부(290)를 제어하는 게이트 제어 신호(GC)를 생성한다. 상기 타이밍 제어부(210)는 상기 메모리(230)로부터 제공된 영상 데이터(DATA)를 설정된 보상 알고리즘을 이용하여 상기 영상 데이터(DATA)를 보상하고, 보상된 보정 데이터(DATAc)를 상기 데이터 구동부(250)에 제공한다.
상기 메모리(230)는 영상 데이터(DATA)를 프레임 단위로 저장한다. 예를 들면, 상기 메모리(230)에는 제m 프레임의 영상 데이터가 저장될 수 있다(여기서, m은 자연수).
상기 데이터 구동부(250)는 상기 데이터 제어 신호(DC)에 기초하여 상기 보정 데이터(DATAc)에 대응하는 계조의 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인(DL)에 제공한다.
상기 펄스 제어 신호 생성부(270)는 상기 메모리(230)에 저장된 제m 프레임의 영상 데이터(DATA)를 이용하여, 임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라 복수의 비트 데이터를 할당하고, 상기 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출하고, 상기 전체 비트 데이터에 기초하여 펄스 폭이 조절된 제m 프레임의 펄스 제어 신호(CPV)를 생성한다.
예를 들면, 상기 펄스 제어 신호 생성부(270)는 상기 임의의 데이터 라인에 대응하는 영상 데이터의 변이 정도가 기준값 보다 작은 경우 프리 챠지 구간이 상대적으로 긴 펄스 제어 신호(CPV)를 생성하고, 반대로 상기 임의의 데이터 라인에 대응하는 영상 데이터의 변이 정도가 기준값 보다 큰 경우 상기 프리 챠지 구간이 상대적으로 짧은 펄스 제어 신호(CPV)를 생성한다. 상기 프리 챠지 구간은 이전 수평 라인의 데이터 전압을 현재 수평 라인에 미리 충전하는 구간이고, 상기 메인 챠지 구간은 현재 수평 라인의 데이터 전압을 현재 수평 라인에 충전하는 구간이다.
결과적으로, 상기 임의의 데이터 라인에 대응하는 영상 데이터간의 변이 정도를 검출하여 혼색 가로줄을 야기하는 영상 패턴을 예측하고, 상기 영상 패턴에 따라서 프리 챠지 량을 조절함으로써 혼색 가로줄을 개선할 수 있다.
상기 게이트 구동부(290)는 상기 펄스 제어 신호 생성부(270)로부터 제공된 펄스 제어 신호(CPV) 및 상기 타이밍 제어부(210)로부터 제공된 게이트 제어 신호(GC)에 기초하여 복수의 게이트 신호들을 생성한다. 상기 게이트 구동부(290)는 상기 프리 챠지 구간이 다르게 설정된 상기 펄스 제어 신호(CPV)에 따라서 프레임마다 서로 다른 펄스 폭을 갖는 게이트 신호를 생성할 수 있다.
도 3은 도 1에 도시된 펄스 제어 신호 생성부에 대한 블록도이다.
도 1 및 도 3을 참조하면, 상기 펄스 제어 신호 생성부(270)는 데이터 변환 카운터(271), 비교기(273), 맵핑 테이블(275) 및 스위칭부(277)를 포함한다.
상기 데이터 변환 카운터(271)는 메모리(230)로부터 제공된 제m 프레임의 임의의 데이터 라인에 대응하는 복수의 영상 데이터를 복수의 기준 계조들에 기초하여 상기 영상 데이터의 레벨을 결정하고, 인접한 영상 데이터간의 레벨 변이에 따라 k-비트 데이터를 할당한다(k는 자연수). 상기 데이터 변환 카운터(270)는 상기 임의의 데이터 라인의 상기 영상 데이터에 해당하는 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출한다.
예를 들어, 상기 영상 데이터가 0-계조 내지 255-계조, 총 256개의 계조를 포함하는 경우, 상기 데이터 변환 카운터(271)는 영상 데이터를 제1 기준 계조(Gray_1), 제2 기준 계조(Gray_2) 및 제3 기준 계조(Gray_3)에 기초하여 4 레벨로 구분한다.
즉, 상기 영상 데이터가 제1 기준 계조(Gray_1) 이상인 경우는 제4 레벨("11")로 결정하고, 상기 제1 기준 계조(Gray_1) 미만 상기 제2 기준 계조(Gray_2) 이상인 경우는 제3 레벨("10")로 결정하고, 상기 제2 기준 계조(Gray_2) 미만 제3 기준 계조(Gray_3) 이상인 경우는 제2 레벨("01")로 결정하고, 상기 제3 기준 계조(Gray_3) 미만인 경우는 제1 레벨("00")로 결정한다.
상기 데이터 변환 카운터(271)는 인접한 영상 데이터간의 레벨 차이가 3 레벨이면 "11"의 비트 데이터를 할당하고, 2 레벨이면 "10"의 비트 데이터를 할당하고, 1 레벨이면 "01"의 비트 데이터를 할당하고, 0 레벨이면 "00"을 할당한다.
상기 데이터 변환 카운터(271)는 상기 임의의 데이터 라인에 대응하는 복수의 영상 데이터에 대응하여 할당된 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출한다.
상기 비교기(273)는 상기 임의의 데이터 라인의 전체 비트 데이터를 복수의 기준 카운트 값들과 비교하여 상기 스위칭부(277)를 제어하는 선택 제어 데이터를 출력한다. 상기 선택 제어 데이터는 2-비트 데이터일 수 있다.
예를 들면, 상기 임의의 데이터 라인의 전체 비트 데이터가 제1 기준 카운트 값(Count_1) 이상이면 선택 제어 데이터, "11"을 출력하고, 상기 제1 기준 카운트 값(Count_1) 미만 제2 기준 카운트 값(Count_2) 이상이면 선택 제어 데이터, "10"을 출력하고, 상기 제2 기준 카운트 값(Count_2) 미만 제3 기준 카운트 값(Count_3) 이상이면 선택 제어 데이터, "01"을 출력하고, 상기 제3 기준 카운트 값(Count_3) 미만이면 선택 제어 데이터, "00"을 출력한다.
상기 맵핑 테이블(275)은 펄스의 라이징 지점이 상이하고 폴링 지점이 동일한 복수의 펄스 제어 신호들을 저장한다. 상기 맵핑 테이블(275)은 상기 스위칭부(277)에 상기 복수의 펄스 제어 신호들을 제공한다.
상기 스위칭부(277)는 상기 비교기(273)로부터 제공된 상기 선택 제어 데이터에 기초하여 상기 맵핑 테이블(275)로부터 제공된 복수의 펄스 신호들 중 하나를 선택하여 펄스 제어 신호(CPV)로 출력한다.
예를 들면, 상기 스위칭부(277)는 상기 선택 제어 데이터가 "00" 이면 제1 펄스 제어 신호를 선택하여 출력하고, 상기 선택 제어 데이터가 "01" 이면 제2 펄스 제어 신호를 선택하여 출력하고, 상기 선택 제어 데이터가 "10" 이면 제3 펄스 제어 신호를 선택하여 출력하고, 상기 선택 제어 데이터가 "11" 이면 제4 펄스 제어 신호를 선택하여 출력한다.
여기서, 상기 제1 펄스 제어 신호는 제1 프리 챠지 구간 및 메인 챠지 구간으로 구분된 제1 펄스를 갖고, 상기 제2 펄스 제어 신호는 상기 제1 프리 챠지 구간 보다 작은 제2 프리 챠지 구간 및 상기 메인 챠지 구간으로 구분된 제2 펄스를 갖고, 상기 제3 펄스 제어 신호는 상기 제2 프리 챠지 구간 보다 작은 제3 프리 챠지 구간 및 상기 메인 챠지 구간으로 구분된 제3 펄스를 갖고, 상기 제4 펄스 제어 신호는 상기 제3 프리 챠지 구간 보다 작은 제4 프리 챠지 구간 및 상기 메인 챠지 구간으로 구분된 제4 펄스를 갖는다.
따라서, 상기 임의의 데이터 라인의 영상 데이터에 대응하는 상기 전체 비트 데이터가 클수록 펄스 제어 신호의 프리 챠지 구간이 감소됨으로써 혼색 가로줄 불량이 개선될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 흐름도이다. 도 5a 내지 도 5c는 도 3의 데이터 변환 카운터를 설명하기 위한 개념도이다. 도 6은 도 3의 맵핑 테이블에 저장된 복수의 펄스 제어 신호들을 설명하기 위한 개념도이다. 도 7은 도 3의 스위칭부의 동작을 설명하기 위한 개념도이다.
도 3 및 도 4를 참조하면, 상기 데이터 변환 카운터(271)는 복수의 기준 계조들에 기초하여 임의의 데이터 라인에 대응하는 복수의 영상 데이터를 4 레벨로 구분하고, 인접한 영상 데이터간의 레벨 차이에 따라 비트 데이터를 할당한다(단계 S110).
상기 데이터 변환 카운터(271)는 상기 임의의 데이터 라인의 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출한다(단계 S120).
예를 들면, 도 5a는 제m 프레임의 영상 데이터 중 임의의 데이터 라인에 대응하는 영상 데이터(DATA_Fm)의 전압 파형도이고, 도 5b는 제m+1 프레임의 영상 데이터 중 임의의 데이터 라인에 대응하는 영상 데이터(DATA_Fm+1)의 전압 파형도이고, 도 5c는 제m+2 프레임의 영상 데이터 중 임의의 데이터 라인에 대응하는 영상 데이터(DATA_Fm+2)의 전압 파형도이다. 도 5a 내지 도 5c를 참조하면, 상기 영상 데이터는 0-계조 내지 255-계조, 총 256개 계조들을 포함하고, 상기 표시 패널의 해상도는 (3840×2160)을 예로 한다.
도 5a를 참조하면, 상기 제m 프레임의 복수의 영상 데이터(DATA_Fm)는 0-계조의 영상 데이터와 제1 기준 계조(Gray_1) 이상의 계조, 예컨대, 255-계조의 영상 데이터를 스윙한다. 상기 데이터 변화 카운터(271)는 상기 제1 내지 제3 기준 계조(Gray_1, Gray_2, Gray_3)에 기초하여 0-계조의 영상 데이터는 제1 레벨("00")로 결정하고, 255-계조의 영상 데이터는 제4 레벨("11")로 결정한다. 상기 데이터 변화 카운터(271)는 상기 인접한 영상 데이터간의 레벨 차이가 3 레벨이므로 "11"의 비트 데이터를 할당한다. 따라서, 상기 제m 프레임의 임의의 데이터 라인에 대응하는 복수의 영상 데이터(DATA_Fm)는 2160개 화소들의 영상 데이터를 포함하므로, 상기 제m 프레임에 대응하는 전체 비트 데이터는 "6477"(= 2159×3) 이다.
도 5b를 참조하면, 상기 제m+1 프레임의 영상 데이터(DATA_Fm+1)는 0-계조의 영상 데이터와 상기 제1 기준 계조(Gray_1) 미만 상기 제2 기준 계조(Gray_2) 이상의 계조, 예컨대 150-계조의 영상 데이터를 스윙한다. 상기 데이터 변화 카운터(271)는 상기 제1 내지 제3 기준 계조(Gray_1, Gray_2, Gray_3)에 기초하여 0-계조의 영상 데이터는 제1 레벨("00")로 결정하고, 150-계조의 영상 데이터는 제3 레벨("10")로 결정한다. 상기 데이터 변환 카운터(271)는 상기 인접한 영상 데이터간의 레벨 차이가 2 레벨이므로 "10"의 비트 데이터를 할당한다. 따라서 상기 제m+1 프레임의 임의의 데이터 라인에 대응하는 복수의 영상 데이터(DATA_Fm+1)는 2160개 화소들의 영상 데이터를 포함하므로, 상기 제m+1 프레임에 대응하는 전체 비트 데이터는 "4318"(= 2159×2이다.
도 5c를 참조하면, 상기 제m+2 프레임의 복수의 영상 데이터(DATA_Fm+2)는 0-계조의 영상 데이터와 상기 제2 기준 계조(Gray_2) 미만 제3 기준 계조(Gray_3) 이상의 계조, 예컨대, 100-계조의 영상 데이터를 스윙한다. 상기 데이터 변화 카운터(271)는 상기 제1 내지 제3 기준 계조(Gray_1, Gray_2, Gray_3)에 기초하여 0-계조의 영상 데이터는 제1 레벨("00")로 결정하고, 100-계조의 영상 데이터는 제2 레벨("01")로 결정한다. 상기 데이터 변화 카운터(271)는 상기 인접한 영상 데이터간의 레벨 차이가 1 레벨이므로 "01"의 비트 데이터를 할당한다. 따라서, 상기 제m+2 프레임의 임의의 데이터 라인에 대응하는 복수의 영상 데이터(DATA_Fm+2)는 2160개 화소들의 영상 데이터를 포함하므로, 상기 제m+2 프레임에 대응하는 전체 비트 데이터는 "2159"(= 2159×1)이다.
상기 비교기(273)는 상기 임의의 데이터 라인에 대응하는 전체 비트 데이터를 복수의 기준 카운트 값들과 비교하여 상기 스위칭부(277)를 제어하는 선택 제어 데이터를 결정한다(단계 S130).
예를 들면, 상기 전체 비트 데이터가 제1 기준 카운트 값(Count_1 = 6477) 이상이면 선택 제어 데이터, "11"을 출력하고, 상기 제1 기준 카운트 값(Count_1 = 6477) 미만 제2 기준 카운트 값(Count_2 = 4318) 이상이면 선택 제어 데이터, "10"을 출력하고, 상기 제2 기준 카운트 값(Count_2 = 4318) 미만 제3 기준 카운트 값(Count_3 = 2159) 이상이면 선택 제어 데이터, "01"을 출력하고, 상기 제3 기준 카운트 값(Count_3 = 2159) 미만이면 선택 제어 데이터, "00"을 출력한다.
도 5a를 참조하면, 상기 제m 프레임의 전체 비트 데이터가 상기 제1 기준 카운트 값(Count_1 = 6477) 이상이므로, 상기 비교기(273)는 상기 제m 프레임에 대응하여 "11"의 선택 제어 데이터를 결정한다.
도 5b를 참조하면, 상기 제m+1 프레임의 전체 비트 데이터가 상기 제2 기준 카운트 값(Count_2 = 4318) 이상이므로, 상기 비교기(273)는 상기 제m+1 수평 라인에 대응하여 "10"의 선택 제어 데이터를 결정한다.
도 5c를 참조하면, 상기 제m+2 프레임의 전체 비트 데이터가 상기 제3 기준 카운트 값(Count_3 = 2159) 이상이므로, 상기 비교기(273)는 상기 제m+1 프레임에 대응하여 "01"의 선택 제어 데이터를 결정한다.
도시되지 않았으나, 제m+3 프레임의 전체 비트 데이터가 상기 제3 기준 카운트 값(Count_3 = 2159) 미만인 경우 상기 비교기(273)는 상기 제m+3 프레임에 대응하여 선택 제어 데이터를 "00"으로 결정한다.
상기 스위칭부(277)는 상기 비교기(273)로부터 제공된 상기 선택 제어 데이터에 기초하여 상기 맵핑 테이블(275)로부터 제공된 복수의 펄스 제어 신호들(CPV_00, CPV_01, CPV_10, CPV_11) 중 하나를 선택하여 출력한다(단계 S140).
도 6을 참조하면, 상기 스위칭부(277)는 상기 선택 제어 데이터가 "00" 이면 제1 펄스 신호(CPV_00)를 선택하여 출력하고, 상기 선택 제어 데이터가 "01" 이면 제2 펄스 신호(CPV_01)를 선택하여 출력하고, 상기 선택 제어 데이터가 "10" 이면 제3 펄스 신호(CPV_10)를 선택하여 출력하고, 상기 선택 제어 데이터가 "11" 이면 제4 펄스 신호(CPV_11)를 선택하여 출력한다.
여기서, 상기 제1 펄스 제어 신호(CPV_00)는 제1 프리 챠지 구간(PC1) 및 메인 챠지 구간(MC)으로 구분된 제1 펄스(PS1)를 갖고, 상기 제2 펄스 제어 신호(CPV_01)는 상기 제1 프리 챠지 구간(PC1) 보다 작은 제2 프리 챠지 구간(PC2) 및 상기 메인 챠지 구간(MC)으로 구분된 제2 펄스(PS2)를 갖고, 상기 제3 펄스 제어 신호(CPV_10)는 상기 제2 프리 챠지 구간(PC2) 보다 작은 제3 프리 챠지 구간(PC3) 및 상기 메인 챠지 구간(MC)으로 구분된 제3 펄스(PS3)를 갖고, 상기 제4 펄스 제어 신호(CPV_11)는 상기 제3 프리 챠지 구간(PC3) 보다 작은 제4 프리 챠지 구간(PC4) 및 상기 메인 챠지 구간(MC)으로 구분된 제4 펄스(PS4)를 갖는다.
상기 스위칭부(277)는 상기 제m 프레임에 상기 제4 펄스 제어 신호(CPV_11)를 선택하여 출력하고, 상기 제m+1 프레임에 대응하여 상기 제3 펄스 제어 신호(CPV_10)를 선택하여 출력하고, 상기 제m+2 프레임에 대응하여 상기 제2 펄스 제어 신호(CPV_01)를 선택하여 출력하고, 제m+3 프레임에 대응하여 상기 제1 펄스 제어 신호(CPV_00)를 선택하여 출력한다.
도 7을 참조하면, 상기 게이트 구동부(도 1의 290)는 상기 스위칭부(277)로부터 제공된 펄스 제어 신호에 응답하여 복수의 게이트 신호들을 생성한다(단계 S150).
도 5a 내지 도 5c를 참조하면, 제m 프레임(Fm) 동안, 상기 게이트 구동부(290)는 상기 제4 펄스 제어 신호(CPV_11)에 응답하여 상기 제4 프리 챠지 구간(PC4)을 갖는 게이트 신호(G_Fm)를 생성한다.
제m+1 프레임(Fm+1) 동안, 상기 게이트 구동부(290)는 상기 제3 펄스 제어 신호(CPV_10)에 응답하여 상기 제3 프리 챠지 구간(PC3)을 갖는 게이트 신호(G_Fm+1)를 생성한다.
제m+2 프레임(Fm+2) 동안, 상기 게이트 구동부(290)는 상기 제2 펄스 제어 신호(CPV_01)에 응답하여 상기 제2 프리 챠지 구간(PC2)을 갖는 게이트 신호(G_Fm+2)를 생성한다.
제m+3 프레임(Fm+3) 동안, 상기 게이트 구동부(290)는 상기 제1 펄스 제어 신호(CPV_00)에 응답하여 상기 제3 프리 챠지 구간(PC1)을 갖는 게이트 신호(G_Fm+3)를 생성한다.
따라서, 임의의 데이터 라인에 대응하는 영상 데이터의 전체 비트 데이터가 클수록 게이트 신호의 프리 챠지 구간을 감소시킬 수 있다.
이상의 본 발명의 실시예들에 따르면, 임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라서 게이트 신호의 프리 챠지 구간을 조절함으로써 혼색 가로줄 불량을 개선할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 100a, 100b : 표시 패널 210 : 타이밍 제어부
230 : 메모리 250 : 데이터 구동부
270 : 펄스제어신호 생성부 290 : 게이트 구동부
271 : 데이터 변환 카운터 273 : 비교기
275 : 맵핑 테이블 277 : 스위칭부

Claims (16)

  1. 복수의 데이터 라인들 및 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널;
    프레임의 영상 데이터를 저장하는 메모리;
    임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라 복수의 비트 데이터를 할당하고, 상기 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출하는 데이터 변환 카운터;
    상기 전체 비트 데이터에 기초하여 펄스 폭이 조절된 펄스 제어 신호를 출력하는 스위칭부; 및
    상기 게이트 라인에 게이트 신호를 출력하고, 상기 펄스 제어 신호에 기초하여 펄스 폭이 조절된 상기 게이트 신호를 생성하는 게이트 구동부를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 데이터 변환 카운터는 복수의 기준 계조들에 기초하여 상기 영상 데이터의 레벨을 결정하고, 인접한 영상 데이터간의 레벨 변화에 따라 k-비트 데이터를 할당하는 것을 특징으로 하는 표시 장치(k는 자연수).
  3. 제1항에 있어서, 상기 데이터 변환 카운터는 인접한 영상 데이터간의 레벨 변화에 따라 2-비트 데이터를 할당하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 스위칭부는 상기 전체 비트 데이터가 크면 펄스 폭이 작은 상기 펄스 제어 신호를 출력하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 임의의 전제 비트 데이터와 복수의 기준 카운트 값들을 비교하여 상기 스위칭부를 제어하는 선택 제어 데이터를 생성하는 비교기를 더 포함하는 표시 장치.
  6. 제5항에 있어서, 상기 선택 제어 데이터는 2-비트 데이터인 것을 특징으로 하는 표시 장치.
  7. 제5항에 있어서, 서로 다른 라이징 지점과 서로 동일한 폴링 지점을 복수의 펄스 제어 신호들이 저장된 맵핑 테이블을 더 포함하는 표시 장치.
  8. 제1항에 있어서, 상기 복수의 펄스 제어 신호들은 서로 다른 프리 챠지 구간과 서로 동일한 메인 챠지 구간을 가지며, 프리 챠지 구간은 이전 수평 라인의 데이터 전압을 현재 수평 라인에 미리 충전하는 구간이고, 상기 메인 챠지 구간은 현재 수평 라인의 데이터 전압을 현재 수평 라인에 충전하는 구간인 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 스위칭부는 상기 전체 비트 데이터가 크면 상기 프리 챠지 구간이 작은 펄스 제어 신호를 출력하는 것을 특징으로 하는 표시 장치.
  10. 복수의 데이터 라인들 및 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 장치의 구동 방법에서,
    임의의 데이터 라인에 대응하는 복수의 영상 데이터간의 변이 정도에 따라 복수의 비트 데이터를 할당하는 단계;
    상기 복수의 비트 데이터를 합하여 전체 비트 데이터를 산출하는 단계;
    상기 전체 비트 데이터에 기초하여 펄스 폭이 조절된 펄스 제어 신호를 출력하는 단계; 및
    상기 펄스 제어 신호에 기초하여 펄스 폭이 조절된 게이트 신호를 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  11. 제10항에 있어서, 복수의 기준 계조들에 기초하여 상기 영상 데이터의 레벨을 결정하는 단계; 및
    인접한 영상 데이터간의 레벨 변화에 따라 k-비트 데이터를 할당하는 단계를 더 포함하는 표시 장치의 구동 방법.
  12. 제10항에 있어서, 상기 전체 비트 데이터가 크면 펄스 폭이 작은 상기 펄스 제어 신호를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제10항에 있어서, 상기 임의의 전체 비트 데이터와 복수의 기준 카운트 값들을 비교하여 선택 제어 데이터를 생성하는 단계; 및
    상기 선택 제어 데이터에 기초하여 상기 복수의 펄스 제어 신호들 중 하나를 선택하여 출력하는 단계를 더 포함하는 표시 장치의 구동 방법.
  14. 제10항에 있어서, 상기 복수의 펄스 제어 신호들은 맵핑 테이블에 저장된 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제10항에 있어서, 상기 복수의 펄스 제어 신호들은 서로 다른 프리 챠지 구간과 서로 동일한 메인 챠지 구간을 가지며, 프리 챠지 구간은 이전 수평 라인의 데이터 전압을 현재 수평 라인에 미리 충전하는 구간이고, 상기 메인 챠지 구간은 현재 수평 라인의 데이터 전압을 현재 수평 라인에 충전하는 구간인 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제15항에 있어서, 상기 전체 비트 데이터가 크면 상기 프리 챠지 구간이 작은 펄스 제어 신호를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.

KR1020150078671A 2015-06-03 2015-06-03 표시 장치 및 이의 구동 방법 KR102295500B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150078671A KR102295500B1 (ko) 2015-06-03 2015-06-03 표시 장치 및 이의 구동 방법
US15/162,178 US10008144B2 (en) 2015-06-03 2016-05-23 Display apparatus and a method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150078671A KR102295500B1 (ko) 2015-06-03 2015-06-03 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20160142941A KR20160142941A (ko) 2016-12-14
KR102295500B1 true KR102295500B1 (ko) 2021-08-31

Family

ID=57452120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150078671A KR102295500B1 (ko) 2015-06-03 2015-06-03 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US10008144B2 (ko)
KR (1) KR102295500B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810001B (zh) * 2015-05-14 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及驱动方法
CN111710273B (zh) * 2019-03-18 2023-12-08 群创光电股份有限公司 显示设备
KR102655248B1 (ko) * 2019-05-10 2024-04-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301466A (en) * 1980-02-01 1981-11-17 Ampex Corporation Fast acting phase shifting apparatus for use in digital sampling systems
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
JP3814113B2 (ja) 1999-11-10 2006-08-23 株式会社日立製作所 マトリクス型表示装置
JP2001147669A (ja) 1999-11-18 2001-05-29 Sharp Corp 液晶表示装置および液晶表示装置の制御方法
JP4017371B2 (ja) * 2000-11-06 2007-12-05 三洋電機株式会社 アクティブマトリクス型表示装置
US6825834B2 (en) * 2000-11-06 2004-11-30 Sanyo Electric Co., Ltd. Active matrix display device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP4146421B2 (ja) * 2002-04-26 2008-09-10 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置およびｅｌ表示装置の駆動方法
KR100966129B1 (ko) * 2002-10-15 2010-06-25 소니 주식회사 메모리 장치
US20070132674A1 (en) * 2003-12-02 2007-06-14 Toshiba Matsushita Display Technology Co., Ltd. Driving method of self-luminous type display unit, display control device of self-luminous type display unit, current output type drive circuit of self-luminous type display unit
US7952553B2 (en) * 2006-06-12 2011-05-31 Samsung Electronics Co., Ltd. Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same
KR101434482B1 (ko) * 2007-12-13 2014-08-27 삼성디스플레이 주식회사 신호 처리 장치, 이를 이용한 데이터 보정 방법 및 이를구비한 표시 장치
KR101662839B1 (ko) 2009-12-18 2016-10-05 엘지디스플레이 주식회사 액정표시장치
KR101676608B1 (ko) * 2009-12-29 2016-11-16 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR101818454B1 (ko) * 2011-04-13 2018-01-15 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR20130057704A (ko) 2011-11-24 2013-06-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102068165B1 (ko) * 2012-10-24 2020-01-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
KR102036641B1 (ko) * 2012-11-06 2019-10-28 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
KR102115530B1 (ko) * 2012-12-12 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9191104B2 (en) 2013-06-25 2015-11-17 Maxim Integrated Products, Inc. Direct reference subtraction system for control of optical transmitters
US10178329B2 (en) * 2014-05-27 2019-01-08 Rambus Inc. Oversampled high dynamic-range image sensor

Also Published As

Publication number Publication date
US20160358529A1 (en) 2016-12-08
US10008144B2 (en) 2018-06-26
KR20160142941A (ko) 2016-12-14

Similar Documents

Publication Publication Date Title
JP6665228B2 (ja) 表示装置の駆動方法
JP5373372B2 (ja) 液晶表示装置の駆動装置及びその駆動方法
KR102211764B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101904818B1 (ko) 전기 습윤 표시 패널의 구동 방법 및 이를 수행하는 전기 습윤 표시 장치
CN105047128B (zh) 显示装置和用于驱动显示装置的方法
KR102269319B1 (ko) 표시 장치 및 이의 구동 방법
KR102164701B1 (ko) 표시 장치 및 이의 구동 방법
KR20140108957A (ko) 액정 표시 장치 및 영상 신호 처리 방법
KR20150092791A (ko) 액정 표시 장치
KR101319354B1 (ko) 액정 표시 장치 및 그의 영상 처리 방법
KR102295500B1 (ko) 표시 장치 및 이의 구동 방법
KR20170036175A (ko) 표시 장치 및 이의 구동 방법
US10210829B2 (en) Display apparatus and method of operation
KR101389232B1 (ko) 액정 표시 장치
US20090135099A1 (en) Plasma display device and driving method thereof
KR100599746B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 계조 표현방법
KR100846606B1 (ko) 플라즈마 디스플레이 장치 및 이의 어드레스 데이터 자동전력 제어 방법
KR101619047B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR100943951B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR102364433B1 (ko) 표시 장치 및 그 구동 방법
KR20170105176A (ko) 액정표시장치와 그 구동 방법
KR102558945B1 (ko) 극성 변경이 적용된 표시장치 및 이를 제어하는 방법
KR100859692B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100570626B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20040065615A (ko) 플라즈마 디스플레이 패널 및 그 계조 구현 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant