JP2004159314A - メモリ装置、動きベクトルの検出装置および検出方法 - Google Patents
メモリ装置、動きベクトルの検出装置および検出方法 Download PDFInfo
- Publication number
- JP2004159314A JP2004159314A JP2003354007A JP2003354007A JP2004159314A JP 2004159314 A JP2004159314 A JP 2004159314A JP 2003354007 A JP2003354007 A JP 2003354007A JP 2003354007 A JP2003354007 A JP 2003354007A JP 2004159314 A JP2004159314 A JP 2004159314A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- bit line
- memory unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
【解決手段】第1のフレーム(参照フレーム)の画素データを、メモリセルアレイ部20aの、ビット線BLが延びる方向に並ぶ複数のメモリセルからなるユニットAに、ストレートバイナリの形式で記憶する。第2のフレーム(探索フレーム)の画素データを、メモリセルアレイ部20bの、ビット線BLが延びる方向に並ぶ複数のメモリセルからなるユニットBに2の補数の形式で記憶する。この第1、第2のフレームの画素データに係るワードWL線を同時に活性化し、この複数のワード線WLに接続された複数のメモリセルのキャパシタの蓄積電荷を1つのビット線BL上で結合する。A/Dコンバータ53は、その電荷総量に対応した値のデジタル信号、つまり差分絶対値を出力する。画素データの読み出し時に同時に減算、絶対値変換などの処理が実行される。
【選択図】 図8
Description
この動きベクトル検出回路200は、参照フレームの画像信号Diが入力される入力端子201と、この参照フレームの画像信号Diを蓄積する参照フレームメモリ202と、探索フレームの画像信号を蓄積する探索フレームメモリ203とを有している。入力端子201からあるフレームの画像信号Diがフレームメモリ202に供給されて書き込まれる際に、このフレームメモリ202に記憶されていた1フレーム前の画像信号が読み出されてフレームメモリ203に供給されて書き込まれる。
入力端子201に入力される画像信号Diは参照フレームメモリ202に供給され、参照フレームの画像信号として蓄積される。またこの際、フレームメモリ202に記憶されていた1フレーム前の画像信号は、読み出されてフレームメモリ203に供給され、探索フレームの画像信号として蓄積される。
図1は、実施の形態としての動き補償予測符号化装置100の構成を示している。
入力端子101に入力される画像信号Diは、減算器102および動きベクトル検出回路111に供給される。減算器102では、この画像信号Diと動き補償回路110から供給される予測画像信号との差分が演算される。
この動きベクトル検出回路111では、ブロックマッチング法により動きベクトルが検出される。これは、図2に示すように、探索フレームの候補ブロックを所定の探索範囲内で移動し、参照フレームの参照ブロックと最も合致している候補ブロックを検出することにより、動きベクトルを求めるものである。
この動きベクトル検出回路111は、画像信号Diを参照フレームの信号としてメモリ部122に入力する入力端子121と、この参照フレームの画像信号Diおよび探索フレームの画像信号を蓄積するメモリ部122とを有している。このメモリ部122は、差分絶対値生成手段を構成している。
このメモリブロック10は、メモリセルアレイ20と、記憶データ入出力用ポート30と、ロウアドレスデコーダ40と、演算データ出力用ポート50と、制御回路80とを有している。
このメモリブロック10は、演算データ出力用ポート50を除く部分のみで、メモリセルアレイ20の所定のメモリセルMLに対する、記憶データの書き込み、読み出しが可能である。
Qb=Qc×Cb/(Cm+Cb) ・・・(1)
このメモリブロック60は、演算データ出力用ポート50を除く部分のみで、メモリセルアレイ70の所定のメモリセルMLに対する、記憶データの書き込み、読み出しが可能である。
ロウアドレスデコーダ40には、アドレスバッファ41を介してロウアドレスが入力される。ロウアドレスデコーダ40は、このロウアドレスに対応して、メモリセルアレイ70の、所定の参照ブロックのbw×bh個の画素位置に対応したロウ方向のユニットAに係る複数のワード線WLを同時に活性化する(図18参照)。ここで、bwは参照ブロックの水平方向の画素数、bhは参照ブロックの垂直方向の画素数を示している。これにより、各ビット線BL上で、それぞれ、活性化されたbw×bh個のユニットAに係る複数のワード線WLに接続された複数のメモリセルMLのキャパシタCの蓄積電荷が結合される。
入力端子121に入力される画像信号Diはメモリ部122を構成する参照フレームメモリ部122aに、参照フレームの画像信号として蓄積される。またこの際、参照フレームメモリ部122bに記憶されていた1フレーム前の画像信号は、読み出されて探索フレームメモリ部122bに、探索フレームの画像信号として蓄積される。この場合、参照フレームメモリ部122aより読み出された8ビットのストレートバイナリ形式の画素データが、メモリ部122の外部に設けられた2の補数変換部123で2の補数形式の画素データに変換され、9ビットの画素データとして探索フレームメモリ部122bに書き込まれる。
まず、ステップST1で、処理を開始し、ステップST2で、メモリ部122の参照フレームメモリ部122aに記憶されている画像信号Diを読み出し、2の補数変換部123によってストレートバイナリ形式のデータから2の補数形式のデータに変換し、その後に探索フレームの画像信号としてメモリ部122の探索フレームメモリ部122bに書き込む。また、ステップST3で、入力端子121から参照フレームの画像信号Diを入力し、この画像信号をメモリ部122の参照フレームメモリ122aに書き込む。
Claims (11)
- それぞれビット線およびワード線に接続され、マトリクス状に配された複数のメモリセルからなり、第1のフレームの画像信号を記憶する第1のフレームメモリ部と、
それぞれビット線およびワード線に接続され、マトリクス状に配された複数のメモリセルからなり、第2のフレームの画像信号を記憶する第2のフレームメモリ部とを備え、
上記第1のフレームメモリ部および上記第2のフレームメモリ部は上記ビット線が延びる方向である行方向に連続して形成され、
上記第1のフレームメモリ部および上記第2のフレームメモリ部では、1つのビット線上で、活性化された複数のワード線に接続された複数のメモリセルのキャパシタの蓄積電荷の結合が可能とされ、
上記第1のフレームメモリ部および上記第2のフレームメモリ部は、それぞれのビット線に接続される複数のメモリセルが所定数のワード線に接続される所定数のメモリセル毎のユニットに分割され、該分割された各ユニットにそれぞれ1個の画素データが記憶され、
上記第1のフレームメモリ部の上記各ユニットには、それぞれ上記第1のフレームの画像信号を構成する画素データがストレートバイナリの形式で記憶され、上記第2のフレームメモリ部の上記各ユニットには、それぞれ上記第2のフレームの画像信号を構成する画素データが2の補数の形式で記憶され、
上記第1のフレームメモリ部の所定データに係る複数のワード線および上記第2のフレームメモリ部の所定データに係る複数のワード線を同時に活性化する活性化手段と、
複数のビット線のうちいずれか1つのビット線を選択するビット線選択手段と、
上記ビット線選択手段で選択されたビット線上に得られた電荷総量に対応した値のデジタル信号を出力する信号出力手段とをさらに備える
ことを特徴とするメモリ装置。 - 上記活性化手段で活性化されるワード線に対応して上記第1のフレームメモリ部および上記第2のフレームメモリ部にそれぞれ記憶されている1ライン分の画素データを待避しておく待避手段をさらに備える
ことを特徴とする請求項1に記載のメモリ装置。 - 上記第1のフレームメモリ部または上記第2のフレームメモリ部に記憶されている画素データの記憶位置を列方向に移動する記憶位置移動手段をさらに備える
ことを特徴とする請求項1に記載のメモリ装置。 - 1つの画素データがNビット(Nは正の整数)のデータであるとき、該1つの画素データに係るワード線はN本であり、上記N本のワード線に接続されたN個のメモリセルのキャパシタは、上記Nビットのデータの各ビットの重みに対応した容量を持つ
ことを特徴とする請求項1に記載のメモリ装置。 - それぞれビット線およびワード線に接続され、マトリクス状に配された複数のメモリセルからなるメモリ部を備え、
上記メモリ部では、1つのビット線上で、活性化された複数のワード線に接続された複数のメモリセルのキャパシタの蓄積電荷の結合が可能とされ、
上記メモリ部は、それぞれのビット線に接続される複数のメモリセルが、所定数のワード線に接続される所定数のメモリセル毎のユニットに分割され、該分割された各ユニットにそれぞれ1個のデータが記憶され、
複数のデータに係るワード線を同時に活性化する活性化手段と、
複数のビット線のうちいずれか1つのビット線を選択するビット線選択手段と、
上記ビット線選択手段で選択されたビット線上に得られた電荷総量に対応した値のデジタル信号を出力する信号出力手段とをさらに備える
ことを特徴とするメモリ装置。 - 1つのデータがNビット(Nは正の整数)のデータであるとき、該1つのデータに係るワード線はN本であり、上記N本のワード線に接続されたN個のメモリセルのキャパシタは、上記Nビットのデータの各ビットの重みに対応した容量を持つ
ことを特徴とする請求項5に記載のメモリ装置。 - 上記メモリ部は、上記ビット線が延びる方向である行方向には1フレームの複数の画素位置に対応した個数のユニットを有し、上記ワード線が延びる方向である列方向には探索位置に対応した個数のユニットを有し、
上記メモリ部の各行の複数のユニットには、それぞれ対応する参照フレームの画素位置の画素データと探索フレームの複数の探索位置の画素データとの差分絶対値のデータが記憶され、
上記活性化手段は、上記参照フレームの参照ブロックを構成する各画素の画素位置に対応するユニットに係るワード線を同時に活性化する
ことを特徴とする請求項5に記載のメモリ装置。 - 参照フレームの画像信号および探索フレームの画像信号を用い、上記参照フレームの各画素毎に、その画素データと上記探索フレームの複数の探索位置の画素データとの差分絶対値を生成する差分絶対値生成手段と、
上記差分絶対値生成手段で生成された差分絶対値を用いて、上記参照フレームの各参照ブロック毎に、該参照ブロックと該参照ブロックに対応した上記探索フレームの探索範囲内の複数の候補ブロックのそれぞれとの間の差分絶対値和を生成する差分絶対値和生成手段と、
上記参照フレームの各参照ブロック毎に、上記差分絶対値和生成手段で生成された複数の差分絶対値和に基づいて、上記参照ブロックに対応した動きベクトルを検出する動きベクトル検出手段と
を備えることを特徴とする動きベクトル検出装置。 - 上記差分絶対値生成手段は、
それぞれビット線およびワード線に接続され、マトリクス状に配された複数のメモリセルからなり、上記参照フレームの画像信号を記憶する第1のフレームメモリ部と、
それぞれビット線およびワード線に接続され、マトリクス状に配された複数のメモリセルからなり、上記探索フレームの画像信号を記憶する第2のフレームメモリ部とを備え、
上記第1のフレームメモリ部および上記第2のフレームメモリ部は上記ビット線が延びる方向である行方向に連続して形成され、
上記第1のフレームメモリ部および上記第2のフレームメモリ部では、1つのビット線上で、活性化された複数のワード線に接続された複数のメモリセルのキャパシタの蓄積電荷の結合が可能とされ、
上記第1のフレームメモリ部および上記第2のフレームメモリ部は、それぞれのビット線に接続される複数のメモリセルが、所定数のワード線に接続される所定数のメモリセル毎のユニットに分割され、該分割された各ユニットにそれぞれ1個の画素データが記憶され、
上記第1のフレームメモリ部の上記各ユニットには、それぞれ上記参照フレームの画像信号を構成する画素データがストレートバイナリの形式で記憶され、上記第2のフレームメモリ部の上記各ユニットには、それぞれ上記探索フレームの画像信号を構成する画素データが2の補数の形式で記憶され、
上記第1のフレームメモリ部の所定データに係る複数のワード線および上記第2のフレームメモリ部の所定データに係る上記複数のワード線を同時に活性化する活性化手段と、
上記第1のフレームメモリ部または上記第2のフレームメモリ部に記憶されている画素データの記憶位置を列方向に移動する記憶位置移動手段と、
複数のビット線のうちいずれか1つのビット線を選択するビット線選択手段と、
上記ビット線選択手段で選択されたビット線上に得られた電荷総量に対応した値のデジタル信号を出力する信号出力手段とをさらに備える
ことを特徴とする請求項8に記載の動きベクトル検出装置。 - 差分絶対値和生成手段は、
それぞれビット線およびワード線に接続され、マトリクス状に配された複数のメモリセルからなるメモリ部を備え、
上記メモリ部では、1つのビット線上で、活性化された複数のワード線に接続された複数のメモリセルのキャパシタの蓄積電荷の結合が可能とされ、
上記メモリ部は、それぞれのビット線に接続される複数のメモリセルが、所定数のワード線に接続される所定数のメモリセル毎のユニットに分割され、
上記メモリ部は、上記ビット線が延びる方向である行方向には1フレームの複数の画素位置に対応した個数のユニットを有し、上記ワード線が延びる方向である列方向には探索位置に対応した個数のユニットを有し、
上記メモリ部の各行の複数のユニットには、それぞれ対応する参照フレームの画素位置の画素データと探索フレームの複数の探索位置の画素データとの差分絶対値のデータが記憶され、
上記参照フレームの参照ブロックを構成する各画素の画素位置に対応するユニットに係るワード線を同時に活性化する活性化手段と、
複数のビット線のうちいずれか1つのビット線を選択するビット線選択手段と、
上記ビット線選択手段で選択されたビット線上に得られた電荷総量に対応した値のデジタル信号を出力する信号出力手段とをさらに備える
ことを特徴とする請求項8に記載の動きベクトル検出装置。 - 参照フレームの画像信号および探索フレームの画像信号を用い、上記参照フレームの各画素毎に、その画素データと上記探索フレームの複数の探索位置の画素データとの差分絶対値を生成する工程と、
上記生成された差分絶対値を用いて、上記参照フレームの各参照ブロック毎に、該参照ブロックと該参照ブロックに対応した上記探索フレームの探索範囲内の複数の候補ブロックのそれぞれとの間の差分絶対値和を生成する工程と、
上記参照フレームの各参照ブロック毎に、上記生成された複数の差分絶対値和に基づいて、上記参照ブロックに対応した動きベクトルを検出する工程と
を備えることを特徴とする動きベクトル検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354007A JP4543307B2 (ja) | 2002-10-15 | 2003-10-14 | メモリ装置、および動きベクトルの検出装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300903 | 2002-10-15 | ||
JP2003354007A JP4543307B2 (ja) | 2002-10-15 | 2003-10-14 | メモリ装置、および動きベクトルの検出装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004159314A true JP2004159314A (ja) | 2004-06-03 |
JP2004159314A5 JP2004159314A5 (ja) | 2006-11-30 |
JP4543307B2 JP4543307B2 (ja) | 2010-09-15 |
Family
ID=32827906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003354007A Expired - Fee Related JP4543307B2 (ja) | 2002-10-15 | 2003-10-14 | メモリ装置、および動きベクトルの検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543307B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100804895B1 (ko) | 2005-06-30 | 2008-02-20 | 세이코 엡슨 가부시키가이샤 | 표시 장치 및 전자 기기 |
KR100828792B1 (ko) | 2005-06-30 | 2008-05-09 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
KR100850614B1 (ko) | 2005-06-30 | 2008-08-05 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
KR20160136463A (ko) * | 2009-07-16 | 2016-11-29 | 쥐에스아이 테크놀로지 이스라엘 리미티드 | 연산을 수행하기 위해 기억 셀을 이용하는 장치 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07203457A (ja) * | 1993-12-27 | 1995-08-04 | Oki Electric Ind Co Ltd | 動きベクトル検出装置 |
JPH09244875A (ja) * | 1996-03-13 | 1997-09-19 | Tadahiro Omi | 半導体演算回路 |
JPH11177892A (ja) * | 1997-12-08 | 1999-07-02 | Nikon Corp | 動き検出用固体撮像装置 |
JP2000035878A (ja) * | 1998-07-17 | 2000-02-02 | Texas Instr Japan Ltd | 加算演算装置及び加算演算機能付き半導体メモリ装置 |
JP2000333183A (ja) * | 1999-05-25 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 動きベクトル検出方法 |
-
2003
- 2003-10-14 JP JP2003354007A patent/JP4543307B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07203457A (ja) * | 1993-12-27 | 1995-08-04 | Oki Electric Ind Co Ltd | 動きベクトル検出装置 |
JPH09244875A (ja) * | 1996-03-13 | 1997-09-19 | Tadahiro Omi | 半導体演算回路 |
JPH11177892A (ja) * | 1997-12-08 | 1999-07-02 | Nikon Corp | 動き検出用固体撮像装置 |
JP2000035878A (ja) * | 1998-07-17 | 2000-02-02 | Texas Instr Japan Ltd | 加算演算装置及び加算演算機能付き半導体メモリ装置 |
JP2000333183A (ja) * | 1999-05-25 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 動きベクトル検出方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100804895B1 (ko) | 2005-06-30 | 2008-02-20 | 세이코 엡슨 가부시키가이샤 | 표시 장치 및 전자 기기 |
KR100828792B1 (ko) | 2005-06-30 | 2008-05-09 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
KR100850614B1 (ko) | 2005-06-30 | 2008-08-05 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
KR20160136463A (ko) * | 2009-07-16 | 2016-11-29 | 쥐에스아이 테크놀로지 이스라엘 리미티드 | 연산을 수행하기 위해 기억 셀을 이용하는 장치 및 방법 |
KR101714559B1 (ko) | 2009-07-16 | 2017-03-09 | 쥐에스아이 테크놀로지 인코포레이티드 | 연산을 수행하기 위해 기억 셀을 이용하는 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4543307B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100966129B1 (ko) | 메모리 장치 | |
US7573939B2 (en) | Memory cell circuit, memory device, motion vector detection device, and motion compensation prediction coding device | |
TW302444B (en) | Full-search block matching motion estimation processor | |
US5576772A (en) | Motion vector detection apparatus and method | |
US8218635B2 (en) | Systolic-array based systems and methods for performing block matching in motion compensation | |
US20040258154A1 (en) | System and method for multi-stage predictive motion estimation | |
US20060002471A1 (en) | Motion estimation unit | |
US20050163220A1 (en) | Motion vector detection device and moving picture camera | |
US7002587B2 (en) | Semiconductor device, image data processing apparatus and method | |
JPH04150284A (ja) | 動ベクトル検出方法およびその装置 | |
US20070092008A1 (en) | Context-aware frame memory scheme for motion compensation in video decoding | |
JP4543307B2 (ja) | メモリ装置、および動きベクトルの検出装置 | |
US7113416B2 (en) | Associative memory apparatus for searching data in which manhattan distance is minimum | |
US20060203905A1 (en) | Video coding system | |
JP2008060836A (ja) | 動きベクトル探索方法及び装置 | |
CN110213592B (zh) | 适用于hevc标准中运动估计的电路及其工作方法 | |
US7773673B2 (en) | Method and apparatus for motion estimation using adaptive search pattern for video sequence compression | |
JP2564504B2 (ja) | 画像メモリ− | |
US5930403A (en) | Method and apparatus for half pixel SAD generation utilizing a FIFO based systolic processor | |
WO2000064182A1 (en) | Motion estimation | |
JP4003529B2 (ja) | 動きベクトル検出回路と動きベクトル検出方法 | |
Acken et al. | An architectural design for parallel fractal compression | |
US20050078120A1 (en) | Apparatus for processing data, memory bank used therefor, semiconductor device, and memory for reading out pixel data | |
JP2003208789A (ja) | 半導体メモリ装置、動きベクトル検出装置および動き補償予測符号化装置 | |
JP2003208789A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091008 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |