TWI238473B - Semiconductor device and the manufacturing method thereof - Google Patents

Description

1238473 玖、發明說明： 【發明所屬之技術領域】 發明領域 本發明係關於元件分離時採用淺溝隔離法（shau〇w 5 Trench Isolation，STI)的半導體裝置及其製造方法。 L先前技術j 發明背景 分離電晶體等之元件的元件分離技術之一為淺溝隔離 法(ST1)。第9至13圖係將元件分離方法中採用了習知之訂工 1〇法的半導體裝置之製造方法表現成製程順序的斷面圖。再 者，第13至η圖中之A圖及B圖表示互相正交的斷面。亦

即，第13至17圖中沿著各A圖之η —η線的斷面，相當於各B 圖。 在習知之半導體裝置的製造方法中，首先如第13Α及 15 13Β圖所示，切基板51的表面上形成氧化膜52,於其上再 形成SlN膜53。硼等雜質被導入矽基板51中。其次，在siN 膜53上形成光阻膜，再將該光阻膜圖案化成預定形成元件 分離區域的部份被開口的形狀，藉而形成光阻圖案Μ。再 者’將硼導人♦基板時’德板51即成為p型半導體基板， 2〇也有將n型雜質導入以使矽基板51成為n型半導體基板者。 其次，如第14Α及14Β圖所示，以光阻圖案61作為遮 罩，對SiN膜53、氧化膜52及矽基板51進行蝕刻。其結果， 即在矽基板上形成溝槽54。然後除去光阻圖案61。 之後’如第15A及15B圖所示，在卯代至⑽叱左右 1238473 實施矽基板51之熱氧化，藉以在溝槽54之側壁面及底面形 成熱氧化膜55。 接著，如第16A及16B圖所示，以化學氣相沉積法(CVD) 全面地形成氧化矽膜56。 5 其次，直到露出SiN膜53為止，以化學機械研磨法(CMp) 進行氧化矽膜56之平坦化蝕刻。之後除去殘存於形成元件 分離區域之預定區域以外的區域之siN膜53。如第PA及 17B圖所示，藉此等步驟形成元件分離區域57。 但是，如上所述之製造方法中，在溝槽54的側壁面及 1〇底面形成熱氧化膜％時，由於高溫的熱處理，所以會如第 18圖所示般，發生被導入矽基板51中之雜質，例如硼的向 外擴散。尤其於此熱氧化時，由於在形成元件分離之預定 區域以外的區域形成有SiN膜53,因此雜質之向外擴散易發 生於矽基板51之形成有溝槽54的壁面附近。其結果，在該 15壁面附近，雜質濃度降低，而且形成雜質濃度不均勻的區 域58。 如果存在此種濃度變得不均勻的區域58，電晶體就會 寄生在壁面上端的角落，而且熱氧化膜55的特性會改變。 因此’為了消除該區域58，而有必須再次將硼等雜質加以 20離子佈植到區域58附近的問題。 因此’為了適當地防止雜質之向外擴散，而有藉實施 電聚氣化取代熱氧化的方式，在溝槽的側壁面及底面形成 氧化膜的方法被提出。第19A及19B圖所示為採用電漿氧化 的習知半導體裝置之製造方法的斷面圖。沿第19A圖中的m 1238473 一III線之斷面相當於第19B圖。再者，第19A及19B圖中， 與第13A及13B圖至第ΠΑ及17B圖所表示者為相同之構成 要件時，註記相同的符號。 此法中所採用之電漿氧化，不需要如熱氧化般之高溫 5處理。例如可以在400t左右的溫度進行成媒作#。因此， 可防止硼等雜質之向外擴散。 但疋，在採用電漿氧化之習知的半導體裝置之製造方 法中，雜質的向外擴散雖受到抑制，但是仍有形成寄生電 晶體的問題。此種現象稱為凸點(hump)。 10 本發明即是有鑑於相關問題而完成者，目的在於提供 一種可防止凸點發生，且可獲得良好特性之半導體裝置及 其製造方法。 C發明内容；1 發明概要 15 树明人為解決上述問題專心反覆檢討的結果，發現 在習知之採用電漿氧化的半導體裝置之製造方法中，係如 第2〇圖所示，因為石夕基板51之形成有溝槽54的壁面上端， 角落處就那樣尖尖的，所以會產生凸點。此外，本發明人 也發現’角落處像這樣地形成尖角的原因是由於，相對於 在…、氧化中’因為實施〶溫處理，故角部變圓，在電浆氧 化中，卻因為在低溫形成«氧化膜59,故角部未變圓。 因此本發明人為排除此原因，乃思及以下所示之發明的 各種態樣。 本發明之半導體裝置的製造方法，特徵係在半導體基 1238473 板的表面^/成7L件分離用的溝槽後，於前述溝槽之至少侧 !面上以電忒氣化法、電漿氮化法、或至少包含電漿 化法及電漿氮化法， y丄、 之至少一者的一系列成膜法开> 成絕緣 膜…、、後藉由對別塊半導體基板實施熱氧化，將前述半導 體基板之前述溝摊μ 曰的前述側壁面之最上端部位形成圓滑的 曲面- ^ 10 15 ,以此種方去所製造之本發明的半導體裝置，具有於表 形成有兀件刀離用溝槽的半導體基板，和在前述溝 ^側壁面上，形成有從《氧化膜、電漿氮化膜 電装氧氮化膜所構成之族群中_的-種絕緣膜，和^ 入别述溝射之元件㈣魏_。因此，該半導體里 7徵在於前述半導體基㈣前述溝槽之前述側壁' 上部位被形成為圓滑的曲面。 W破 上述之本發明的半導體裝置之製造方法中，由 槽之至少側壁面上形成„氧化膜、電_氮化_ = 氣化膜，故當此絕緣獅成時，不會發 二電衆 的雜質向外擴散的情況。另，單純 ，、 導體基板 電衆氮氧化膜或電!緣⑽時，和 W電錢化媒、 π為知之形成電带 的方法一樣，由於電晶體的寄生導致作 I乳化犋 20 此 此，在本發明中係於形成電漿氧化膜、^降低。相對於 衆氮化膜後，再實施該絕緣膜的熱氧彳t氮氧化祺或電 最表面與溝槽的壁面相交之部位曲*以使半導體的 叫珣化。其結果 基板的最表面與溝槽的壁面邊形成曲面邊才、 該此部位變得難以寄生。因此，可〜〜 目又 乂各易地獲得特士 1238473 且信賴性高之半導體裝置。 圖式簡單說明 第1A及1B圖所示為和本發明的實施態樣有關之半導 體裝置的製造方法之斷面圖。 5 第2A及2B圖所示為和本發明的實施態樣有關之半導 體裝置的製造方法之斷面圖，表示第1A及1B圖所示步驟之 下一步驟的斷面圖。 第3A及3B圖所示為和本發明的實施態樣相關之半導 體裝置的製造方法之斷面圖，表示第2A及2B圖所示步驟之 10 下一祭驟的斷面圖。 第4A及4B圖所示為和本發明的實施態樣相關之半導 體裝置的製造方法之斷面圖，表示第3A及3B圖所示步驟之 下一步驟的斷面圖。 第5A及5B圖所示為和本發明的實施態樣相關之半導 15 體裝置的製造方法之斷面圖，表示第4A及4B圖所示步驟之 下一步驟的斷面圖。 第6A及6B圖所示為和本發明的實施態樣相關之半導 體裝置的製造方法之斷面圖，表示第5A及5B圖所示步驟之 下一步驟的斷面圖。 20 第7圖所示為本發明的實施態樣中之半導體基板狀態 示意斷面圖。 第8A及8B圖為關於本發明實施態樣之半導體裝置的 製造方法中，形成電漿氮化膜時之示意圖，即對應第3A及 3B圖所示步驟之斷面圖。 1238473 第9A及9B圖為關於本發明實施態樣之半導體裝置的 製造方法中，形成電漿氮化膜時之示意圖，即對應第4A及 4B圖所示步驟之斷面圖。 第10 A及10 B圖為關於本發明實施態樣之半導體裝置 5的製造方法中，形成電漿氧化膜時之示意圖，即對應第3A 及3B圖所示步驟之斷面圖。 第11A及11B圖為關於本發明實施態樣之半導體裝置 的製造方法中，形成電漿氧化骐時之示意圖，即對應第4A 及4B圖所示步驟之斷面圖。 10 帛12圖可用於本發明的實施態樣之配備輻射線形開槽 天線(radid line slot amenna)的電漿處理裝置之概略構成模 式不意圖。 第13A及13B圖所示係在元件分離方法中採用習知的 爪法之半導體裝置的製造方法之斷面圖。 15 第14A及14B圖所示為習知之半導體裝置的製造方法 示意圖，即第13圖所示步驟之下—步驟的斷面圖。 第15A及15B圖為習知之半導體裝置的製造方法示意 圖，即第14圖所示步驟之下—步驟的斷面圖。 第16A及16B圖為習知之半導體裝置的製造方法示意 20圖，即第15圖所示步驟之下—步_斷面圖。 第17A及17BU習知之半導體裝置的製造方法示意 圖，即第16圖所示步驟之下一步騍的斷面圖。 第18圖為習知之半導體襄置的製造方法之向外擴散的 示意斷面圖。 1238473 第m及1½圖係採用電聚氣化之習知的半導體裝置 之製造方法的示意斷面圖。 第20圖為採用電敷氧化時之石夕基板狀態的示意斷面 圖。 5 【實施方式】 較佳實施例之詳細說明 以下將參照所附圖式具體說明本發明的實施態樣所相 關之半導體裝置及其製造方法。此處為求方便，關於半導 體裝置的構造係與其形成方法一併說明。第丨到6圖係將與 1〇本發明的實施態樣相關之半導體裝置的製造方法依步驟順 序表示的斷面圖。第1到6圖中沿A圖之線的斷面，相當 於各B圖的(b)。 本實施態樣中，首先如第1A&1B圖所示，在矽基板等 之半導體基板1的表面上形成1 nm〜80 nm左右膜厚之氧化 15膜2 ’再於其上形成50 nm〜250 nm左右膜厚之SiN膜3。半 導體基板1中預先導入硼等雜質。接著，在氮化矽膜3上形 成光阻膜，並將該光阻膜圖案化成預定形成元件分離區域 的部份所開口的形狀，藉而形成光阻圖案11。再者，雖然 半導體基板1中被導入以硼時，半導體基板1即成為P型半導 20 體基板，但是也可以導入η型雜質，藉以將半導體基板1做 成η型半導體基板。 其次，如第2Α、2Β圖所示，以光阻圖案11做遮罩蝕刻 SiN膜3、氧化膜2及半導體基板1。其結果，在半導體基板1 上形成深度1〇〇 nm〜600 nm左右之溝槽4。然後’除去光阻 1238473 圖案11。 之後，如第3A、3B圖所示，在300°C〜650°C左右的處 理溫度下，於溝槽4的側壁面及底面形成0·5 nm〜30 nm左 右膜厚之電漿氮氧化膜。一般之利用熱處理的氧化方法中 5 係，在650°C左右的溫度下將半導體基板插入熱處理裝置， 但是為了使來自半導體基板的雜質之向外擴散比熱處理更 為降低，而以在該溫度以下形成電漿氮氧化膜為宜。於形 成該電漿氮氧化膜5時，係在含有例如，N20或〇2及N2或NH3 之氣體的電漿環境中，使游離基Ο*及N*產生，或是使游離 10基產生。另外，在電漿氮氧化膜5的成長時所使用 之氣體中，使其含有例如氪(Kr)或氬(Ar)等稀有氣體亦佳， 也可使含有氫氣(H2)。 形成電漿氧化膜5之後，在90(TC〜ll〇〇t左右，於電 衆氮氧化膜5的下層，形成5 nm〜100 nm左右膜厚之熱氧化 15膜。此熱氧化的結果，如第4A及4B圖所示，電聚策氧化膜 5變厚半導體基板1之最表面與溝槽4的壁面相交之角部隨 之變圓。希望在90(TC左右以上的溫度進行熱氧化處理的原 因，就是為了使該角部變圓。此時，與習知之形成熱氧化 膜105之製程不同，由於溝槽4的側壁面及底面被電漿氮氧 20化膜5所覆蓋，故即使在高溫下進行熱氧化處理，也不發生 棚等雜質的向外擴散。 熱氧化膜的膜厚，與通道長度相比如果太大，則角部 之圓弧也變大，通道長度實質地會變長，而如果與縫道長 度相比過小時，則角部無法變圓。因此，熱氧化膜的膜厚 12 1238473 以設成通道長度的1%至20%左右為佳。另，電漿氮氧化膜5 之膜厚，比起熱氧化膜之膜厚，如果過大，在熱氧化時角 部無法充分變圓，而與熱氧化膜之膜厚相比如果過小，則 無法充分抑制從半導體基板的向外擴散。因此，電漿氮氧 5化膜5之膜厚’以設成熱氧化膜膜厚之10%至30%左右為佳。 接著’如第5A、5B圖所示，以例如化學氣相沉積法 (CVD)，全面形成氧化矽膜6，將溝槽4以氧化矽膜6完全埋 起來。 其次，直到SiN膜3露出來為止，以化學機械研磨法 10 (CMP)進行氧化矽膜6之平坦化蝕刻。然後如第6A、6B圖所 示，使用磷酸等除去殘留在形成元件分離區域之預定區域 以外的區域之SiN膜3。藉此等製程，形成元件分離區域7。 之後，在由元件分離區域7所區劃成之元件區域内形成 電晶體等元件，再於其上層形成層間絕緣膜及配線等，完 15 成半導體裝置。 若根據此種和本實施態樣相關之半導體裝置的製造方 法，則由於形成電漿氮氧化膜5以取代習知的熱氧化膜，所 以在該絕緣膜形成時，不會發生來自半導體基板1的雜質向 外擴散的情形。因此，即使之後不進行雜質之離子植入， 2〇 電晶體的寄生等不良情況也不易發生。 另外，單純只形成電漿氮氧化膜5時，與知之形成電漿 氧化膜的方法相同，由於電晶體的寄生以致信賴性降低。 但是，在本實施態樣係透過在形成電漿氮氧化膜5之後，再 於電漿氮氧化膜5之下層形成熱氧化膜的方式，將半導體基 13 1238473 « * 板1之最表面和溝槽4之壁面的交接部位予以曲面化。此結 果’如第7圖所7F，半導體基板丨之最表面和溝槽4之壁面邊 形成曲面邊相接，電晶體難以寄生於此部位。 此處，在上述之實施態樣雖於溝槽4之侧壁面及底面形 5成電漿氮氧化膜5’但是也可形成電漿氧化膜或電漿氮化膜 來取代電漿氮氧化膜5，之後再於電衆氮化膜、電漿氧化膜 或電漿氮化膜之下層形成熱氧化膜。 形成電漿氮化膜以取代電漿氮氧化膜5時，如第8A、8b 圖（對應於第3A、3B圖）所示，在3〇(TC〜65(rc左右的處理 1〇溫度下，於溝槽4之側壁面及底面形成0.5 rnn〜30 rim左右 膜厚之電漿氮化膜21。在一般之利用熱處理的氧化方法 中，雖於650°C左右之溫度將半導體基板插入熱處理裴置， 但是為了使來自半導體基板之雜質的向外擴散比熱處理更 為降低’以在該溫度以下形成電衆氮化膜為佳。於該電漿 15氮化膜21形成時，係在含有例如&或NH3氣體之電漿環境 中，使游離基N*或ΝΗ#產生。此外，於電漿氮化膜21的成 長時所使用之氣體中，亦可使其含有例如氪(Kr)或氬(Ar) 等稀有氣體，使其含有氫氣(H2)亦佳。 形成電漿氮化膜21後，在900°C〜110(TC左右使臈厚5 20 nm〜100 nm左右之熱氧化膜形成於電漿氮化膜21的下 層。此熱氧化的結果，如第9A、9B圖（對應於第4A、4B圖） 所示，電漿氮化膜21變厚，半導體基板1之最表面和溝槽4 之壁面交接的角部隨著變圓。希望在900°C左右以上的溫度 進行熱氧化處理的目的即是為了使該角落處變圓。此時， 14 1238473 與習知之形賴氧化膜105的製程不同，因溝槽4之側壁面 及底面為電漿氮化膜21所覆蓋，故即使在高溫下進行熱氧 化處理’也不會發生硼等雜質之向外擴散。 再者’形成電漿氧化膜以取代電漿氮氧化膜5時，如第 5 l〇A 10B圖（對應於第3A、3B圖）所示，在3〇〇。〇〜65〇。匚左 右之處理溫度下’於溝槽4之側壁面及底面形成膜厚〇5舰 〜30 nm左右之電漿氧化膜22。—般之利用熱處理的氧化方 法中，係於65Gt左右之溫度將半導縣板插人熱處理裝 置，惟為了使來自半導體基板之雜質的向外擴散情形比熱 H)處理更為降低，以在該溫度以下形成電聚氧化膜者為佳。 於形成該電漿氧化膜22時，係在含有例如氧氣(〇2)之電浆環 境中’使游離基Ο*產生。此外，於電漿氧化臈22成長時所 使用之氣體中’亦可使其含有例如氪㈣或氬㈤等之稀有 氣體，使其含有氫氣(h2)亦佳。 15 形成電漿氧化膜22後，在9〇(TC〜U0(TC左右的溫度， 於電衆氧化膜22之下層形成膜厚5 nm〜1〇〇 nm左右之熱氧 化膜。此熱氧化的結果，如第UA、UB圖（對應於第从、 侧）所示’電漿氧化膜22變厚，半導體基板！之最表面和 溝槽4之壁面相交的角部隨之變圓。希望在靴左右以上 20的溫度進灯熱氧化處理就是為了使該角部變圓。此時，與 習知之形成熱氧化膜105的製程不同，因溝槽4之側壁面及 底面為電漿氧化膜22所覆蓋，故即使在高溫下進行熱氧化 處理，也不會發生删等雜質向外擴散的情形。 像这樣，即使在形成電製氮化膜U或電激氧化膜Μ以 15 1238473 取代電漿氮氧化膜5時，也可防止來自半導體基板之雜質向 外擴散，同時可以讓溝槽之壁面上端變圓。因此，電晶體 不易寄生，可獲得高信賴度。 再者，電漿氮氧化膜、電漿氮化膜或電漿氧化膜之形 5成方法，及其形成時所使用之電漿處理裝置並無特殊限 制，惟以使用如下之裝置來形成電漿氮氧化膜、電聚氮化 膜或電漿氧化膜為佳。 具體而言，係使用如第12圖所示之配備幅射線形開槽 天線的電漿處理裝置以形成電漿氮氧化膜或電漿氮化臈。 10該電漿處理裝置100包含，被連接於集束型製程設備(duster tool) 101之閘閥(gate valve) 102，和裝載被處理體w (在本 實施態樣中為半導體基板1)，可收納載置被處理體w，並配 備在電漿處理時用來冷卻被處理體W之冷卻套管（co〇iing jacket) 103之支撐座104的處理室1〇5，和被連接至處理室 15 105之高真空幫浦1〇6，和微波波源110、天線元件12〇，和 與$亥天線元件120 —起構成離子佈植之偏壓用高週波電源 107及變頻調節器（matching box) 108，和具有氣體供應環 131、141之氣體供應系統13〇、140，和執行被處理體…之 溫度控制的溫度控制部150所構成。 20 微波波源11 〇係由例如，磁控管所形成，通常可產生2.45 GHz之微波(例如，5 kW)。之後，微波經由模式轉換器ι12， 傳送形態被變換成TM、TE或TEM模式。 天線元件120具有調溫板122、收納元件123及誘電板 230。調溫板122連接溫度控制裝置121，收納元件123收納 1238473 了慢波7L件124及與慢波元件124接觸之槽型電極（未圖 不）。此槽狀電極稱為幅射線形開槽天線(RLSA)或超高能率 平面天線。但是’在本實施態樣中也可應用其他形式之天 線，例如一層構造導波管平面天線、誘電體基板平行平板 5 開槽陣列等。 利用上述構成之電漿處理裝置，在300°C〜650°C左右 的溫度條件進行成膜作業。 使用配備此種幅射線形開槽天線的電漿處理裝置以實 施成膜作業時，電漿之離子照射能量以7 eV以下為佳，而 10電漿之位能(potential energy)則以i〇ev以下為宜。 然後，電漿氮氧化膜、電漿氮化膜或電漿氧化膜等的 絕緣膜之形成，可使用上述之電漿處理裝置，以包含電漿 氧化法、電漿氮化法，或電漿氧化法及電漿氮化法之至少 一者的一系列成膜法來實施。 15 產業上利用之可能性 根據本發明，因為在元件分離用之溝槽的側壁面上形 成電漿氧化膜、電漿氮化膜或電漿氮氧化膜，故可於該形 成時防止半導體基板中的雜質之向外擴散。而且，由於溝 槽之上端部形成曲面，可使電晶體難以寄生於該部位。因 20 此，可獲得良好的特性。 【圖式簡單説明】 第1A及1B圖所示為和本發明的實施態樣有關之半導 體裝置的製造方法之斷面圖。 第2 A及2 B圖所示為和本發明的實施態樣有關之半導 17 1238473 體裝置的製造方法之斷面圖，表示第1A及1B圖所示步驟之 下一步驟的斷面圖。 第3A及3B圖所示為和本發明的實施態樣相關之半導 體裝置的製造方法之斷面圖，表示第2A及2B圖所示步驟之 5 下一祭驟的斷面圖。 第4A及4B圖所示為和本發明的實施態樣相關之半導 體裝置的製造方法之斷面圖，表示第3A及3B圖所示步驟之 下一步驟的斷面圖。 第5A及5B圖所示為和本發明的實施態樣相關之半導 10 體裝置的製造方法之斷面圖，表示第4A及4B圖所示步驟之 下一步驟的斷面圖。 第6A及6B圖所示為和本發明的實施態樣相關之半導 體裝置的製造方法之斷面圖，表示第5A及5B圖所示步驟之 下一步驟的斷面圖。 15 第7圖所示為本發明的實施態樣中之半導體基板狀態 示意斷面圖。 第8A及8B圖為關於本發明實施態樣之半導體裝置的 製造方法中，形成電漿氮化膜時之示意圖，即對應第3A及 3B圖所示步驟之斷面圖。 20 第9A及9B圖為關於本發明實施態樣之半導體裝置的 製造方法中，形成電漿氮化膜時之示意圖，即對應第4A及 4B圖所示步驟之斷面圖。

第10A及10B圖為關於本發明實施態樣之半導體裝置 的製造方法中，形成電漿氧化膜時之示意圖，即對應第3A 18 1238473 及3B圖所示步驟之斷面圖。 第11A及11B圖為關於本發明實施態樣之半導體裝置 的製造方法中，形成電漿氧化膜時之示意圖，即對應第4A 及4B圖所示步驟之斷面圖。 5 第12圖可用於本發明的實施態樣之配備輻射線形開槽 天線(radialline slot antenna)的電漿處理裝置之概略構成模 式不意圖。 第13A及13B圖所示係在元件分離方法中採用習知的 ST1法之半導體裝置的製造方法之斷面圖。 10 第14A及14B圖所示為習知之半導體裝置的製造方法 示意圖，即第13圖所示步驟之下一步驟的斷面圖。 第15A及15B圖為習知之半導體裝置的製造方法示意 圖，即第14圖所示步驟之下一步驟的斷面圖。 第16A及16B圖為習知之半導體裝置的製造方法示意 15 圖，即第15圖所示步驟之下一步驟的斷面圖。 第17A及17B圖為習知之半導體裝置的製造方法示意 圖，即第16圖所示步驟之下一步驟的斷面圖。 第18圖為習知之半導體裝置的製造方法之向外擴散的 示意斷面圖。 20 第19A及19B圖係採用電漿氧化之習知的半導體裝置 之製造方法的示意斷面圖。 第20圖為採用電漿氧化時之矽基板狀態的示意斷面 圖。 19 1238473 【圖式之主要元件代表符號表】 1···半導體基板 2…氧化膜 3…SiN膜 4…溝槽 5···電漿氮氧化膜 6···氧化石夕膜 7…元件分離區域 11…光阻圖案 21…電漿氮化膜 22…電漿氧化膜 51…碎基板 52…氧化膜 53…SiN膜 54…溝槽 55…熱氧化膜 56…氧化石夕膜 57…元件分離區域 58…雜質濃度不均勻區 59…電漿氧化膜 61…光阻圖案 100…電漿處理裝置 101···集束型製程設備 102…閘閥 103···冷卻套管 104···支撐座 105···處理室 106·.·高真空幫浦 107…偏壓用高週波電源 108···變頻調節器 110···微波波源 112…模式轉換器 120···元件天線 121···溫度控制裝置 122…調溫板 123…收納元件 124···慢波元件 130…氣體供應系統 131···氣體供應環 140···氣體供應系統 141…氣體供應環 150···溫度控制部 20

Claims (1)

1238473 拾、申請專利範圍： 】· 一種半導體裝置，特徵在於其㈣表-成有元件分離 用的溝槽之半導體基板，和 形成於前述騎的至少觀面上，由電㈣化膜、 電漿氮化膜及電漿氮氧化膜所組成之姨群中選擇出的 一種絕緣膜，和 埋入前述溝槽内之元件分離用的絕緣膜，且 前述半導體基板之前述溝槽的前述側壁面之最上 部位形成弧度小的曲面。 10 15 20 2·如申請專利範圍第1項之半導體裝置，特徵在於對前述 半導體基板導入雜質。 3· —種半導體裝置的製造方法，特徵在於其包括有， 在半導體基板表面形成元件分離用的溝槽 驟，和 在前述溝槽之至少侧壁面，以包含電漿氧化法、電 漿氮化法，或電漿氧化法及電漿氮化法中之至少—者的 一系列成膜法，形成絕緣膜之步驟，和 藉由對前述半導體基板實施熱氧化，將前述半導體 基板之前述溝槽的前述側壁面之最上部位形成小5瓜声 曲面的步驟。 4.如申請專利範圍第3項之半導體裝置的製造方法，特^ 在於形成前述絕緣膜的步驟之前’有將雜質導入前迷半 導體基板雜質的步驟。 5·如申請專利範圍第3項之半導體裝置的製造方法，特徵 21 1238473 為，在含有從〇2、A及丽3所構成的族群中選擇出之至 ;一種分子的原料氣體之電漿環境中，實施形成前述絕 緣膜的步驟。 6.如申請專利範圍第5項之半導體裝置的製造方法，特徵 5 在於前述原料氣體除了從N2及NH3所組成的族群中選擇 出之至少一種分子外，進一步含有從〇2及ΚΟ所組成的 族群中選擇出之至少一種分子。 7·如申請專利範圍第5項之半導體裝置的製造方法，特徵 在於前述形成絕緣膜的步驟包括有，在前述環境中，使 10 至少由游離基〇*、游離基N*及游離NH*組成的族群中所 選擇出之至少一種游離基產生的步驟。 8·如申請專利範圍第7項之半導體裝置的製造方法，特徵 在於前述形成絕緣膜的步驟包括有，在前述環境中，除 了從游離基N*及游離NH*所組成的族群中選擇出之至少 15 一種游離基以外，進一步使游離基0*產生之步驟。 9·如申請專利範圍第5項之半導體裝置的製造方法，特徵 在於前述原料氣體進一步含有稀有氣體。 10.如申請專利範圍第9項之半導體裝置的製造方法，特徵 在於前述稀有氣體含有由氪(Kr)及氬(Ar)組成的族群中 2〇 選擇出之至少一種分子。 11·如申請專利範圍第5項之半導體裝置的製造方法，特徵 在於前述原料氣體進一步含有H2。 12·如申請專利範圍第5項之半導體裝置的製造方法，特徵 在於前述形成絕緣膜的製程中，前述電漿的離子照射能 22 1238473 量在7 eV以下。 13.如申請專利範圍第5項之半導體裝置的製造方法，特徵 在於前述形成絕緣膜的製程中，前述電漿的位能在10 eV以下。 5 14.如申請專利範圍第5項之半導體裝置的製造方法，特徵 在於前述形成絕緣膜的製程中，使用從形成有複數個開 槽之平面天線所放射出的微波激發前述原料氣體，藉而 使前述電漿產生之步驟。 15. 如申請專利範圍第14項之半導體裝置的製造方法，特徵 10 在於前述平面天線係使用幅射線形開槽天線。 16. 如申請專利範圍第3項之半導體裝置的製造方法，特徵 為，在900°C至ll〇〇°C的溫度範圍内進行對前述半導體 基板實施熱氧化的步驟。 17. 如申請專利範圍第3項之半導體裝置的製造方法，特徵 15 為，在300°C至650°C的溫度範圍内進行前述形成絕緣膜 的步驟。 23