TWI235383B - Semiconductor storage device and portable electronic equipment - Google Patents

Description

1235383 玖、發明說明： 【發明所屬之技術領域】 本叙明關於半導體儲存裝置及可攜式電子裝置，及更精 確地，關於以記憶格陣列所設置的半導體儲存裝置，其利 用具有如記憶格之記憶功能的場效應電晶體，及以利用半 導體儲存裝置的可攜式電子裝置所設置。 【先前技術】 4用上，快閃記憶體基本上用作永久性半導 在快閃記憶體中，如圖28所示，一浮動間極902，一絕緣 薄膜9〇7及一字線（控制閘極）9()3以此順序經—閘極絕緣薄 膜_而形成於-半導體基板9Q1上，及—源極線则及一位 元線905形成於浮動閘錢2的兩侧上，因而組成—記憶格 。記憶格周圍因而形成元件隔離區域嶋(參照日本專利早 期公開案，第HEI 5-304277號）。 記憶格以電荷量在浮動閑極902中保留儲存。在藉由記情 格排列而架構的記憶格陣列中，期望之記憶格藉由選擇特 定的字線及位元線及施加規定的電塵到該線， 及讀取操作。 丁復寫 當浮動閘極902中的電荷量改變時，上述的快閃記憶體合 表現汲極電流Id到閑極電壓Vg之特 ： 及虛曲線表示之。即，若浮動ΰ 9之只曲線 右子動閘極902中的負電荷量婵 =徵曲線由圖29之實曲線所表示的特徵變為由斷續曰曲線 所表示的特徵，對於相同的汲極電流… O:\88\88314.DOC4 1235383 於閘極電壓vg增加的方向 、 万门、力略私動，及臨限值電壓增加。 然而，上述的快閃記情體 ϋ U體在功此上需要設置絕緣薄膜907

，、由子線903隔離淫私問托nA 〜動閘極902，㈣難以降低閘極絕緣 涛膜的厚度以防止電荷由 仃甶汙動閘極902的漏洩。因此，難以 有效地降低絕緣薄膜9〇7芬„ #奶μ _ 、 《極、、、巴緣潯膜的厚度，因而防礙 屺fe格的極小化。 因此’以記憶格陣列所設置的半導體儲存裝置之問題為 二⑽作無法確保電路區域更縮小，該記憶格陣列利用 上述的记憶7C件作為記憶袼。 由外側直接供給輸入電壓時’亦可有效地供給 電流到半導體儲存裝 i ^ . /、在5己憶格中利用上述記憶元件 :1 己憶格。然而，有時輸入電堡亦會大幅波動而降到期 抹陵d以下的狀況。因此，為將精確的電壓供給到記憶 需要-電荷果。然而’電流經電荷果易變成不足 y以’使其無法達到穩定操作及導致可信度降低。 【發明内容】 因此’本發明目的為 Μ〜 A gp使當小型電路區域極小化及達 儲存裝置。 呆…-位兀的儲存之半導體 本發明另一目的為提 捉仏牛v體儲存裝置，其能夠防止因 t、、、，a到記憶格陣列的少 里包/瓜而引起電路故障的發生。 本發明還有一目的為提供 述半導雕計壯 M、了攜式電子裝置，其能夠以上 V to儲存t置縮小的 本。 幻尺才而增進效能及降低製造成 O:\88\88314.DOC4 1235383 為了達到上述㈣，本發明第一方面，提供具有一記憶 格陣列的半導體儲存裝置，其制經閘極絕緣薄膜而形成 在半導體層上之閘極電極所架構的記憶元件，設置在閘極 電極之下的通道區域，設置於通道區域之兩側的擴散區域 具有相反於通道區域的導電類型，及形成於閘極電極兩側 的圮憶功能本體如記憶格般具有保留電荷的功用。 半導體儲存裝置包括·· 一第一開關，其具有一以記憶格陣列外側供給的輸入電 壓所施加的輸入端，及具有一輸出端，其連接到記憶格陣 列之輸入端； 一第二開關，其具有一以輸入電壓所施加的輸入端； 一電荷泵，其具有一連接到第二開關之輸出端的泵輸入 端； 第二開關’其具有一連接到電荷泵之泵輸出端的輸入 端’及具有一連接到記憶格陣列之輸入端的輸出端； 一輸入電壓判定電路，其判定輸入電壓是否未高於規定 電壓；及 一控制電路，其當輸入電壓判定電路判定輸入電壓超過 規定電壓時，導通第一開關及截止第二及第三開關，及當 輸入電壓判定電路判定輸入電壓未高於規定電壓時，截止 第一開關及導通第二及第三開關。 在此狀況中，記憶功能本體具有能夠注入及抽取電子或 孔的功用。根據具有上述架構的半導體儲存裝置，藉由將 儲存在記憶功能本體的電荷量之差轉換為電流量之差，場 O:\88\88314.DOC4 1235383 效應電晶體可作為記憶元件。若輸入電壓判定電路判定輸 :包：超過規定電壓，則控制電路導通第一開關及截止第 第]關因而經第一開關將輸入電壓供給到記憶格 δ*輸人1壓判定電路判定輸人電壓未高於規定電壓 ’則控制電路截止第-開關及導通第二及第三開關，因而 將電壓由電荷栗經第三開關供給到記憶格陣列。因此，即 使極小化，可藉由使用儲存元件提供能夠達到二位元之儲 存的半導體儲存裝置，供給㈣的電流到記憶格陣列及防 止電路故障的發生。 極 在本發明實施例中，第一，第 一第一 P-通道場效應電晶體， 二及第三開關之各個包括： 其具有形成一輸入端之源 一第二P·通道場效應電晶體，其具有連接到第—p_通道 場效應電晶體之汲極的汲極， J次位，及形成一輸出端的源極； 一第一電壓位準移位A Hα + σ ’、k擇性地依來自控制電路之 控制信號，而連接第_ , rfc ^ k％效應電晶體之閘極到其源 極或地線之任一；及 -第一電壓位準移位器，其選擇性地依來自控制電路之 控制信號’而連接第通道場效應電晶體之間極到其源 極或地線之任一。 根據上述實施例之半導體儲存裝置，第一，第二及第三 開關能夠以小型電路區域設置，- 罝及此夠執仃精確地電路操 作0 在本發明實施財，#見定電壓為冑圍在谓到的電 O:\88\88314.DOC4 1235383 壓。 根據上述實施例之半導體儲存裝置，可供給適當的恭壓 2足夠的電流到記憶元件’其作為組成記憶格陣列的記憶 在本發明實施例中，半導體儲存裝置包括： 一電壓極性反相器電路，其且 出端的輸入端，及奸入· 開關之輸 及使輪人到輸人端之《反向為輸出結果 電壓到記憶格陣列。 根據上述實施例之半導體儲存裝置，在不㈣大量 供給的狀況中，在作為士柃 ^ 社怍為圯隐袼的記憶元件抹去期間，者 電壓供給到閘極電極時，葬帝 、 猎由私壓極性反相器電路將 + 歷轉換成負電壓，及將正帝默B备+广、 ^ ^u 夂腭正电壓及負電壓分別施加到汲極電 極及閘極電極，可在小型電 包路E域中達到有效及可信的抹 音餘作。 亦’在本發明第二方面，提供一具有記憶格陣列的半導 體儲存襄置’其利用—經間極絕緣薄膜而形成於半導體層 之閘極電極所架構的記情 曰 、… =兀件，一权置於閘極電極之下的 通道區域，擴散區域，直 、、， °又置於通道區域兩側上及具有盥 通道區域相反的導電類型 一 1及圮憶功能本體，其形成於閘 ° '圣兩側上及具有如記憶格般保留電荷的功用， 二弟―« ’其具有_由外側供給到記憶格陣列 性輸入電壓所施加的輸 町％入鸲，及具有一連接到記憶格陣 之輸入端的輸出端； —弟—開關’其具有—由負極性之輸入電昼所施加的輪 O:\88\883U.DOC4 -11- 1235383 入端； 一其具有連接到第二開關之輸出端的泵輸入端； *，：：：關，其具有一連接到電荷泵之泵輸出端的輸入 $接到記憶格陣列之輸人端的輸出端； 電壓判定電路’其判定輪入電壓是否未低於規定 控制电路，其當輸入電壓 規定電壓時，導通第㈣J ^路“輸人電壓低於 ¥通弟一開關及截止第二及 輸入電壓判定雷敗划—私λ币r 间關及田 第一開關及導通第：及第n Μ 之Γ=Γ之半導體儲存裝置，藉由本發明第-方面 置的相同電路架構，可得到相同的操作及 效果，及备將負電麼供給到記憶格陣列時 電流供給。 丈j疋幻叼 在本發明實施例中，各第一 ^ 、 乐一及弟二開關包括： 弟N通道％效應電晶體，直呈有 源極； 一有开,成-輸入端之 =二通道場效應電晶體’其具有一連接到第—n通道 劳效“日日體之没極岐極，及_形成—輸出端的源極； -弟-電壓位準移位器，其選擇性地依來自控制電路之 控制信號，而連接第一 N-ig、苦& 效應電晶體之閘極到其源 極或地線之任一；及 一^二電麼位準移位器，其選擇性地依來自控制電路之 控制信號，而連接第二N-ig、苦— 丧弟Ν通逼場效應電晶體之閘極到其源 O.A88\88314.DOC4 -12- !235383 極或地線之任一。 ^據j述實施例之半導體儲存裝置，皆能以小型電路區 =置第一’第二及第三開關，其皆能執行精確的電路操 在本發明實施例中 壓。 規定電壓為範圍在-3乂到_12¥的電 根據上述實施例之半導體儲存裝置，可達到適合記憶元 件的負電μ及賴電流之供給，該記憶元件作為;: 格陣列的記憶格。 u 跃亦，在本發明第三方面，提供一具有一記憶格陣列的電 壓儲存裳置，其利用經閘極絕緣層而形成在一半導體層2 的閘極電極所架構之記憶元件，一通道區域設置在閘極電 極之下’没置在通道區域兩側的擴散區域，其具有相反於 通道區域的導電類型，及形成在閘極電極兩側的記憶功本 體’其如記憶可般保留電荷， 一第~開關，其具有一由外部供給到記憶格陣列之正極 性輸入電壓所施加的輸入端，其具有一連接到記憶袼陣列 之輸入端的輸出端； 一第二開關，其具有一由正極性之輸入電壓所施加的輸 入端； ' 一第一電荷泵，其具有一連接到第二開關之輸出端的栗 輸入端； 一第二開關，其具有一連接到第一電荷泵之輸出端的輪 入端’其具有一連接到記憶格陣列之輸入端的輸出端； O:\88\88314.DOC4 -13- 1235383 一第一輸入電壓判定電路，其判定正極性之輸入電壓是 否高於第一規定電壓； 一第一控制電路，其當第一輸入電壓判定電路判定正極 性之輸入電壓超過第一規定電壓時，導通第一開關及截止 第二及第三開關，及當第一輸入電壓判定電路判定正極性 之輸入電壓未高於第一規定電壓時，截止第一開關及導通 第二及第三開關； 一第四開關，其具有一由外部供給到記憶格陣列的負極 性之輸入電壓所施加的輸入端，其具有一連接到記憶格陣 列之輸入端的輸出端； -第五開關，其具有一由負極性之輸入電壓所施加的輸 入端； 电荷I I具有連接到第五開關之輸出端的泵 輸入端； 一第^開關，其具有—連接到第二電m出端的輸 入=/^有:連接到記憶格陣列之輸人端的輸出端； 一弟*一輸入電壓判定蕾 一卜卜一 ，一判定負極性之輸入電壓是 否高於弟二規定電壓；及 一第二控制電路，苴卷哲一 田弟一輸入電壓判定電路判定負極 性之輸入電壓低於第二規定兩 、 # a 見疋包壓化，導通第四開關及截止 弟五及弟，、開關，及當篥-仏 弟—輸入電壓判定電路判定負極性 之輸入電壓未低於第二規宕恭 、 ^ ^ 見疋私£日守，截止第四開關及導通 第五及第六開關。 根據上述架構之半導體儲在 — 艰儲存扁置，精由本發明第一方面 O:\88\88314.DOC4 Ί4- I235383 2體儲存裝置的相同電路架構，可得到相同的操作及 " 及吾將正及負電墨供給到記憶格陣列時，可達到足 夠的電流供給。 在本發明實施例中，各第―，第二及第三開關包括： 弟—ρ·通道場效應電晶體，其具有—形成—輸入 源極； —第二ρ·通道場效應電晶體，其具有—連接到第—p_ %效應電晶體之汲極的沒極， ^ 往次形成一輸出端的源極；

—弟一電壓位準移位器’其選擇性地依來自第-控制電 路之控制信號，而連接第—P β、 弟L通道场效應電晶體之閘極到 /、源極或地線之任一；及 弟一電壓位準移位器，其選擇性地依來自第一控制電 2之控制錢，而連接第^通道場效應電晶體之問極到 /、源極或地線之任一，其中 各第四，第五及第六開關包括： :第-N-通道場效應電晶體，其具有一形成一輸入端之 綠極， s -第二N·通道場效應電晶體，其具有—連接到第—n_ 場效應電日日日體线極的汲極，及—形成—輸出端的源極； -第三電壓位準移位器’其選擇性地依來自第二控制恭 ^之控制信號’而連接第—N_通道場效應電晶體之問極= 其源極或地線之任一 ·，及 -第四電壓位準移位器，其選擇性地依來自第二控制· 路之控制信號，而連接第二Ν·通道場效應電晶體之問^ O:\88\88314.DOC4 -15- 1235383 其源極或地線之任一。 根據上述實施例之半導體儲存裝置，能夠以小型電路區 域没置第一到第六開關，以執行精確的電路操作。 在本發明貫施例中，規定之第一電壓為範圍在+3v到 + 12V的電壓，及 規疋之弟^一電壓為乾圍在-3V到_12V的電壓。 根據上述實施例之半導體儲存裝置，可達到適合電壓及 足夠電流之正及負電壓兩者的供給。 亦，本發明第四方面，提供一半導體儲存裝置，包括： 一記憶格陣列； 一第一開關，其具有一由外側供給到記憶袼陣列之輸入 電壓所施加的輸入端，及具有一連接到記憶格陣列之輸入 端的輸出端； 一第二開關，其具有一由輸入電壓所施加的輸入端； 一電荷泵，其具有連接到第二開關之輸出端的泵輸入端； 一第三開關，其具有一連接到電荷泵之泵輸出端的輸入 端’及具有一連接到記憶格陣列之輸入端的輸出端； 一輸入電壓判定電路，其判定輸入電壓是否未低於規定 電壓；及 一控制電路，其當輸入電壓判定電路判定輸入電壓低於 規定電壓時，導通第一開關及截止第二及第三開關，及當 輸入電壓判定電路判定輸入電壓未低於規定電壓時，截止 第一開關及導通第二及第三開關。 根據上述架構之半導體儲存裝置，若輸入電壓判定電路 O:\88\88314.DOC4 -16- 1235383 判定負極性之輸入電壓低於規定電壓時，則控制電路導通 第-開關及截止第二及第三開關，因而經第—開關而供给 負極性之輸入電壓到記憶格陣列。若輸入電壓判定電路= 定輸入電壓未低於規定電壓，則控制電路截止第_開關及 導通第二及第三開Μ ’因而由電荷泵經第三開關將負電壓 供給到記憶格陣列。因此，當供給負電壓到記憶格陣列時 ，可提供能夠供給足夠電流到記憶格陣列及防止電路故障 發生的半導體儲存裝置。 亦，在本發明第五方面，提供一半導體儲存裝置，包括： 一記憶格陣列； 一第一開關，其具有一由外側供給到記憶格陣列之正極 性輸入電壓所施加的輸入端，及具有一連接到記憶袼陣列 之輸入端的輸出端； 輸入電壓所施加的 輸 一弟一開關’其具有一由正極性之 入端； 入端； 第電荷泵其具有連接到第二開關之輸出端的泵輸 -第三開關’其具有-連接到第—電荷泵之泵輸出端的 輸入端，及具有一連接到記憶格陣列之輸入端的輸出端； -第-輸人電麼判定電路，其衫正極性之輸入電虔是 否未高於第一規定電遷； 一第一控制電路，其當第一輸入電壓判定電路判定正極 :之輸入電壓超過第一規定電壓時，導通第—開關及截止 第二及第三開關，及當第一輸入電壓判定電路判定正極性 O:\88\88314.D0C4 -17- 1235383 之輸入電麼未南於第一規定雷嚴^士 1 ^ 兄疋冤壓呀，截止第一開關及導通 弟一及第三開關； —弟四開關’其具有-由外側供給到記憶格陣列之負極 性輸入錢所施加的輸人端，及具有—連接到記憶格陣列 之輸入端的輸出端； 入端； 第五開關’其具有一由負極性之輸入電壓所施加的 輸 入端； 弟二電荷泵，其具有連接到第五開關之輸出端的泵輸 -第六開關’其具有—連接到第二電荷栗之輸出端的輪 入端’及具有-連接到記憶格陣列之輸人端的輸出端； -第二輸入電壓判定電路，其判定負極性之輸入電壓是 否未低於第二規定電壓；及 一第二控制電路，其當第二輸入電壓判定電路判定負極 性之輸入電壓低於第二規定電壓時，導通第四開關及截止 第五及第六開關，及當第二輸入電壓判定電路判定負極性 之輸入電壓未低於第二規定電壓時，截止第四開關及導通 弟五及弟六開關。 根據上述架構之半導體儲存裝置，若第一輸入電壓判定 電路判定正極性之輸入電壓超過第一規定電壓時，則第一 控制電路導通第一開關及截止第二及第三開關，因而經第 一開關而供給正極性之輸入電壓到記憶格陣列。若第一輸 入電壓判定電路判定正極性之輸入電壓未高於規定電壓， 則第一控制電路截止第一開關及導通第二及第三開關，因 O:\88\88314.DOC4 -18- 1235383 第電荷果I二第二開關將正電屡供給到記憶格陣列。 再：’若第二輪入電壓判定電路判定負極性之輸入電壓低 於弟一規定電屢時，則第-批在,f垂功、# — 、弟一控制電路導通第四開關及截止 =五及第六開關，因而經第四開關而供給負極性之輸入電 麼到記憶格陣列。若第二輸入電屋判定電路判定負極性之 輸入電屋未低於第二規定電麼時，則第二控制電路截止第 四開關及導通第五及第六開關，因而經第六開關由電荷系

供給負電麼到記憶格陣列。因此，當供給正及負電麼到記 憶格陣列時’可提供能夠供給足夠電流到記憶格陣列及防 止電路故障發生的半導體儲存裝置。 处在本發明㈣例中’屬於記憶元件的至少部份的記憶功 鹿本體會重疊部份的擴散區域。 在本發明實施例中，半導體儲存裝置包括：一絕緣薄臈 ’其由通道區域或半導體層分離_薄媒，其表面約略 於記憶元件之閘極絕緣薄膜表面及擁有保留電荷的功用， 絕緣溥膜的薄膜厚度薄於閘極絕緣薄膜之 於0.8nm。 予X儿不缚 根=述實施例的半導體儲存裳置，藉由由記憶元件之 寫入及抹去操作降低電壓，為了處理不同於習用狀 電壓，閘極絕緣薄膜不需要厚的薄膜厚度。因此 7

電晶體的小型通道效果，該通道組成記憶㈣及電路以I 作記，件。結果’組成記憶元件及電路以操作記憶心 的電晶體之通道長度不可短於習用狀況。 另外，會縮小該電荷泵裝置中的電容器面積。 O:\88\88314.DOC4 -19- 1235383 再者，可大幅縮小半導體儲存裝置的電路區域。 在本發明實施例中，可攜式電子裝置具有上述之半導體 儲存裝置。 根據具有上述架構的可攜式電子裝置，提供可保留每電 晶體至少二位元之儲存的半導體儲存裝置，且易於極小化 。可在對記憶格陣列的寫入操作及抹去操作期間，供給具 有足夠電壓的適合電壓’該記憶格陣列利用記憶元件作為 記憶格。因此，可增進無故障的可攜式電子裝置之可信度 ，及藉由極小化而降低製造成本。 【實施方式】 在本發明之半導體健存裝置中制的永久性記憶元件會 首先概括說明。 圮憶凡件主要由一半導體層，一閘極絕緣薄膜，一閘極 電極’-通道區域，-擴散區域及—記憶功能本體所架構 。在此狀;兄中，通道區域一般代表與半導體層相同的導電 類型之區域，#閘極電極正下方之區域，而擴散區域代表 與通道區域相反的導電類型之區域。 具體上，由第一導電類型區域（即擴散區域"一第二導 電類型區域（即通道區域），一記憶功能本體（越過第一及 第-導電類型而設置），及—電極（經閘極絕緣薄膜而設置 )所架構的本發明之記憶元件，應適當地以—形成在間極 絕緣薄膜上的閘極電極’形成在閘極電極兩側上的二記 fe功此本體ϋ在閘極電極相對之記憶功能本體兩側 上的二擴散區域，及一設置在閘極電極之下的通道區域 O:\88\88314.DOC4 -20- 1235383 所架構。 本冬明之半導體裝置可如一半導體層般形成在一半導體 基板上’或較佳地形成在第一導電類型之井區域上，該井 區域形成在半導體基板中。 半V體基板並不特別限於用於半導體裝置，例，可枚舉 如下，矽，鍺等所製的元素半導體之大容量基板，及矽， 鍺，GaAs，InGaAs，ZnSe，GaN等所製的化合物半導體。 再者，可利用各式的基板，如，s〇I(絕緣體上矽）基板，s〇s( 藍寶石上矽）基板，及多層s〇I基板，及玻璃或塑膠基板， 其半導體層位於其上，&同在其表面上具有—半導體層般 。在其他種種之間’切層所形成的表面（等）之上的石夕基板 ，SOI基板是較佳的。雖然在内部流動之電流量不一，但半 導體基板或半導體層可為單晶型（例，藉由取向附生生長） ，多晶型或非晶型。 元件隔離區域較佳形成於半導體層上，及可藉由結合電 日日體，私今，電阻等之元素，該元素之電路，半導體裝置 及層絕緣薄膜，而形成一單層或多層結構。元素絕緣區域 可由各式元素隔離薄膜（如，L0C0S(矽之局部氧化）薄膜， 渠溝氧化物薄膜，及STI(淺渠溝隔離)薄膜)而形成。半導體 層具有P-類型或N-類型導電類型，及至少一第一導電類型 (P-類型或N-類型）之井區域較佳形成於半導體層上。可利用 雜質濃度為熟習此技藝者所知的範圍内的半導體層及井區 域。當利用S〇I基板當作半導體層日夺，可在半導體層表面上 形成一井區域，或可在通道區域之下具有一本體區域。 O:\88\88314.DOC4 *21- 1235383 間極絕緣薄膜—般不特別限㈣於半導體裝置，可利用 其如下：如’絕緣薄膜(如，氧化矽薄臈及氮化矽 古 介電薄膜之單-層薄膜或多層薄膜（如，氧化銘薄膜:氧: 幻專膜，氧化组薄膜，及氧化給薄膜）。在其他種種之間， 氧切薄膜是較佳的m緣薄膜的薄膜厚度為㈤約^ 到20nm，及較佳薄膜厚度為約㈣6細。閘極絕緣薄膜較 好形成於閘極電極正下方，或較閘極電極更大（更寬）。 閘極電極一般以合用於半導體裝置的形狀或在較低端部 份具有凹面部份的形狀，形成於閘極絕緣薄膜之上。較^ 形成在整個本體内而不由單一層或多層之導電薄膜分離： 閘極電極’可藉由單一層或多層之導電薄膜以分離狀態設 置之。再者，閘極電極在其側壁上具有一侧壁絕緣薄膜。 閉極電極通常不特別限於用於半導體裝置，可導電薄膜可 枚舉如下：例’多晶矽；銅及鋁等金屬；，鈦及鈕等高 熔點金屬；高熔點金屬及矽所製的單一層薄膜或多層薄膜 ;等。閘極電極適合以（例）50到400 nm的薄膜厚度而形成 。應注意，在閘極電極之下形成通道區域。 閘極電極較佳形成在下述之記憶功能本體之側壁上，或 不覆盍記憶功能本體之較上部份。以此排列，可將接點栓 設置較靠近閘極電極，因此可促進記憶元件的極小化。再 者’具有上述的簡單排列的記憶元件易於製造，且可增進 良率。 記憶功能本體至少具有保留電荷的功用（下文稱之為電 何保留功用）。換句話說，記憶功能本體具有儲存及保留電 O:\88\88314.DOC4 -22- 1235383 荷的功用，攔截電荷或保留電荷 本體可滿足此功用， 心猎由圮憶功能 留功= 體包括（例）—具有電“ 如〜/=含::r力用的金屬而言，舉 氧化銘；氧化私，^ 質的梦破璃：碳切； .強“ 氧化鈕等高介電金屬；氧化锌 ，強誘電性物質；金屬等。因此 虱化鋅 單-層或多層結構而形成.…5功此本體可以下列 ，·一包括導m 氮切薄膜的絕緣薄膜 至少-導B主、* “體層的絕緣薄膜,· 一包括 v V體或+導體點的絕 極化内部電荷且伴留Μ处專膜，或一包括一藉由電場 在…：強誘電性薄膜的絕緣薄膜。 杜具他種種之問，甘士 士 A , ^ 薄膜，因… 截電荷之數個位準的氮化石夕 物因而月,狗獲得大幅磁滞現象的特徵。再者 何保留時間，及因漏洩路徑的產生而未導致—、、电 7屐玍向禾泠致電荷漏洩，因 /滿足保留特徵。此外，氮切薄膜是較 常用於LSI程序中。 /、通 膜藉由利用其内部包括具有電荷保留功用之薄膜的絕緣薄 、^己fe功能本體’增進了儲存保留的可信度。上述 制為鼠化石夕薄膜為絕緣體，且即使當薄膜中部份發生電 荷漏㈣，整個氮切薄狀電衫會馬上失去。再者a 即使減少記憶元件間之距離且當設置複數個記憶元件時， 彼^目鄰之記憶功能本體成為彼此接觸，在導體所架構的 =憶功能，體的不同狀況中，亦不會失去儲存在各記憶功 月b本體的負訊。此外，接點w ^ 7^_ ffr ^ , 接”，、M王可自又置為更靠近記憶功能本 體並便於以相同狀況重疊記憶功能本體。因此，可促進記 O:\88\88314.DOC4 -23- Ϊ235383 憶元件的極小化。 為了増進記憶保留的可信度，具有電荷保留功用的薄膜 1 需要—直具有薄膜狀的形狀，及具有電荷保留功用的薄 用車^圭具體地存在絕緣薄膜内。具體上，具有電荷保留功 的賴較佳以點狀的形式分配在難以保留電荷的材料或 (例）氧化矽中。 刀當導電薄膜或半導體層用作為電荷保留薄膜時，較佳經 巴緣薄膜叹置電荷保留薄臈以便不與半導體層(半導體基 板’井區域，本體區域’源極/沒極區域或擴散區域）及閘極 電極之任-成為直接接觸。對絕緣薄膜而言，例，可枚舉 如下丄導電缚膜及絕緣薄膜的多層結構，點狀形式分佈在 絕緣薄膜中之導雷、讀替 潯fe的、、Ό構，設置於形成於閘極側壁上 之邛伤側壁絕緣薄膜中的結構，等。 1利用内包括—作為記憶功能本體之導電薄膜或半 2層的絕緣薄膜’可自由地控制注入導體或半導體的電 何里’且可易於設置多價措施。因此，此措施是較佳的。 、匕卜藉由利S包括至少一用作記憶功能本體之導體或 半導體點的絕緣薄膜，可藉由電荷之直接穿隨而輕易執行 寫入及抹去知作，且可達到低電源消耗。因此，此措施是 較佳的。 再者可使用如記憶功能本體般以電場改變極性方向的 強誘弘14薄膜（如’ Ρζτ(鈦鍅雜）及以取結鋼斜））。在此 狀況中，藉由強誘電性薄膜表面之極性而實質上產生電荷 ，且保留在i壯能 m n /、狀L。因此，由具有記憶功用的薄膜外側供 O:\88\88314.DOC4 -24- 1235383 、七琶荷’及可獲得相似於攔 —+ 。此外，因+ 电何之溥膜的磁滯現象特徵 電行膜外側注人電荷，且可由薄膜中之 包何極性獲得磁潘 ’〜 此措施是較佳的。 $ 抹去。因此’ 脫憶！能本體的絕緣薄膜適於作為-使電荷難以逃 π H相為使電荷難以 電荷難以逃脫之功料，即為氧切_輪了滿足使 4功此本體所包括的電荷保留薄膜為直接或經絕緣薄 而叹置於半導體層（半導體基 極_域或擴散區域)上。較佳,=:體區域或源 電荷保留薄膜，以便直i二=位於閘極電極兩側的 便1接m緣溥膜而覆蓋整個或部份 的閘極電極側壁。根據應用範例’當閘極電極在其較低端 部份具有-凹面部份’可形成電荷保留薄膜以便完全地= 部份地直接或經絕緣薄膜而埋藏在凹面部份中。 可製造功用為源極/沒極區域的擴散區域，且其具有相反 於半導體層或井區域的導電類型。擴散區域及半導體層或 井區域的接面較佳具有陡峭的雜質濃度斜率。其原因^在 低電壓時可有效地產生熱電子及熱孔，且在低電壓時可達 到高速操作。擴散區域的接面深度不特別受限，且允許南 當地依期望獲得之半導體儲存裝置的效能等而調整。當= 用SOI基板作為半導體基板時，擴散區域的接面深度會小於 半導體層表面之薄膜厚度。然而，擴散區域較佳具:幾近 等於半導體層表面之薄膜厚度的接面深度。 O:\88\88314.DOC4 -25- 1235383 口又置擴散區域以便重遇彳 便室且閉極電極端，或設置其以便符人 閉極包極端，或設置其以便對間極電極端而縮進。特別: 在=的狀況中，當將電歷施加到閘極電極時，藉由記= 二 中之電荷量即可大幅改變在電荷保留薄膜之下的 鈿進s域之容易反轉，而增加記憶效果及降低短通道效果 。因此，此措施是較佳的。然而，因為若過份縮進的爷， =區域（源極及汲極）間之驅動電流會大幅減少，平行閑極 長度的方向之縮進量（在雜長度方向㈣極電極端到較 近擴散區域的距離）較佳小於電荷保留薄膜的厚度。特別重 要的是，記憶功能本體令具有電荷保留功用之至少部份的 溥膜或區域重疊部份的擴散區域。其原因是本發明組成半 導體儲存裝置之記憶元件的本質為，因閑極電極與只存在 §己憶功能本體側壁部份中的擴散區域間之電虔差，而藉由 電場貫穿記憶功能本體覆寫儲存。 擴散區域可部份延㈣—高於通道區域表面的位置，如 ’間極絕緣薄膜的較低表面。在此狀況中，當形成在半導 體基板中之擴散區域上形成薄膜時，適於架構與該擴散區 域整合的導電薄膜。對導電薄膜而言，可枚舉如下，如， 以多晶石夕製成的半導體’非晶石夕等，石夕化物，上述之金屬 ’高熔點金屬#。在其他種種之間，多晶矽是較佳的。其 原口疋夕日曰石夕因其雜質擴散速度遠大於半導體層，故可 輕易地容忍半導體中擴散區域變淺的接面深度，及可易於 抑制短通道效應。在此狀況中，較佳提供_措施，即部份 之擴散區域與閘極電極在其中間保持至少部份的記憶功能 O:\S8\88314.D0C4 -26- !235383 根據與在閘極電極側壁上形成單 間相同的方法，可蕤ά h 曰或夕層結構側壁空 Γ猎由一般半導體襲 元件。具體上，可枚舉如下：一種方法為發明之記憶 ’之後再形成單-層薄膜或多層薄膜：：形成間極電極 具有電荷保留功用的薄臈(下文爯=:亥多層薄膜包括- 保留薄膜，諸如電荷保留 荷保留薄膜)’電荷 留薄膜，及絕緣.尊膜… 膜，絕緣薄膜/電荷保 及、，巴緣彻電荷保留薄臈/絕緣薄 件下藉由回蝕而將該薄膜 、在k田條 A D 膜留在側壁空間形狀中；-種方法 為，形成絕緣薄臈或電荷保留薄膜 法 蝕而將該薄膜留在側壁 "件下猎由回 ^邑…再形成電荷保留薄膜 4、，、巴緣潯艇，且在適當條 ^π. 矿、件下猎由回蝕而將薄臈留在側壁 工間形狀中；一種方沬盔 ^ 種方法為，將絕緣薄臈 在該絕緣薄臈材料中，在句柘… m尤積， 微粒狀電荷保留材料7千V體層上刀佈 ^ k田條件下藉由回飿而將薄膜 留在側壁空間形狀中； y 辱験 法為，形成閘極電極，之後 /成早一層或多層薄膜及藉由 ^ x 两仗用罩幕而完成定圖案，等 。再者，可枚舉為，一種方、ϋ ^ 万法為，在形成閘極電極之前， 先形成電荷保留薄膜，雷γ r 、電何保留薄膜/絕緣薄膜，絕緣薄膜 /私何保留潯膜，絕緣薄膜/ h 、電何保留薄膜/絕緣薄膜等，在 受成該溥膜之通道區域的γ 竦的區域中形成開口，在整個較上表 2上形成問極電極材料薄膜且以—形狀將該閘極電極定圖 木’該形狀大於該開n_a_包括該開口等。 以下為形成記憶元件之製程範例。 O:\88\88314.D0C4 -27- 1235383 二根據習知製程在半導體基板上形成閑極絕緣薄膜 二讀。接著，藉由熱氧化方法形成。.8到2。_之薄 、予度的氧切薄膜，或薄膜厚度更佳“賴咖，或藉 VD(化學蒸汽沈積）方法沈積在整個半導體基板的較上 後’在整個氧切薄膜的較上表面上，藉由cvd 積綱15 _薄膜厚度的氮化 错由⑽=法沈積2〇到7G nm薄膜厚度的氧化_薄膜。 接著’藉由各向異㈣刻而回餘氧切薄膜/氮化石夕薄膜 乳切薄膜，在閘極電極側壁上的㈣形狀中形成適宜健 存的記憶功能本體。 接者’藉由使用罩幕用過的側壁空間形狀中之閉極電極 及記憶功能本體注人離子，㈣成擴散層區域（源極/汲極區 域）。然後’宜根據習知製程而實行魏物製程或較上部份 接線的程序。 當藉由設置本發明記憶元件而架構記憶格陣列時，記憶 元件最好的模式即可滿足（如）所有期望的條件： 4 ⑴藉由複數個記憶元#之閘極電極之整體，可取代字線 的功用； (2) 在字線兩側上皆形成記憶功能本體； (3) 藉由絕緣體，或更明確地，#由氮化矽薄膜，而在記 憶功能本體中保留電荷； ⑷以圃(氧化物·氮化物.氧化物）薄膜而架構記憶功能 本體，及氮切薄膜具有—略平行的閘極絕緣薄膜表面的 O:\88\883l4.DOC4 -28- U5383 表面； 膜藉由字線，通道區域 ⑺各記憶功能本體中之氮化矽薄 及氧化矽薄膜而分離； (6) 各記憶功能本體 (7) 分離氮化矽薄膜 略平行於閘極絕緣薄 膜厚度的半導體層； 中之氮化石夕薄膜重疊擴散區域； 的絕緣_厚度，其^通道區域處約 膜表面’或具有一不同於閘極絕緣薄 (8)藉由單一字線而 a 1 丁心件的寫入及抹去操作； ()在各記憶功能本體上 .m _ 上/又有具有支援寫入及抹去操作 功用電極（字線）；及 — do)在各記憶功能本體正下方#近擴散區域的部份具有 y區域，其相反於擴散區域之導電類型的雜質濃度是高的 應庄5己憶元件會滿足至少一需求。 上，而求的取佳混合屬於（例）（3)由絕緣體（或特別是，氮 ^夕薄膜）所保留的記憶功能本體中之電荷，⑹在各記憶功 犯本體中之絕緣薄膜（氮化㈣膜）重疊於擴散區域，及⑺ 在各記憶功能本體上無具有支援寫入及抹去操作之功用的 電極（字線）。 當滿足了需求（3)及需求（9)時，記憶元件如以下般地有用 首先 了將位元線接面設置為更接近位於字線側壁上之 記憶功能本體，或即使記憶元件彼此間的距離相近，複數 個記憶功能本體不會彼此干擾，且可保留儲存資料。因此 ’可增進記憶元件的極小化。當記憶功能本體中的電荷保留 區域是導體時，當因電容耦合而減少記憶元件間之距離時， O:\88\883l4.DOC4 -29- 1235383 電荷保留區域之間會發生干擾，且無法保留儲存資訊。 再者，當記憶功能本體中的電荷 _ 了保邊£域為絕緣體（如， =缚膜)時’則不需令各記憶功能本體由各記憶單元獨 如，形成在複數個記憶格所共享的字線兩側上 口己丨思功月b本體不需由每一纪悟 卩°己匕'格隔離’且可能由複數個 。田… 成在子線兩側上的記憶功能本體 。因此，隔離記憶功能本體的光㈣序成為不必要，且刹 邊化、。、此外’光刻程序的位置校齊邊界及薄膜钱刻 ’雙+必要。因此，可縮短記憶格間之邊界。因此， 即使在相同微構層次上完成了忐σ 凡成了成印，亦可比較記憶功能本 二=何保留區域是導體(如，多晶石夕薄膜)的狀況，而極 曾 田口己隐功旎本體中的電荷保留 £域疋v體％，需要光刻程序以分籬

At 士 μ 斤以刀離母—記憶格的記憶功 月匕-’且需要光學位置校齊邊界及薄膜餘刻邊界。 再者，因為記憶結構是簡單的，該結構之電極不具有支 功能本體上寫入及抹去操作之功用的電極，則減 ^ 口此’可促進與組成邏輯電 路及類比電路之電晶體的合併， 置。 及‘件幻貝半導體儲存裝 再者，當毅需求(3)及(9)且滿足需求⑹時，該裝置會更 卫用°即’精由令各記憶功能本體中之電荷保留區域及擴 ^區域彼此重疊，即可以非常低的電麵行寫入及抹去操 具體上，可在不高於5V的低電壓下執行寫人及抹去操 作。就電路設計而論’該操作產生了很大的效果。與快閃 O:\88\88314.DOC4 -30- 1235383 記憶體不同，不需要在晶片中 於 玍阿包壓，故因此，可相 對地消除或減少需要大量的佔櫨 里j佔艨&域的電荷泵電路。尤其 是，當用於調節的小量的處理容量 /、

里尤體存在於邏輯LSI 中日守，非藉由記憶格，而是藉由用以 π M驅動纟己憶格的周圍電 路之佔據區域，而界定記憶區段的佔據區域。因此，為了 減小晶片尺寸，故消除或減少記憶格電壓升壓器電路的大 小是最有效的。 當需求（3)未滿足，或藉由記憶功能本體中之導體保留· 荷時，即使當需求⑹未滿I或記憶功能本體中的導體: 擴散區域未彼此重疊’亦可執行寫人操作。原因在記憶功 能本體中的導體可藉由與閘極電極的電容耦合而執行寫入 支援。 麟再者’當需求（9)未滿足，或存在具有支援在記憶功能本 體上寫人及抹純狀功料電極時，即使#需求⑹未滿 足，或記憶功能本體内之絕緣體與擴散區域未彼此重疊時 ’亦可執行寫入操作。 在本發明的半導體儲存裝置中，記憶元件可串聯連接到 一電晶體的一側或兩側上，或與一邏輯電晶體合併於一相 同的曰曰片上。在此狀況中，可經由與一般標準電晶體（由電 晶體，邏輯電晶體等所製成）的製程高度雷同的製程而形成 本發明的半導體裝置，或更明確地為記憶元件，故因此， 可同日守形成。因此，會簡化記憶元件與電晶體或邏輯電晶 體的合併程序，且可獲得低價的合併裝置。 在本發明的半導體儲存裝置中，記憶元件可在一記憶功 O:\88\883l4.DOC4 -31- 1235383 能本體中儲存二進元或更多的資訊，且允許元件作用如同 可儲存四位數值或更多資訊的記憶元件。記憶元件只可儲 =:進兀資訊。此外，記憶元件可能會作用如一記憶格， 其藉由記憶功能本體的變異電阻效果而具有選擇電晶體及 5己f思電晶體兩項功用。 壯藉由結合邏輯元件，邏輯電路等，本發明的半導體儲存 i置可有效地廣泛應用於：個人電腦的資料處理系統，筆 己电月自’膝上型輕便電腦，個人助理/傳輸，迷你電腦， 工作站:中央處理機，多處理器電腦，或任何類型的電腦 ’組成資料處理季统的雪- <糸、，·充的-子心牛，如’ cpu，記憶體及資 ㈣存衣置；通信裝置’如，電話，p 電話系統），數據機及路由如 數子式無線 数據機及路由态；影像顯示裝置，如， 板及投影機；商用機器，如， ^ 成傻牡 卩表機，知描機及影印機； 欣像衣置，如，視訊攝影機 遊戲機及音樂播放機；可Η;::!，裝置，如’ ，電子字典；汽車穿置广“終&的資訊袭置，鐘錶 詈.…立 如，汽車導航系統及汽車音頻麥 =AV(曰頻視頻)裝置，用以錄影 ： :片及音㈣氣設備，如，洗衣機，微波爐： 鋼，洗碗機，吸塵器及空氣清淨器；健 冰… 器，體重器及血屢計；及電子 °°如，按摩 的可攜式儲存裝置。尤其3 ” IC卡’記憶卡等 端，1C卡，記憶卡，可# =可攜式電話’可攜式資訊終 機，可攜式動晝播放機’可攜式遊戲機，數位相 手錶等可攜式電子裝置的c機，電子字典， 應用疋很有用的。應注意， O:\88\88314.D0C4 -32、 1235383 明的半導體儲存裝置可依需求而整合為至少部份的電子穿 置之控制電路或資料儲存電路，或分開整合。 本發明之半導體儲存裝置及可攜式電子裝置的實施例將 在以下參考附圖詳述。 (第一實施例） 本貝加例之半導體儲存裝置以記憶元件1 〇 〇 1設置，記情 元件1001適用於如圖1所示的永久性記憶元件的範例。 在記憶元件1001中，在形成於半導體基板1101表面上的 P-型井區域1102上形成閘極電極1104。具有以保留電荷的 攔截層且作為電荷保留薄膜的氮化矽薄膜丨丨〇9，設置於閘 極私極1104的較上表面及側表面上，且部份位於閘極電極 11〇4兩側表面上的的氮化矽薄膜丨109作為記憶功能本體 1105a及ll〇5b，用以實質上保留電荷。在此狀況中，記憶 功能本體意指一部份，其中藉由記憶功能本體或電荷保留 薄膜中的覆寫操作而實質上累積電荷。功用分別為源極區 域及汲極區域的N-型擴散區域11〇7&及n〇7b形成於閘極電 極1104的兩側上及p-型井區域11〇2内部。擴散區域11〇7&及 11071}具有縮進結構。亦即，擴散區域11〇7&及11〇几不會觸 及位於閘極電極之上的區域1121，且電荷保留薄膜（氮化矽 薄膜1109)之下的縮進區域112〇組成部份的通道區域。 應注意’實質上保留電荷的記憶功能本體u〇5a&11〇5b 皆為間極電極11〇4的側壁部份。因此，氮化矽薄膜丨丨㈧只 而形成於對應該部份的區域之中（見圖2A)。此外，記憶功 月b本體ll〇5a及1105b的結構，其中由奈米大小之導體或半 O:\88\88314.DOC4 -33- 1235383 導體所構成的微粒1 1 1 2以散落小點分佈於絕緣薄膜111 1中（ 見圖2B)。在此狀況中，當粒子1112的尺寸小於1 nm時，因 為強烈的量子效應使得電荷難以穿越小點而打開通道，且 當尺寸超過10 nm時，在室溫下即無強烈的量子效應。因此 ，粒子1112的直徑較佳範圍為i nn^，jl〇mn。此外，變成電 荷保留薄膜的氮化矽薄膜11 〇9會以側壁空間形狀形成於閘 極電極的侧表面上（見圖3)。 記憶元件的寫入操作原理會參考圖3及圖4描述。在此狀 況中，會基於具有保留電荷的功用之記憶功能本體1131&及 113 1 b的整體狀況加以描述。此外，專有名詞「寫入」意指 當記憶元件是N-通道類型時，將電子注入記憶功能本體 1131a及1131b。下文中，會以記憶元件是N_通道類型的假 設而敛述之。 為了將電子注入（執行寫入）第二記憶功能本體U31b，如 圖3所示，令N-型第一擴散區域型第二擴散區域 11 〇7b刀別作為源極電極及汲極電極。例如，的電壓施加 到第一擴散區域ll〇7a及p_型井區域11〇2，+5V的電壓施加 到第二擴散區域1107b，及+5V的電壓施加到閘極電極11〇4 。根據上述電壓條件，反相層1226由第一擴散區域11〇7< 源極電極）延伸，但不觸及第二擴散區域u〇7b(汲極電極） ，而產生一夾斷點。電子藉由高電場由夾斷點加速前往第 一擴散區域ll〇7b(汲極電極），而成為所謂的熱電子（高能傳 ^電子）。藉由將熱電子注入第二記憶功能本體n31b而執 仃寫入。因為在第一記憶功能本體U31a附近沒有產生熱電 O:\88\88314.DOC4 -34- 1235383 子’故不執行寫入。 在另一方面，為了將電子注入（執行寫入）第一記憶功能 ^體1131a ’如圖4所示，令第二擴散區域u〇7b及第一擴散 區或1107a刀別作為源極電極及汲極電極。例如，〇v的電壓 施加到第二擴散區域及P_型井區域11〇2，+5V的電壓 知加到第冑散區域11G7a，及+5V的電壓施加到閘極電極 4如上所述，藉由反向地交換源極與汲極以使電子注 入第二記憶功能本體1131b，可藉由將電子注入第一記憶功 能本體1131a而執行寫入。 接著，記憶元件的抹去操作原理會參考圖5及圖6描述。 根據用以抹去儲存在第一記憶功能本體丨丨3丨&中資訊的 第一方法，如圖5所示，正電壓（如，+5V)施加到第一擴散 區域11(^’（^的電壓施加到1>-型井區域11〇2，反相偏壓施 加到第一擴散區域1107a與p_型井區域丨i 02的PN接面，及負 電壓（如，-5V)再施加到閘極電極11〇4。此時，電位斜率變 侍陡肖尤其疋在PN接面的閘極電極11 附近，其導因於 負電壓施加於閘極電極的影響。因此，由於頻對頻之穿隧 而在PN接面之P-型井區域11〇2上產生熱孔（高能孔）。該熱 孔往具有負電位的閘極電極1104拉曳，且結果，將孔注入 第一圮憶功能本體113 1 a。如上所述，執行了第一記憶功能 本體113 1 a的抹去。在此狀況中，適宜施加〇 v的電壓到第一 擴散區域1107b。 當抹去儲存在第二記憶功本體11311)的資訊時，在上述狀 況中，適宜將第一擴散區域的電位與第二擴散區域的電位 〇 \88\88314.DOC4 -35- 1235383 交換。 根據用以抹去儲存在第一記憶功能本體丨丨3丨a中資訊的 第二方法，如圖6所示，正電壓（如，+4V)施加到第一擴散 區域11071〇¥的電壓施加到第二擴散區域11〇71)，負電壓（ 如，-4V)施加到閘極極1104,及正電壓（如，+〇·8ν)施加到 Ρ-型井區域1102。在此狀況中，越過ρ_型井區域丨1〇2及第 二擴散區域1107b而施加向前電壓，將電子注入p —型井區域 1102。注入的電子擴散到P_型井區域11〇2的刚接面及第一 擴散區域1107a，且藉由以強的電場加速而變成熱電子。.熱 电子在PN接面處產生一對電子孔。亦即，藉由越過p_型井 區域1102及第二擴散區域11〇7|3而施加向前電壓，注入p-型 井區域1102的電子會變成觸發器以在相反側上的pN接面處 產生熱孔。在PN接面處所產生的熱孔向前拉到具有負電位 的閘極電極1104，故結果，能將孔注入第一記憶功能本體 1131a。 根據此方法，即使只施加不足以藉由頻對頻之穿隧產生 熱孔的電壓施加到P-型井區域的PN接面及第一擴散區域 1107a日守，由苐二擴散區域注入的電子會變成觸發器 以在PN接面處產生一對電子孔，而允許產生一熱孔。因此 ’可降低抹去期間的電壓。特別是，當存在縮進區域丨丨2〇( 見圖1)時’因負電位施加到閘極電極而使得PN接面變成陡峭 的效果很小，且因此，難以藉由頻對頻之穿隧產生熱孔。可 在低電壓時彌補此缺點的第二方法，及達到抹去操作。 在抹去儲存在第一記憶功能本體1131&的資訊時，根據第 O:\88\88314.DOC4 -36- 1235383 方法^頁施加+5V的電壓_ 而根據第二抹去方法，+4v的μ已足夠。如上述，根據第 可严牛低抹去期間的電壓。因此，可減少能源消耗 ，且可抑制因熱載子而產生的記憶元件劣化。 此外，藉由任一姑土七、本 一 抹去方法，過度抹去不會容易發生在記 憶元件中。此處的直古々 二 專有名同過度抹去」是一個現象，其 記憶功能本體中累積的孔數量增加時，臨限值降低卻不飽 和二在以快閃記憶體所表示的eepr〇m(電子抹除式可編程 唯讀記憶體)中有-嚴重的問題，且會發生-致命的故障， p田臨限值成為負值時，記憶格選擇變成無法明確地執行 一方面在本發明半導體儲存裝置的記憶元件中， P使田大里的孔累積在記憶功能本體中時’在記憶功能本 體之：只誘發電子’且在閘極絕緣薄膜之下的通道區域之電 位上幾乎沒有任何影響。藉由閘極絕緣薄膜下的電位可判定 抹去：間臨限值電壓，故因此，不容易發生過度抹去。 記憶元件的讀取操作原理將會參考圖7詳加描述。 f讀取儲存在第—記憶功能本體U3U中的資訊時，藉由 令第一擴散區域11G7a及第二擴散區域丨職分別作為源極 電極及汲極電極而操作電晶體。例如，評的電壓施加到第 =擴散區域m7ag型井區域贈，+ι·8ν的電壓施加到 第二擴散區域1107b ’及+2V的電壓施加到閘極電極11〇4。 在此狀況中，當無電子累積在記憶功能本體丨131 a時，源極 電流易於流動。當電子累積在第一記憶功能本體u3ia時， 反相層不易於形成在第一記憶功能本體i 13 u的附近，故因 O:\88\88314.DOC4 -37- 1235383 此，汲極電流難以流動。因此，藉由偵測汲極電流，即可 "貝取第一圮憶功能本體113 1 a的儲存資訊。特別是，當藉由 、、Ό予造成夾斷操作的電壓而執行讀取時，累積在第一記憶 功能本體1131a的電荷狀態可更精確地判定，而不受記憶功 能本體113 lb中電荷存在與否的影響。 在讀取儲存在第二記憶功能本體1131b中的資訊時，藉由 令第二擴散區域1107b及第一擴散區域ii〇7a分別作為源極 電極及汲極電極而操作電晶體時。雖然末示，（例）〇v的電 壓適宜施加到第二擴散區域1107b&p_型井區域11〇2，施加 1 ·8V的龟壓到弟一擴散區域11 〇7a及施加+2V的電麗到閘 極電極1104。如上所述，藉由反向地交換源極及汲極區域 到儲存在讀取第一記憶功能本體丨13 la的資訊的狀況，則可 讀取儲存在第二記憶功能本體113 ib的資訊。 若留下未覆蓋閘極電極11〇4的通道區域（縮進區域J 12〇) ，則反相層會移去，或依通道區域（以閘極電極11 覆蓋） 中記憶功能本體113 1 a及113 1 b的剩餘電荷存在與否而形成 ，則結果，會獲得大量的磁滞現象（臨限值的改變）。應注意 ’當縮進區域1120的寬度過大時，汲極電流會大幅減少， 且讀取速率會顯著變慢。因此，較佳判定縮進區域丨丨2〇的 寬度以便獲得足夠的磁滯現象及讀取速率。 即使當擴散區域1107a及1 l〇7b已觸及閘極電極11〇4的末 端時，如，即使當擴散區域ll〇7a及1107b及閘極電極1104 彼此重疊時，電晶體的臨限值幾乎不會因寫入操作而改變 。然而，源極端及汲極端的寄生電阻大幅改變了，且沒極 O:\88\88314.DOC4 -38- 1235383 =大量減少（―程度的量或更多）。因此，可藉由肺及極 兩 執仃》貝取’且可獲得如記憶體般的功用。然而，當 萬要較大的記憶磁滯現象時，擴《域m7a及u〇7b較佳 不：閘極電極1104重疊(即存在縮進區域1120)。 :由上述操作方法’可選擇性達到每一電晶體有2_位元 主:及抹I &外’藉由令記憶元件與字線机連接到記 L兀件的閘極電極i 1()4 ’且與位元線bli及位元線犯分別 連接到第-擴散區域11G7a及第二擴散區糾㈣時，可架 構一記憶格陣列。 此外’根據上述操作法，藉由交換源極電極與汲極電 極’即可執行每-電晶體的2位元寫入及抹去。然而，可 藉由固定源極電極及沒極電極，此裝置可如^•位元纪情 體般操作。在此狀況巾，可以令祕或汲極區域之一具有 、同之固疋電壓，及連接到源極及没極區域的位元線的數 目可減少半數。 由以上描述可了解，在本發明半導體儲存裝置的記憶元 件中，圮憶功能本體由閘極絕緣薄膜獨立形成，且形成於 閘極電極兩側上，故因此可達到位元操作。料，藉由 閘極電極分離記憶功能本體，故因此可有效地抑制覆寫期 二的干擾。再者’由記憶功能本體分離的閘極絕緣薄膜可 藉由減少薄膜厚度因此而抑制短通道效應。因此，可促進 記憶元件及半導體儲存裝置的極小化。 此外，在圖式中，相同參考號碼所指示的部份（其使用相 同材料及物質）並不一定是相同形狀。 O:\88\883l4.DOC4 -39- 1235383 此外’應注意圖式為示意性的，且厚度與平面間的大小 關係，層與部份間的厚度及尺寸之比等會與實際的不同。 因此，應參著以下敘述而判定厚度及尺寸的具體大小。此 外，當然亦包括在圖式間，彼此大小關係及比是不同的部 份0 此外，在本專利說明書所述及之層與部份間的厚度及大 小，除非特別指出，否則為半導體裝置完全形成的階段中 ，最後形狀的尺寸。因&，應注意最後形狀的尺寸多少會 依後繼衣&與薄膜形成後瞬間的尺寸，雜質區域等做比較 的熱歷程等而改變。 (第二實施例） 如圖8所示，除了記憶功能本體1261及1262由保留電荷的 區域（其可為儲存電荷的區域’或具有保留電荷功用的薄膜 )及抑制电荷逸出的區域（其可為具有抑制電荷逸出之功用 的薄膜)所構成之外’本實施例半導體健存裝置的記憶元件 具有實質上相似於圖i之記憶元件1(m的架構。 由增進記憶體之保留特徵的觀點而言，記憶功能本體較 佳應包括—具有保留電荷功㈣電荷保留薄膜及-絕緣薄 胰。本貫施例利用氮化矽薄膜i 2 4 2，其具有如電荷保留薄 膜般攔_之位準，及氧化石夕薄膜⑽及⑽，其具有 ：般防止累積在電荷保留薄膜中之電荷消散的作 括電荷保留薄膜及絕緣薄膜的記憶功能本體， :防止電荷消散而增進保留特徵。此外，彳比較只由 ⑽保留㈣所架構的記憶功能本體，而適度減小電荷保 O:\88\88314.DOC4 1235383 留薄膜的體積，且導因於在儲存保 起的特徵改變，可蕤]的笔何移動而引 抑制。再者，J限制電荷在電荷保留薄膜内移動而 由於氮化矽薄膜1242存在於氧介 — 及1243之間的結 、乳切賴⑽ 一 #覆寫缸作期間的電荷注入有效性會提 二：貫現較高速操作。在此記憶元件中，氮化.薄 、42可以強誘電性物質取代之。 亦’將電荷保持在記憶功能本體126卜咖中的區域 切薄膜⑽）與擴散層區域1212，1213重疊。於此，專; 名一「重疊」帛以代表-狀態，即至少部份用以保持電荷

的區域（氮化矽薄膜1242)位於至少部份的擴散層區域UK 1213上。應注意，在閘極電極丨2 17與擴散層區域丨2丨2， 1 3之間顯示有半導體基板丨2丨丨，閘極絕緣薄膜121 *，及 縮進區域1271。雖然閘極絕緣薄膜1214以下的半導體基板 1211隶上表面未示於圖式中，該最上表面是通道區域。 將電荷保留在記憶功能本體1261及1262中之區域的氮化 石夕薄膜1242與擴散區域1212及1213重疊，下文將敘述藉由 此設置而產生的效果。 如圖9所示，假設閘極電極1217關於擴散區域1213的縮進 量是W1，且在閘極電極1217之通道長度方向的剖面平面中 ’在記憶功能本體1262的圓周部份中之記憶功能本體1262 的寬度是W2，則記憶功能本體1262與擴散區域1213的重疊 量以W2-W1表示。此處重要的是，由記憶功能本體1262之 氮化矽薄膜1242所架構的記憶功能本體1262與擴散區域 1213重疊，即，此設置的關係可滿足：W2>W1。 O:\88\88314.DOC4 -41- 1235383 在圖9中，遠離閘極電極1217的氮化矽薄膜1242末端， 與遠離記憶功能本體丨262處之閘極電極1217的記憶功能 本體1262末端相符。因此，記憶功能本體1262的寬度設定 為W2。 位於遠離記憶功能本體丨262a中閘極電極的側上之氮化 石夕薄膜1242a的邊界，並未校齊於遠離位於圖1〇所示之閘極 電極之側上的§己憶功能本體1262a的邊界，故^2可設定為 ，在遠離閘極電極之側上由閘極電極邊界到氮化矽薄膜 1242a邊界的寬度。 圖11顯不圖6之結構中的汲極電流Id，其具有固定在1〇〇 nm之寬度W2的記憶功能本體1262，且縮進量冒丨是變動的 。此中，藉由在記憶功能本體1262處於抹去狀態（即正孔已 儲存）的ir、件下，執行裝置模擬而獲得沒極電流，且擴散層 區域12 12，12 1 3分別設定為源極電極及汲極電極。如圖u 所示由於W1至少為1〇〇 nm(即，當氮化石夕薄膜丨242及擴散 層區域1213不重疊日守）’汲極電流快速地減少。因為汲極電 流值幾乎與讀取操作速率成等比，則當W1至少為10〇11111時 ，記憶效能會快速劣化。在氮化矽薄膜1242及擴散層區域 1213重疊的範圍中，汲極電流緩慢減少。因此，論及製造 分散狀況，除非至少部份的氮化矽薄膜1242(其為具有保持 電荷之功用的薄膜）與源極/汲極區域重疊，否則難以獲得記 憶功用。 基於上述叙置模擬結果，製造記憶格陣列時，W2會會依 «又计值固疋在l〇〇nm，而W1固定在。當W1 O:\88\88314.DOC4 -42- 1235383 為60 nm時，氮化矽薄膜1242會依設計值與擴散層區域Du ，1213重疊40 nm，且當界丨為丨⑼，依設計值則不具 重疊。由於測量比較考量到分散的最糟狀況之記憶格陣列 的讀取時間，發現了當W1之設計值為60 nm的狀況之下， 項出存取時間會快1〇〇倍。由實用觀點來看，讀取存取時間 較佳為每位元不大於千分之一秒。然而發現了在的 狀況中，此條件從未滿足。亦發現了當論及分散狀況時， W2-Wl>l〇nm是更佳的。 為了讀取館存在記憶功能本體1261(區域1281)的資訊， 較佳如實施例1般，將擴散層區域1212設為源極電極及擴散 層區域1213設為汲極區域，且在通道區域中較靠近之汲極 區域側上形成一夾斷點。更明確地，在讀取儲存在任一記 憶功能本體中的資訊時，夹斷點較佳形成於通道區域中較靠 近其他記憶功能本體的區域内。因此可以良好的靈敏度偵測 記憶功能本體中1261的記憶資訊，而不需考慮記憶功能本體 1262的儲存條件，結果促進了 2_位元操作的實施。 在只將資訊儲存在二記憶功能本體之一側的狀況中，或 在以相同儲存條件下使用該二記憶功能本體的狀況中，不 需要在讀取操作時形成夾斷點。 雖然未示於圖8,井區域（N_通道裝置狀況下的p型井）較 仏形成於半導體基板1211的表面上。當維持用於記憶操作（ 覆寫操作及讀設操作）時最理想的通道區域雜質濃度時，井 區域的形成促進其他電氣特徵的控制（反抗電壓，接面電容 量，及短通道效應）。 O:\88\88314.DOC4 -43- 1235383 亦’記憶功能本體較佳包含—設置為幾近平行於間極絕 緣薄：之表面的電荷保持薄膜。換句話說，在記憶功能本 體中设置電荷保持薄膜的表面以便與閘極絕緣薄膜保持一 離更明確地，如圖12所示，在記憶功能本體丨262 中作為電荷保持薄膜的氮化石夕薄膜1242a具有-面，其幾近 平行於閘極絕緣薄膜1214表面。換句話說，氮切薄膜 1242a#又佳形成為具有平均高度’其對應於閘極絕緣薄膜 1214表面之高度。 在圮憶功能本體1262中，幾近平行於閘極絕緣薄膜1214 表面的氮切_ 1242a的存在，可有效地控制在縮進區域 12 71中使用大量儲存在電荷㈣薄膜12 4 2 &中的電荷而形 成反相層的容易度’因此可增加記憶效果。亦，藉由 化矽薄膜1242a置於幾近平行閘極絕緣薄膜1214的表面，； 使具有分散之縮進量（W1)時，記憶效果的改變會相對的小 因而可抑制5己憶效果分散。此外，還抑制了電荷往氮化 矽薄膜1242a的移動，且因此會因而抑制記憶保持間因電荷 移動而導致的特徵改變。 再者’記憶功能本體1262較佳含有_絕緣薄膜（如，縮進 區域咖上部份之氧化石夕薄膜1244)，其將幾近平行於間極 絕緣薄膜1214表面的氮化石夕薄膜m2a由通道區域（或井區 域）分隔開來。該絕緣薄膜可抑制储存在電荷保持薄膜中的 電荷分散，因而可獲得較佳保持特徵的記憶裝置。 應注意，氮化石夕薄膜1242a的薄臈厚度控制，如同氮化石夕 薄膜i242a之下之絕緣薄膜（縮進區域咖上部份的氧化矽 O:\88\88314.DOC4 -44- 1235383 薄膜1244)的薄膜厚度控制須是固定的，而令半導體基板表 面可與儲存在電荷保持薄膜中的電荷保持近乎固定的距離 。更明確地，半導體基板表面與儲存在電荷保持薄膜中的 電荷間之距離，控制在氮化矽薄膜1242a下之絕緣薄膜的最 小薄膜厚度值’到氮切薄膜丨勘下之絕緣薄膜的最大薄 膜厚度與氮化石夕薄膜12423的最大薄膜厚度之總和的範圍 之内。結果，由儲存在氮化矽薄膜12423中的電荷所產生的 電力線濃度可約略控制，故因此記憶裝置的記憶效果程度 的分散可減到最小。 又 (第三實施例） 在此實施例中，在電荷保持部份1252中，作為由第一絕 緣體所製成的薄膜的氮化矽薄膜1242，其如圖Η所示，具 有幾近平均的薄膜厚度。再者，作為電荷保持薄膜的氮化 矽薄膜1242如此配置為具有固定厚度之區域1281，且設置 為幾近平行於閘極絕緣薄膜1214的表面，且配置一伸入幾 近平行於閘極電極1217側面之方向的區域1282。 田施加正包壓到閘極電極1217時，如箭頭丨283所示，記 憶功能本體1262中之電力線經由第一部份1281及第二部份 1282而通過整個氮化石夕薄膜1242二次。應注意，當施加負 電壓到閘極電極1217時，貝電力線的方向會相反。此中， 氮化矽薄膜1242的介電常數約為6，而氧化矽薄膜^“， 1243的；f電g數約為4。最後，記憶功能本體KM在電力線 之方向（前頭1283)的有效介電常數會變得大於只包括第一 邛伤1281之電荷保持薄膜的狀況，其使得電力線的兩邊界 O:\88\88314.DOC4 -45- !235383 間的電位差減小。 八“ 更月確地，轭加到閘極電極1217的大部 知包壓用以加強縮進區域1271中的電場。 =為藉由縮進區域1271中的電場拉出產生之電荷，而在 =操作時電荷會注人氮切薄膜⑽。因此，包括第二 = 1282的氮切薄膜1242在覆寫操作時，增加 功能本體1262的電荷，因此增加了覆寫速率。 在=氧切薄膜1243是氮切薄膜的狀況中，更明確 B电仃保持薄膜對於對應間極絕緣薄膜⑵*表面之高度 疋不平伏的狀況中，電葙祜 ▲ 又 虱化矽溥膜較上側的移動變得 很顯者，而保持特徵則劣化了。 亍 乳化矽溥膜的’電荷保持薄膜最佳由高介電物質(如 ，/、有極大介電常數的氧化铪）而形成。 再者’記憶功能本體更伟白& ^ ^ ^ — 括一、、、巴緣薄膜（縮進區域1271 上之乳化矽薄膜上部份的sl2 ^ ^ ^ }其將成近平行於閘極絕 緣潯版表面的電荷保持薄臈由通道E^ I r ^y 來。該絕緣薄臈抑制儲存在i = f (或井區域）分隔開 因而可更增進保持特徵。 戕 亦’記憶功能本體更佳白# _ μ ^ 已括一、、、巴緣薄膜（與閘極電極1217 接觸的部份之氧化石夕薄膜m 薄膜分隔開來，該Λ 笔極由電荷保持 之側 ’、夺/専勝伸入幾近平行於閘極電極 荷保持薄膜 '肖“何由間極電極注入電 的可信度。 文交，而增加了記憶裝置 再者，與第二實施例所似 鼠化矽溥膜丨242下之絕緣 O:\88\88314.D0C4 -46- 1235383 薄膜（縮進區域1271上的部份氧化矽薄膜1241)的薄膜厚度 控制為固定，.且設置於閘極電極下之絕緣薄膜（與閘極電極 1217接觸的部份氧化矽薄膜1241)的薄膜厚度控制為固定 的。結果’由儲存在氮化矽薄膜丨242中的電荷所產生之電 力線濃度可大略控制，且可防止電荷的漏洩。 (第四實施例） 在本實施例中，會解釋閘極電極，記憶功能本體，及源 極/汲極區域間的最佳距離。 如圖14所示，參考符號A標示在通道長度方向的剖面中之 閘極電極長度，參考符號B標示源極與汲極區域間的距離（ 通道長度），及參考符號C標示記憶功能本體邊界到其他記 憶功能本體邊界的距離，更明確地，即在通道長度方向的 剖面中’由具有將電荷保持在電荷保持部份之功用的薄膜 邊界（由閘極電極側旁開始），到具有將電荷保持在其他記憶 功能本體1262中之功用的薄膜1242邊界（由閘極電極1217 側旁開始）。 方程式A<B是較佳的。當滿足該方程式時，通道區域中 ，在閘極電極121 7及源極/汲極區域1212，1213之下的部份 間存在一縮進區域1271。因此，儲存在記憶功能本體以^ ’ 1262(氮化矽薄膜1242)中的電荷有效地改變縮進區域丨2η 的整個部份的反相傾向。結果，增加了記憶效果，且特別 是賦予尚速讀取操作的可能。 亦，當閘極電極1217及源極/汲極區域1212, 1213縮進時 ，即當方程式Α<Β滿足時，當施加電壓到閘極電極以丨了時 O:\88\88314.DOC4 -47- 1235383 藉由儲存在δ己憶功能本體1261，1262中的電荷量而大幅 改Μ縮進區域的反相傾向。結果’增進記憶效果且減少短 通道效應。 ;、、<、而要5己憶效果有效力，則不一定需要縮進區域。 即使當縮進區域1271不存在時，若源極/汲區域1212，1213 中的雜質濃度夠小的話，記憶效果仍可在記憶功能本體 1261，1262(氮化矽薄膜1242)中有效力。 餐照圖11所述’當除非至少部份的氮化矽薄膜1242a與源 極/汲極區域1212，1213重疊時，否則無法獲得記憶功用。 結果，較佳滿足方程式B<c。因此，A<B<C的狀態是最佳 的。 (第五實施例） 根據本實施例之半導體儲存裝置的記憶裝置與第二實施 例基本上具有相同的結構，除了如圖丨5所示般，半導體基 板為S 01基板。 記憶裝置之結構為，一嵌入的氧化物薄膜1288形成於半 導體基板1286上，且嵌入氧化物薄膜1288之頂部上再形成 SOI層。在SOI層中，形成擴散區域1212，；[213，及其他區 域組成一本體區域1287。 遠s己憶裝置亦引起與第二實施例中之記憶裝置相同的功 用及效果。且，因為擴散區域1212，1213及本體區域1287 間的接面電容量會顯著減少，故可增加裝置速率及降低電 源消耗。 (第六實施例） O:\88\88314.DOC4 -48- 1235383 本實施例中的記憶裝置與第二實施例基本上具有相同的 結構’除了如·圖1 6所示，在N型擴散區域12 12，1213之通道 側附近中添加了 P型高濃度區域1291。 更明確地，P型高濃度區域1291中！>型雜質（如，硼）的濃 度高於區域1291中P型雜質的濃度。P型高濃度區域1291中 適當的P型雜質濃度值約為（例）5><1()17到lxl〇i9cm-3。亦，區 域1292中的P型雜質濃度值可設定為（例）5><1〇16到1χ 1018cm_3。 因此’ P型南濃度區域1291的設置令擴散區域1212，1213 與半導體基板12 11間的接面埋在記憶功能本體丨26丨，丨262 的正下方。此會促進在寫入及抹去操作中的熱載子產生， 因而可降低寫入操作及抹去操作的電壓，或實行高速寫入 刼作及抹去操作。再者，因為區域1292中的雜質濃度相對 很小，當記憶體處於抹去狀態時，臨限值亦小，因而使汲 極電流變大。結果增加了讀取速率。因而可置具有低覆寫 電壓或咼覆寫速率，及高讀取速率的記憶裝置。 亦於圖16中，藉由在相鄰源極/汲極區域的位置中及記憶 功旎本體1261，1262的較低側（其不位於閘極電的正下方） 上没置P型咼濃度區域1291，整個電晶體的臨限值顯著的增 加。增加的程度遠大於P型高濃度區域1291位於閘極電極正 下方的狀況。當寫入電荷（電子在電晶體是N通道類型的狀 況中）儲存在記憶功能本體1261，1262中時，差會變得更大 。s足夠的抹去電荷（正孔在電晶體是N通道類型的狀況中） 儲存在記憶功能本體中時，整個電晶體的臨限值會降低到 O:\88\88314.DOC4 -49- 1235383 一值’其由閘極電極1217正下方的通道區域（區域1292)中之 雜質濃度而判定。更明確地，抹去狀態的臨限值不因p型高 /辰度區域1291中的雜質濃度而改變，而寫入狀態中的臨限 值部受到極大的影響。因此，在記憶功能本體之下及相鄰 於源極/汲極區域設置P型高濃度區域1291，只對寫入狀態 的臨限值造成極大的波動，因而使記憶效果顯著的增加（抹 去狀態及寫入狀態中的臨限值差）。 (第七實施例） 本實施例之半導體儲存裝置的記憶本體與第二實施例基 本上具有相同的結構，除了如圖17所示，將電荷保持薄膜（ 氮化矽薄膜1242)由通道區域或井區域1211分隔開來的絕 緣薄膜1241之厚度T1，小於閘極絕緣薄膜1214的厚度丁2。 因為在記憶覆寫操作中要求反抗電壓，閘極絕緣薄膜 1214具有最低限度的厚度Τ2。然而，不論及要求反抗電壓 時，絕緣薄膜1241的厚度Τ1可小於Τ2。 在本實施例的記憶裝置中，絕緣薄膜的厚度T1因為下述 原因’而如以上狀態般具有高設計自由度。 在記憶裝置中，將電荷保持薄膜（氮化矽薄膜1242)由通 道區域或井區域分隔開來的絕緣薄膜1241，並不插入閘極 電極1217與通道區域或井區域之間。結果，將電荷保持薄 膜（氮化矽薄膜丨242)由通道區域或井區域分隔開來的絕緣 薄膜1241不直接受到高電場的影響，該高電場作用於問極 電極1217與it道區域或井區域之間，但會受到相對微弱電 場（由閘極電極1217橫向擴張）的影響。因此，無論要求到閘 O:\88\88314.DOC4 -50- 1235383 極、％緣薄膜12 14的反抗電壓，可使 J使丁1小於丁2。絕緣薄膜厚 心的縮小促進電荷注入記憶功能本體i26i，i262，降低 2入操作及抹去操作的„，或賦以速寫人操作及抹 :作的可此/·生。此外，因為當電荷儲存在氮切薄膜1如 %，通道區域或井區域所感生的電荷量增加，則可實現 增加的記憶效果。 見 如圖13之箭頭1284所示，記憶功能本體中，某此短的電 力線不會通過氮切薄膜1242。因為較短的電力線之電場 強度相對較大，沿著電力線的電場在覆寫操作中扮演重要 的角色。藉由縮小絕緣薄膜1241的厚度τι，氮切薄膜⑽ 兩末而間的i位差更小。因此’施加到閘極電極12丨7的大 部份電虔用以加強縮進區域中的電場，因而可實現高速寫 入操作及抹去操作。 移到㈣的較低側’以便以箭頭1284所示的電力線通過氮 ^薄膜1242。結果’記憶功能本體中在箭頭12料之方向 沿著電力線1284的有效介電常數變大，而使得電力線㈣ /、，、相反的，如以快閃記憶體做為象徵的中， 將汗動閘極由通道區域或井區域分隔開來的絕緣薄膜，插 入於間極電極（控制電極）與通道區域或井區域之間，以便絕 緣薄膜直接受到閘極電極之高電場的影響。因此在eepr〇m 中將浮動閘極由通道區域或井區域分隔開來的絕緣薄膜的 厚度受到限制，使得記憶裝置的功用可最佳化。 由上述可知，藉由將絕緣薄膜1241的厚度T1及閘極絕緣 薄膜1214的厚度T2設定為T1<T2，則可降低寫入操作及抹 O:\88\88314.DOC4 -51- 1235383 去操作的電壓，5¾眚古、古# ^ 現回速寫入操作及抹去操作，及使得 舌己憶效果再增加而不必降彻 立 f低d ^的的反抗電壓能力。應注 忍甘絕緣薄膜的厚度T1較佳為至少〇·8·，此為極限範圍 T維持在製程中的統—或某程度的薄膜品質且保持特 徵’而不會容許過度的劣化。 曰更明確地’在具有嚴格設計規則及需要高反抗電屢之液 晶驅動⑽的狀況中，必須具有最大的電壓以驅 體液晶面板TFT(薄膜電晶體）。最終，無法使閘極氧化物薄 膜變得更薄。在將作為影像調整器的本發明之永久性記伊 體與液晶驅動f|LSI上的其他裝置堆疊成層的狀況中，本發 明的記憶裝置使絕緣薄膜的厚度設計達到最佳效果，該絕 緣薄膜將電荷保持薄膜（氮切薄膜1242)由無關於間極絕 緣溥膜厚度之通道區域或井區域分隔開來。例如，在具有 250 nm長度（字線寬度）之閘極電極的記憶格中，其可分別 设為Tl=20nm&T2 = l〇nm，實現了具有良好寫入有效性的 記憶格。（即使丁丨大於普通邏輯電晶體，短通道效應亦不 產生，因為源極/汲極區域由閘極電極縮進）。 (第八實施例） 根據本實施例之半導體儲存裝置的記憶裝置基本上具有 與第二實施例相同的結構，除了如圖18所示，將電荷保持 薄膜（氮化石夕薄膜1242)由通道區域或井區域分隔開來的絕 緣薄膜厚度T1，大於閘極絕緣薄膜的厚度T2。 閘極絕緣薄膜1214具有厚度T2的上限，因為要求防止裝 置的短通道效應。然而’絕緣薄膜1241的厚度τ 1可大於T2 O:\88\88314.DOC4 -52- I235383 不响及防止短通道效應。更明確地，當比例越來越小時 (閘極絕緣薄膜越來越薄時），將電荷保持薄膜（氮化矽薄膜 2)由通道區域或井區域分隔開來的絕緣薄膜厚度，會不 顧閘極絕緣薄膜的厚度T2而做最理想的設計，則可實現記 隐功能本體不會妨礙比例的效果。 ，本實施例的記憶裝置中，絕緣薄膜的厚度打如述般具 有η叹汁自由度，因為，如已敘述地，將電荷保持薄膜由 通道區域或井區域分隔開來的絕緣薄膜，未插入閘極電極 與通道區域或井區域之間。結果，無論是否要求防止往閘 極絕緣薄膜的短通道效應，仍可使Τ1變得大於Τ2。 #、巴緣薄膜厚度的增加可防止儲存在記憶功能本體中的電 荷分散，且增進記憶體的保持特徵。 因此’ Ti>T2的設定在記憶體的短通道效應不劣化之下 ’可增進保持之特徵。 社應注意’絕緣薄臈的厚度T1考量到覆寫速率的降低，較 為不大於2〇 nm。 =月確：，以快閃記憶體為特徵的習用永久性記憶體之 :構為，-選擇閘極電極組成一寫入/抹去閘極電極，及一 閘極絕緣薄膜（包括一淫翻 膜的寫入/抹去閉極電極於亦作為€荷儲存薄 置的產生基本上會抑制短：、二為極小化的要求(較薄裝 要求(為了控制儲存之電應)抵觸了安全可信度的 區域或井區域分隔開來之嗜緣: ：“何保持溥膜由通道 約7㈣，故裝置難以極小化二膜料^ 化事貫上，根據ITRS(國際半 O:\88\88314.D0C4 •53- 1235383 導體技術藍圖），實體閘極長度的極小化降低到約〇·2微米或 更小到肉眼不可見。在本發明的記憶裝置中，可如上述般 獨立没計Τ1及Τ2，且因此賦予極小化可能性。 在本發明中，例如，在具有45〇 nm長度（字線寬度）之閘 極電極的記憶格中，可分別設定為T2=4 nm及Tl=7 ，實 現了免於產生短通道效應的半導體儲存裝置。即使丁2設定 為大於普通邏輯電晶體，亦未產生短通道效應，因為源極/ 沒極區域由閘極電極縮進。 亦，因為在本發明之記憶襄置中，源極/汲極區域由閘極 極縮進，更可促進相較於普通邏輯電晶體的極小化。 述口為用Μ支援寫入及抹去操作的電極不存在記 憶功能本體上，將電荷保持薄膜由通道區域或井區域分隔 開來的絕緣薄膜不直接受到高電場的影響，該電場作用於 支援寫人及㈣操作的電極與通道區域或井區域之間，但 ’、又到由閘極電極橫向擴張之相對微弱電場的影響。因而 ^車乂於相同的製％精確度，而實現較邏輯電晶體之間極 長度更極小化的閘極長度之記憶格。 (第九實施例） 本實施例關於當在根據本發明 驻吳士此—* _ 卞命篮傾存裝置的記憶 ’中執仃覆寫操作時’電氣特徵的改變。 圖19為顯示汲極雷 線圖，其中通道^ g(量測值）的典型曲 在抹去狀能盘宜a °己隐瓜置的記憶功能本體之電荷量 在抹去狀心、與寫入狀態間變動。 由圖19所示可知，當寫入操作 抹去狀恶下執行時（實線） O:\88\88314.DOC4 -54- 1235383 ，如虛線所示，不只臨限值提升，且曲線的斜角大幅下跌 ，尤其在子臨限值區域。因此，即使在具有相對高閘極電 壓Vg的區域中，具有大的抹去狀態到寫入狀態的汲極電流 比。例如，在Vg=2·5 V的點之處，電流比仍然為至少二位數 。此特徵與圖29所示之快閃記憶體的狀況非常不同。 在3己憶裝置中，以上特徵的出現特別為閘極電極與擴散 區縮進之狀況的現象，且因此閘極電場難以達到縮進區域 。©圮憶裝置處於寫入狀態時，即使施加正電壓到閘極電 極，亦極度難以在記憶功能本體下方的縮進區域中產生反 相層。因而在寫入狀態的子臨限值區域中，會造成較小斜 角的Id-Vg曲線。 當記憶裝置處於抹去狀態時，在縮進區域中感生高密度 電子。再者，當0V施加到閘極電極時（即，在截止狀態時） ，在閘極電極下方的通道中未感生電子(且因此截止電流很 J ) 口此在抹去狀怨的子臨限值區域中，即使電壓範圍超 過臨限值，亦會造成大的1(1夕§曲線差係數，及大的電流（傳 導性）增加速率。 由上述可知，根據本發明之半導體儲存裝置的記憶裝置 ’使抹去狀態到寫入狀態的沒極電流比特別變大。 (第十實施例） 在第十實施例中，將描述以記憶格陣列所設置的半導體 儲存裝置，其中利用第一到第八實施例的記憶元件作為記 憶格。 圖顯示設記憶格所設置的本發明第十實施例之半導體 O:\88\88314.DOC4 -55- 1235383 儲存裝置的方塊圖，其中利關丨所示的記憶元件作為記憶 ^如圖20所示，以一記憶格陣列Η，一正極性電源選擇 器電路22，及一電壓極性反相器電路％設置該半導體儲存 裝置。 正㈣電源轉器電路加—具有—輸人端之第一開關 SW1*5又置，該輸入端為記憶格陣列21外側所供給的輸入 電壓（正電壓）所施加，且一具有連接到記憶格陣列Μ之輸入 端的輸出^，一具有一輸入端的第二開關撕，該輸入端 為輸入電壓所施加，_電荷泵23，具有—連接到第二開關 SW2之輸出端的泵輸入端，一第三開關sw3，其具有一連 接到電何泵23之i輸出端的輸A端’ |具有—連接到記憶 格陣列21之輸入端的輸出端，一輸入電壓判定電路24，其 判定輸入電壓是否未高於規定電壓，及一控制電路25，其 控制第一，第二及第三開關SW1，SW2及SW3的導通截止。 假設規定電壓為（例）操作電壓，其可保證記憶格陣列以的操 作。 、 當輸入電壓判定電路24判定輸入電壓超過規定電壓時， 控制電路25導通第一開關SW1及截止第二及第三開關§貿2 及SW3，因而經第一開關SW1供給來自記憶格陣列2i之輸 入電壓。 當輸入電壓判定電路24判定輸入電壓未高於規定電壓時 ，控制電路25截止第一開關SW1及導通第二及第三開關 SW2及SW3，因而供給一電壓，其由電荷泵23到記憶格陣 列21的電壓位準是精確的。 O:\88\88314.DOC4 -56- I235383 弟十實施例中，假設在抹去期間即使未由外側供給電 [日二當將負電|施加到閘極電極時，即供給—足夠的抹 電机的狀況。亦即，第十實施例利用電壓極性反相器電 以產生負㈣。電壓極性反相電路26，其輸人端連接 第開關SW1之輸出端，反轉輸入到輸入端的電壓極性 字、、α果龟壓輸出到記憶格陣列21。電壓極性反相器電 路26只反轉電壓極性，而不改變電壓的絕對值。 例如’當6V的電麼及GND分別施加到源極及汲極電極時 ，在抹去期間，·6ν的電壓施加到閘極電極。在圖5中，抹 去期間的閘極電壓設定為_5V。然而，當_6ν的電壓施加到 :極電極時’橫越閘極與汲極的電壓及橫越閘極及源極的 電昼兩者皆較施加_5V的電壓時更增加，因此，可確實地執 行抹去操作。 第十實施例利用電壓極性反相器電路，其只反轉電壓極 性而不改變電壓的絕對值，以為了簡化電路。然而，本發 明並不叉限於此，且極性反相器可改變電壓的絕對值。 圖21顯示開關電路，其作為第一，第二及第三開關_ ，SW2及SW3之一的範例。 如圖21所示，開關電路具有第一 p_通道場效應電晶體31 ，其由輸入電壓Vln所施加，一第二？_通道場效應電晶體32 ，其汲極連接到第一 P_通道場效應電晶體31之汲極，且其 源極形成一輸出端，一第一電壓位準移位器33，其選擇性 地依控制信號連接第一 P_通道場效應電晶體3丨之閘極到源 極或地線之任一，及一第二電壓位準移位器34，其選擇性 O:\88\88314.DOC4 -57- 1235383 地依控制號而將第二p_通道場效應電晶體^之間極連接 到源極或地線之任一。 當導通_電路時，第-P·通道場效應電晶體3丨之閘極 藉由第-電麼位準移位器33而連接到地線，及第二？_通道 場效應電晶體32之閘極藉由第二電塵位準移位器34而連接 到地線:當截止開關電路時，第一 p-通道場效應電晶體η 之閘極猎由第-電屋位準移位器33而連接到源極（輸入端） ，及第二P-通道場效應電晶體32之閘極藉由第二電壓位準 移位裔34而連接到源極（輸出端）。 第十實施例不一定限於使用圖21所示之開關電路，且可 利用另一架構的開關電路。 圖22?,、、頁tf圖20所不之電荷果23的範例。如圖^所示，該 電何泵以一具有-終端的電晶體41所設置，該終端為輸入 電壓Vin所施加電晶體42，其具有—連接到電晶體批 問極的終端，一電晶體43，其具有一連接到電晶體42之閘 極的、、端$日日體44，其具有—連接到電晶體41之另- ㈣㈣n由輸人電壓Vin所施加的終端’一電晶體 45’其具有-連接到電晶體料之另一終端的終端，^曰連 接到電晶體42之另-終端的閘極，一電晶體粍，其具有一 連接到電晶體45之另一彡夂诚的彡夂# η 〜鈿的終鳊，及一連接到電晶體43 之其他終端的閘極，一電晶體47，其具有—連接到電晶體 46之另-終端的終端’及一連接到其終端的問極，—電容 器cu，其具有一連接到電晶體44之閘極的終端，及另:由 時脈信_所施加的終端’―電容器Cl2，其具有—連接到 O:\88\883l4.DOC4 -58- 1235383 電晶體45之問極的終端’及另—由時脈信號衫所施加的終 端，-電容H.C13,其具有-連接到電晶體46之閘極的終端 ，及另一由時脈信號φ1所施加的終端，一電容器CM，盆呈 有一連接到電晶體44之另-終端的終端，及另—由時隸 號Φ2所施加的終端，一電容器C22，農呈古 4① 一具有一連接到電晶體 45之另-終端的終端’及另—由時脈信號㈣施加的終端 ，-電容器⑶，其具有-連接到電晶體私之另一終端的終 端，及另-由時脈信號Φ2所施加的終端。電晶㈣之終端 連接到電晶體44之另一終端。苒去 + 細冉者，電晶體43之終端連接 到電晶體45之另一終端，而電晶體 經43之閘極連接到電晶體 46的另一終端。輸出電壓v〇 包日日體47的另一終端輸出 〇 上述架構的電荷泵藉由二不同相位 π l 位的恰脈信號φΐ及φ2而 才呆作電晶體41到46，因而連續在電衮 你甩各态C21，C22及C23中 累積大量電荷，及由電晶體47之另一 電壓ν_。 ά輪出升壓的輸出 第十實施例不一定限於使用圖22 田甘U Z所不之電荷泵，及可利 用其他電路架構的電荷泵。 圖23顯示圖20所示之電壓極性反相 汉相态電路26的範例。如 =示，電壓極性反相器電路以開關51所設置，該開關 —遠^-由輸人電MVln所施加的終端，I·，其具有 炊姓 ^ 及另—連接到地線的 ，m ’運接到地線的終端，-開關54 ”具有一連接到開關53之另一 、、驷的終端，一電容器C31 〇：\88\88314.D〇〇 -59- 1235383 ，其連接開關5丨及52之連接關開_及μ的連接點， —電容器⑶’其跨越開關54之另—終端與地線而連接= 出電壓Vout由開關54的另一終端輸出。 』 開關51及53如以操作以便藉由時脈信號φΑ而導通及截止 ^而操作開關52及53以便藉由時脈信號㈣其具有關於時脈 信號ΦΑ相反的相位）而導通及截止。藉由上述操作，當時脈 k號ΦΑ具有高位準時，則電容器C3丨以電荷充電。若當時 脈信號ΦΑ具有低位準，而時脈信號⑽成為高位準時，:: 據電荷再分配的定律，累積在電容器C3丨的電荷部份移到電 容器C32。藉由時脈信號仏及φΒ而重複電荷再分配，絕對 值等於輸入電壓Vin而極性為相反的輸出電壓v〇ut，可跨越 電容器C32的兩終端而獲得。 第十貫施例不一定限於使用圖22所示的電壓極性反相器 電路，及可利用另一架構的開關電路。 圖24為解釋第十實施例之半導體儲存裝置之操作的流程 圖’顯示操作圖20所示之控制電路的程序。 首先，在步驟S1中，輸入電壓的電壓位準可藉由輸入電 壓判定電路24而偵測，及步驟S2中，判定偵測的輸入電壓 是否未高於規定電壓。若步驟S2之輸入電壓未高於規定電 壓，則流程前進到步驟S3以截止開關SW1及導通開關SW2 及SW3，結束程序。 若判定步驟S2的輸入電壓超過規定電壓，則流程前進到步 驟S4以導通開關SW1及截止開關SW2及SW3，結束程序。 如上述，以上的半導體儲存裝置即使極小化了，依然可 O:\88\88314.DOC4 -60- Ϊ235383 藉由利用圖1所不用於作為記憶袼的記憶格陣列之記憶元 件而保留2-位το儲存，及因供給到記憶格陣列之小型電路 所導致的電路故障可藉由圖2〇之正極性電源選擇器電路22 而防止。 再者，藉由利用圖21所示架構用於第一，第二及第三開 關S Wl ’ s W2 ’及s W3的開關電路，可以小型電路區域設置 /置且正極性電源選擇電路2 2可精確地操作。 +再者，藉由將規定電壓設定為範圍在+3V到+12V以内的 ^可1、、、、"適且的電壓及足夠的電流到作為記憶格的記 憶元件，其組成記憶格陣列21。 +此外，在作為記憶格的記憶元件之抹去期間，即施加正 電壓到汲極電極及施加負電壓到閘極電極，當負電壓供給到 閘極電極時，藉由電壓極性反相器電路26將正電壓轉換為負 电壓’則可以小型電路區域達到有效可信的抹去操作。 (第十一實施例） 圖25顯示本發明第十—實施例之半導體儲存裝置的方塊 圖。在上述第十實施例中，假設一狀況，即在抹去期間， 當負電壓施加到組成記憶格的記憶元件之閘極電極時，即 使未土外側供給電壓’亦供給足夠用以抹去的電流。然而 ’在弟十一實施例中，假設一壯 版又狀况，即無法由圖20所示之 電壓極性反相器電路26獲得足夠電流。 第十-實施例以記憶格陣列21及與圖2〇所示之 例相同架構的半導體儲存裝置之正極性電源選擇 = 設置，及以負電屢之負極性電源選擇電路％用於代替電廢 O:\88\88314.DOC4 -61- 1235383 極性反相器電路26)所設置。 負極性私源選擇電路7 〇的架構相似於正極性電源選擇電 路22，且取代圖21所示之利用p_通道場效應電晶體的第一 到第三開關SW1到SW3，而利用N-通道場效應電晶體之第 四到第六開關所架構。亦即，負極慌電源選擇電路7〇以具 有一輸入終端的第四開關所設置，該輸入終端以由外侧供 給的輸入電壓（負電壓）所施加，且該第四開關具有一輸出終 端，其連接到記憶格陣列的輸入端，第五開關，其具有一 以輸入電壓（負電壓）所施加的輸入端，一第二電荷泵，其具 有一連接到第五開關之輸出端的泵輸入端，第六開關，其 具有一連接到第二電荷泵之輸出端的輸入端，及具有一連 接到記憶格陣列之輸入端的輸出端，一第二輸入電壓判定 電路，其判定輸入電壓（負電壓）是否未低於第二規定電壓， 及一第二控制電路，其控制第四，第五及第六開關的導通 及截止。 右第二輸入電壓判定電路判定蠕入電壓（負電壓）未高於 負極性電源選擇電路7〇中的第二規定電壓（即大的電壓絕 對值），則導通第四開關，及截止第五及第六開關以供給外 部電壓到記憶格陣列21。若第二輸入電壓判定電路判定輪 入電壓（負電壓）超過第二規定電壓（即小的電壓絕對值），則 截止第四開關及導通第五及第六開關以由第二電荷泵供給 精確的負電壓到記憶格陣列21。 在第十一實施例的半導體儲存裝置中，電荷泵23作為第 一電荷泵，輸入電壓判定電路24作為第一輸入電壓判定電 O:\88\88314.DOC4 -62- 1235383 及當輸入電壓判定 電源選擇電路22中 2，及控制電路25作為第一控制電路， 電路24邦定輸人電以貞電&在正極& 作為第一規定電壓時，使用規定電壓。 £r:=::::== =，藉由利用圖21所示用於第—到第六開關之架構的 ㈣电路’可以小型電路區域設置該裝置，及可精確操作 正極性電源選擇電路22及負極性電源選擇電路。 再者，藉由將正極性電源選擇電路22之第一規定電壓設 :為範圍在+，+12v以内的電壓，及將負極性電源選擇 電路70之第二規定電麼設定為範圍在_3V到-Μ以内的電 壓，可供給適宜的電壓及足夠的電流到作為記憶格的記憶 兀件’該記憶格組成記憶格陣列21。 (第十二實施例） 依上述半導體儲存裝置的應用範例而言，可枚舉為，例 ，用於圖26所示之LCD面板的影像調整之可覆寫永久性記 憶體。 圖26所示之LCD面板7〇1藉由LCD驅動器7〇2所驅動。在 LCD驅動器702内，存在一作為半導體儲存裝置的永久性記 憶區段703，一 SRAM區段704及一 LCD驅動電路705。永久 性記憶區段703包括本發明之永久性記憶元件，其較佳由第 十或第十一實施例之半導體儲存裝置所架構。永久性記憶 區段703具有可由外部覆寫的架構。 O:\88\88314.DOC4 -63- 1235383 當裝置的電源供給導通時，儲存在永久性記憶區段7〇3 的資訊會傳送到SRAM區段7.LCD驅動器電路7〇5需要時 可由SRAM區段704讀取儲存資訊。藉由設置sram區段， 可以很高的速率讀取儲存資訊。 LCD驅動器可如圖26所示般由外部附加到LCD面板 7〇1，或形成在LCD面板701上。 LCD面板改變藉由將多步電塵給予像素而顯示的灰度， 其中給予的電壓及顯示的灰度之間的關係會依各產品而變 動。因此，在完成各產品及基於資訊而執行校正之後藉由 儲存用以校正各個產品之變動的資訊，產品的影像品質可 達到-致。因A，較佳將用以儲存校正資訊的可覆寫永久 性記憶體設置在LCD驅動器上。較佳利用作為永久性記憶 體的本發明永久性記憶元件，及更佳利用與第十或第十一 實施例合併描述的半導體儲存裝置，其中與本發明之永久 性記憶元件整合為一體。 若利用本發明的記憶元件作為用以調整LCD面板之影像 的水久性記憶體，料降低製造成本，因為與咖驅動器 之電路等合併的製程很簡單。再者， 例合併描述的半導體儲存裝置具有稍 別適合高可信度及穩定度的狀況。即 與第十或第十一實施 小的記憶規模，故特 ，用以調整LCD面板 LCD面板的影像。 影像的永久性記憶體具有數千位元組的容量，故該記憶規 模稍小。因此，特別適於利用與第十或第十一實施例合併 描述的半導體儲存裝置，其作為永久性記憶體而用於調整 O:\88\88314.DOC4 -64- 1235383 (第十三實區例） 圖27顯示作為本發明第十= 例的可攜式電話示意方塊器知例之可攜式電子裝置範 如圖”所示，該可攜式電話以一控制電路74，_電幼 ’-RF(射頻頻率）電路75,—顯示面板72， / 信號線73及-電源線76所設置 H — 邋駚料六妝班7 弟十次弟十一貫施例的半

=存裝置74a整合到控制電路74内。控制 J =電其相同結構的裝置同時用作為記憶元件及： 二：1成:：促進積體電路的製造及允許可攜式電子 衣置的製造成本格外降低。 如上述’精由利用每雷曰興 w 母”㈣存二位^半導體儲存裝 置，可易於極小化且防止可攜式電子裝置的電路故二 7小化可攜式電子裝置’ ^增進可信度。再者，

化而降低製造成本。 f J 再者帛㈣十三實施例利用以間極電極所架構的記 憶几件該電極電極經閘極絕緣薄膜而形成半導體層上， 域設置在閘極電極下方，設置在通道區域兩側的擴 …具有與通道區域相反的導電類型，及設置在閘極電 極兩側上的記憶功能本體如記憶袼般具有保留電荷的功用 。然而，作為記憶袼的記憶元件不限於此。 【圖式簡單說明】 圖1為本發明第一實施例之示意剖視圖，即半導體儲存褒 置中的3己憶元件之基本部份； 圖2A及2B為本發明第一實施例之示意剖視圖，即半導體 O:\88\88314.DOC4 -65- 1235383 健存裝置中的記憶元件之基本部份； 圖3為弟一實施例之圖’用以解釋半導體儲存裝置中記憶 元件之寫入操作； 圖4為第一實施例之圖，用以解釋半導體儲存裝置中記憶 元件之寫入操作； 圖5為第一實施例之圖，用以解釋半導體儲存裝置中記憶 元件之抹去操作； 圖6為第一實施例之圖，用以解釋半導體儲存裝置中記憶 元件之抹去操作； 圖7為第一實施例之圖，用以解釋半導體健存裝置中記憶 元件之讀取操作； 圖8為本發明第二實施例之示意剖視圖，即半導體儲存裝 置中的記憶元件之基本部份； 圖9為第二實施例之半導體儲存裝置基本部份之放大示 意剖視圖； 圖10為改良之第二實施例之帛導體儲存t置基本部份之 放大示意剖視圖； 圖11為第二實施例之圖，顯示半導體儲存裝置中記憶元 件之電子特徵； r為本發明改良之第二實例半導體儲存裝置中記憶元 件基本部份之示意剖視圖； 圖13為本發明第三實施 # ^ 、她例之+ V體儲存裝置中記憶元件 基本部份之示意剖視圖； 圖14為本發明第四實 彳j之+泠體儲存裝置中記憶元件 O:\88\88314.DOC4 -66- 1235383 基本部份之示意剖視圖； 圖15為本發明第五實施例之半導體儲存裝置中記憶元件 基本部份之不意剖視圖； 圖16為本發明第六實施例 、牛V體儲存裝置中記憶元件 基本部份之示意剖視圖； 圖17為本發明第七實_之半導體神裝置巾記憶元件 基本部份之示意剖視圖； 圖18為本發明第人實施例之半導體儲存裝置中記憶元件 基本部份之示意剖視圖； ^圖19為本發明第九實施例之圖，顯示半導體儲存裝置中 3己憶元件電子特徵； 圖20為本發明第十實施例之半導體儲存裝置之方塊圖； S 1為以上半導體儲存裝置所利用之第一，第二及第三 開關之電路圖； — 圖22為以上半導體儲存裝置所利用之電荷泵之電路圖； 圖23為以上半導體儲存裝置所利用之電壓極性反相器電 路之電路圖； 圖24為流程圖’用以解釋以上半導體儲存裝置之控制電 路操作； .圖25為本發明第十—實施例之半導體儲存裝置之方塊圖 9 圖26為本發明第十二實施例之半導體儲存裝置所整合之 液晶顯示器之示意結構圖； 圖2 7為本發明第十三實施例之可攜式電子裝置範例之可 O:\88\88314.DOC4 -67- !235383 攜式電話方塊圖； 及 "為白用快閃記憶體基本部份之示意剖視圖； 圖29顯示習用快閃記憶體之電子特徵之圖。 【圖式代表符號說明】 21 22 23 24 25 26 31 32 記憶格陣列 正極性電源選擇器電路 電荷泵 輸入電壓判定電路 控制電路 電壓極性反相器電路 第一 P-通道場效應電晶體 33 34 41，42,43,44,45,46,47 第一電屡位準移位器 第二電壓位準移位器 電晶體 51，52,53,54 開關 70 71 負極性電源選擇電路 天線 72 顯示面板 73 信號線 74 控制電路 75 RF電路 76 電源線 77 電池 O:\88\88314.DOC4 -68- 1235383 701 LCD面板 702 LCD驅動器 703 永久性記憶區段 704 SRAM區段 705 LCD驅動電路 901 半導體基板 902 浮動閘極 903 字線 904 源極線 905 位元線 906 元件隔離區域 907 絕緣薄膜 908 閘極絕緣薄膜 1001 記憶元件 1102 半導體層 1103 閘極絕緣薄膜 1104 閘極電極 1105 記憶功能本體 1107 擴散區域 1109 氮化矽薄膜 1111 絕緣薄膜 1112 粒子 1120 縮進區域 1121 通道區域 O:\88\88314.DOC4 -69- 1235383 1131 記憶功能本體 1211 半導體基板 1212 擴散層區域 1213 擴散層區域 1214 閘極絕緣薄膜 1217 閘極電極 1241 氧化矽薄膜 1242 氮化矽薄膜 1243 氧化矽薄膜 1244 氧化石夕薄膜 1252 電荷保持部份 1261 記憶功能本體 1262 記憶功能本體 1271 縮進區域 1281 區域 1282 箭頭 1284 箭頭 1286 半導體基板 1287 本體區域 1288 氧化物薄膜 1291 P型高濃度區域 1292 區域 O:\88\88314.DOC4 -70-

Claims (1)

1235383 拾、申請專利範圍： 1· 一種具有一記憶格陣列（21)之半導體儲存裝置，其利用以 一閘極電極（1104)所架構之記憶元件，該閘極電極（11〇4) 經一閘極絕緣薄膜（1103)而形成於一半導體層（丨1〇2)上， 一通道區域（1121)設置於閘極電極〇1〇句下方，設置於通 道區域（1121)兩側上之擴散區域（11〇7a，11〇7b)，且具有 與通道區域（1121)相反之導電類型，形成於閘極電極 (1104)兩側上之記憶功能本體（u〇5a，11〇5b)，且如記憶 格般具有保留電荷之功用， 該半導體儲存裝置包括： 一第一開關（SW1 )，其具有由外側供給到記憶格陣列之 輸入電壓所施加之輸入端，及具有連接到記憶格陣列之 輸入端之輸出端； 一第二開關（SW2)，其具有輸入電壓所施加之輸入端； 一電荷泵（23)，其具有連接到第二開關（SW2)之輸出端 之泵輸入端； 一第三開關（SW3)，其具有連接到電荷泵（23)之泵輸出 端之輸入端，及具有連接到記憶格陣列（21)之輸入端之輸 出端； 一輸入電壓判定電路（24)，其判定輸入電壓是否未高於 規定電壓；及 一控制電路（25)，其當輸入電壓判定電路（24)判定輸入 電壓超過規定電壓時，即導通第一開關（SW1)及截止第二 及第三開關（SW2，SW3)，而當輸入電壓判定電路判定輸 O:\88\88314.DOC： 1235383 入電壓未高於規定電壓時，即截止第一開關（sWi)及導通 第二及第三開關（SW2，SW3)。 2.如申請專利範圍第1項之半導體儲存裝置，其中 每一該第一，第二及第三開關（SW1，sw2，SW3)包 括： 一第一 P-通道場效應電晶體，其具有形成一輸入端 (Vin)之源極； 一第二P-通道場效應電晶體（32)，其具有連接到第一 p_ 通道％效應電晶體（31)之汲極之汲極，及形成一輸出端 (Vout)之源極； 一第一電壓位準移位器（33)，其選擇性地依來自控制電 路（25)之控制信號，而將第一p_通道場效應電晶體（3丨）之 閘極連接到其源極或地線之任一；及 第一電壓位準移位器（34)，其選擇性地依來自控制電 路（25)之控制信號，而將第二p_通道場效應電晶體（32)之 閘極連接到其源極或地線之任一。 3·如申請專利範圍第丨項之半導體儲存裝置，其中 規定電壓係範圍+3V至+12V内之電壓。 士申明專利範圍第1至3項之任一項之半導體儲存裝置， 包括： 一電遷極性反相器電路（26)，其具有連接到第一開關 (SW1)之輸出端之輸入端，及反轉輸人至輸入端之電壓極 性，以將結果電壓輸出至記憶格陣列（21)。 >·—種具有-記憶格陣列（21)之半導體儲存裝置，其利用以 O:\88\88314.D0C5 -2- I235383 一閘極電極（1104)所架構之記憶元件，該閘極電極（11〇4) 經一閘極絕緣薄膜（1103)而形成於一半導體層（1102)上， 一通道區域（1121)設置於閘極電極（11 〇4)下方，設置於通 道區域（1121)兩側上之擴散區域（u〇7a，u〇7b)，且具有 與通道區域（1121)相反之導電類型，及形成於閘極電極 (1104)兩側上之記憶功能本體（1105a，1105b)，且具有如 記憶格般保留電荷之功用， 一弟一開關（SW1)’其具有由外側供給到記憶格陣列 (21)之負極性輸入電壓所施加之輸入端，及具有連接到記 憶格陣列（25)之輸入端之輸出端； 一第二開關（SW2) ’其具有負極性輸入電壓所施加之輸 入端； 一電荷泵（23)，其具有連接到第二開關（SW2)之輸出端 之泵輸入端； 一第三開關（SW3)，其具有連接到電荷泵（23)之泵輸出 端之輸入端，及具有連接到記憶格陣列（2丨）之輸入端之輸 出端； 一輸入電壓判定電路（24)，其判定輸入電壓是否未低於 規定電壓；及 一控制電路（25)，其當輸入電壓判定電路（24)判定輸入 電壓低於規定電壓時，即導通第一開關（SW1)及截止第二 及第三開關（SW2 ’ SW3)，而當輸入電壓判定電路判定輸 入電壓未低於規定電壓時，即截止第一開關（SW1)及導通 第二及第三開關（SW2，SW3)。 O:\88\88314.DOC5 -3- 1235383 6·如7睛專利範圍第5項之半導體儲存裝置，其中 ' σ亥第’第二及第三開關（SW1，SW2，SW3)包 括： —第-Ν·通道場效應電晶體（31)，其具有形成—輸入端 (Vm)之源極； 「第二N_通道場效應電晶體（32)，其具有連接到第— N-通道場效應電晶體（31)之汲極之沒極，及一形成一輸出 端（Vout)之源極； 第包壓位準移位裔（3 3)，其選擇性地依來自控制電 路（25)之控制^虎，而將第一 N_通道場效應電晶體（川之 閘極連接到其源極或地線之任一；及 一第二電壓位準移位器（34)，其選擇性地依來自控制電 路（25)之技制仏號，而將第二N_通道場效應電晶體（π)之 閘極連接到其源極或地線之任一。 7.如申請專利範圍第5項之半導體儲存裝置，其中 規疋黾壓係範圍_3V至-12V内之電壓。 8· 一種具有一記憶格陣（21)之半導體儲存裝置，其利用以一 閘極電極（1104)所架構之記憶元件，該閘極電極（11〇4)經 一閘極絕緣薄膜（11〇3)而形成於一半導體層（11〇2)上，一 通道區域（1121)設置於閘極電極（ι1〇4)下方，設置於通道 區域（1121)兩側上之擴散區域（11〇7&，11〇7|3)，且具有與 通道區域（1121)相反之導電類型，及形成於閘極電極 (1104)兩側上之記憶功能本體（n〇5a，11〇5b)，且具有如 記憶格般保留電荷之功用， O:\88\88314.DOC5 -4- !235383 一第一開關（SW1)，其具有由外側供給到記憶格陣列 (2 1)之正極性輸入電壓所施加之輸入端，及具有連接到記 憶袼陣列之輸入端之輸出端； 一第二開關（SW2)，其具有一正極性輸入電壓所施加之 輸入端； 一第一電荷泵（23)，其具有一連接到第二開關之輸出端 之果輸入端； 一第三開關（SW3)，其具有連接到第一電荷泵（23)之輪 出端之輸入端，及具有連接到記憶格陣列（21)之輸入端之 輸出端； 一第一輸入電壓判定電路（24)，其判定正極性之輸入電 壓是否未高於第一規定電壓； 一第一控制電路（25)，其當第一輸入電壓判定電路（24) 判定正極性之輸入電壓超過第一規定電壓時，即導通第 一開關（SW1)及截止第二及第三開關（SW2，SW3)，而當 第一輸入電壓判定電路判定正極性之輸入電壓未高於第 一規定電壓時，即截止第一開關（SW1)及導通第二及第三 開關（SW2，SW3); 一第四開關，其具有由外側供給到記憶格陣列之負極 性輸入電壓所施加之輸入端，及具有連接到記憶格陣列 之輸入端之輸出端； 一第五開關，其具有負極性輸入電壓所施加之輸入端； -第二電荷&，其具有連接到第i開關之輸出端之泵 輸入端； O:\88\88314.DOC5 -5- 1235383 一第六開關，其具有連接到第二電荷泵之輸出端之輸 入端，及具有連接到記憶格陣列之輸入端之輸出端； 一第二輸入電壓判定電路，其判定負極性之輸入電壓 是否未低於第二規定電壓；及 一第二控制電路，其當第二輸入電壓判定電路判定負 極性之輸入電壓低於第二規定電壓時，即導通第四開關 及截止第五及第六開關，而當第二輸入電壓判定電路判 疋負極性之輸入電壓未低於第二規定電壓時，即截止第 四開關及導通第五及第六開關。 9.如申請專利範圍第8項之半導體儲存裝置，其中 母一该第一’第二及第三開關（SWi，SW2，SW3)包括： 第一 P-通道場效應電晶體（31)，其具有形成一輸入端 (Vin)之源極； 一第二P-通道場效應電晶體（32)，其具有連接到第一 p一 通道場效應電晶體（3 1)之汲極之汲極，及形成一輪出端 (Vout)之源極； 一第一電壓位準移位器（33),其選擇性地依來自第一控 制龟路（25)之控制信號，而將第一 p_通道場效應電晶體 (31) 之閘極連接到其源極或地線之任一；及 一第二電壓位準移位器（34)，其選擇性地依來自第一控 制電路（25)之控制信號，而將第二p_通道場效應電晶體 (32) 之閘極連接到其源極或地 線之任一，其中 各第四，第五及第六開關包括： 一第一 N-通道場效應電晶體，其具有形成一輸入端之 O:\88\88314.DOC5 -6- 1235383 源極； 一第二N-通道場效應電晶體，其具有連接到第—N_通道 場效應電晶體之汲極 外一 /及極，及形成一輸出端之源極； ^第電左位準移位裔，其選擇性地依來自第二控制 、 &制^ 5虎’而將第一 Ν·通道場效應f晶體之閘極 連接到其源極或地線之任一，·及 +第四電壓位準移位器，其選擇性地依來自第二控制 之&來Μσ號，而將第二通道場效應電晶體之閘極 連接到其源極或地線之任一。 ίο 11. 如申請專利範圍第8項之半導體儲存裝置，其中 規定之第一電壓係範圍+3¥至+12¥内之電壓，及 規定之第二電壓係範圍-3V至_12V内之電壓。 一種半導體儲存裝置，包括： 一記憶格陣列（21); 一第一開關（SW1)，其具有由外側供給到記憶格陣列之 輸入電壓所施加之輸入端，及具有連接到記憶格陣列之 輸入端之輸出端； 一第二開關（SW2)，其具有輸入電壓所施加之輸入端； 一電荷泵（23)，其具有連接到第二開關（SW2)之輸出端 之泵輸入端； 一第三開關（SW3)，其具有連接到電荷泵（23)之泵輸出 端之輪入端，及具有連接到記憶格陣列（21)之輸入端之輸 出端； 一輸入電壓判定電路（24)，其判定輸入電壓是否未低於 O:\88\88314.DOC5 1235383 規定電壓；及 一控制電路（25)，其當輸入電壓判定電路（24)判定輸入 电壓低於規疋電壓日年’即導通第一開關（SW1)及截止第二 及第三開關（SW2, SW3)，而當輸入電壓判定電路判定輸 入電壓未低於規定電壓時，即截止第一開關（SW1)及導通 第二及第三開關（SW2，SW3)。 12· —種半導體儲存裝置，包括： 一記憶格陣列（21); 一第一開關（SW1)，其具有由外側供給到記憶格陣列 (21)之正極性輸入電壓所施加之輸入端，及具有連接到記 憶格陣列之輸入端之輸出端； 一第二開關（SW2)，其具有正極性之輸入電壓所施加之 輸入端； · 一弟一電何系（23)’其具有連接到第二開關之輸出端之 泵輸入端； 一第三開關（SW3)，其具有連接到第一電荷泵（23)之輸 出端之輸入端，及具有連接到記憶格陣列（21)之輸入端之 輸出端； 一第一輸入電壓判定電路（24)，其判定正極性之輸入電 壓是否高低於第一規定電壓； 一第一控制電路（25)，其當第一輸入電壓判定電路（24) 判定正極性之輸入電壓超過第一規定電壓時，即導通第 一開關（SW1)及截止第二及第三開關（SW2，SW3)，而當 第一輸入電壓判定電路判定正極性之輸入電壓未高於第 O:\88\883l4.DOC5 -8- 1235383 一規定電壓時，即截止第一開 開關（SW2，SW3); 關（SW1)及導通第二及第三 #開關#具有由外側供給到記憶格陣列之負極 j入電壓所施加之輸人端’及具有連接到記憶格陣列 之輸入端之輸出端； j五開關，其具有負極性輸人電Μ所施加之輸入端； 一第二電荷泵，其具有連接到第五開關之輸出端之栗 輸入端； ?六開關’其具有連接到第二電荷泵之輸出端之輸 入端’及具有㈣到記憶格陣列之輸入端之輸出端； 曰一第二輸人電壓判定電路，其判定負極性之輸入電壓 是否未低於第二規定電壓；及 一第二控制電路，其當第二輸入電壓判定電路判定負 極性之輸入電壓低於第二規定電壓時，即導通第四開關 及截止第五及第六開關，而當第二輸入電壓判定電路判 定負極性之輸入電壓未低於第二規定電壓時，即截止第 四開關及導通第五及第六開關。 13. 14. 如申請專利範圍第1項之半導體儲存裝置，其中屬於記情 元件之至少部份記憶功能本體重疊部份之擴散區域。 如申請專利範圍第1項之半導體儲存裝置，包括··—絕緣 薄膜（1241)，其由通道區域或半導體層（1211)分隔—薄膜 (1242) ’其具有約略平行於記憶元件之閘極絕緣薄膜表面 之表面，及具有保留電荷之功用，絕緣薄膜（丨241)之薄膜 厚度（Τ1)小於閘極絕緣薄膜（1214)之薄膜厚度（Τ2)，及不 O:\88\88314.DOC5 -9- 1235383 小於0.8 nm。 15. —種具有如申請專利範圍第1項之半導體儲存裝置之可 攜式電子裝置。 O:\88\88314.DOC5 -10-