TWI234196B - Semiconductor device and manufacturing method for the same - Google Patents

Semiconductor device and manufacturing method for the same Download PDF

Info

Publication number
TWI234196B
TWI234196B TW92116858A TW92116858A TWI234196B TW I234196 B TWI234196 B TW I234196B TW 92116858 A TW92116858 A TW 92116858A TW 92116858 A TW92116858 A TW 92116858A TW I234196 B TWI234196 B TW I234196B
Authority
TW
Taiwan
Prior art keywords
region
drift region
gate electrode
forming
semiconductor substrate
Prior art date
Application number
TW92116858A
Other languages
English (en)
Other versions
TW200501244A (en
Inventor
Masaru Kariyama
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200501244A publication Critical patent/TW200501244A/zh
Application granted granted Critical
Publication of TWI234196B publication Critical patent/TWI234196B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1234196 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明係有關於一種半導體裝置及其製造方法,且特 別有關h種§作例如電源1 c使用之高耐壓半導體裝 置及其製造方法。 【先前技術】 在半導體裝置中’代表性的高耐壓半導體裝置,係使 用於電源用1 c或顯示裝置用驅動器等。高耐壓半導體裝 置之剖面不意圖(第1習知例)係以第3圖表示。第3圖 係一種半導體裝置,其具有:閘極電極3 ;第2導電型低 濃度之第1漂移區域6,在閘極電極3端部正下方且與閘 極電極3部分重疊·,以及第2導電型高濃度之源極區域4 及汲極區域5,與閘極電極3隔開且被第1漂移區域6所 包圍。在此,1係第1導電型之半導體基板;2係閘極絕 緣膜;6A係第1漂移區域端;6B係汲極區域和第1漂移 區域之邊界部;8係元件分離區域;1 4係層間絕緣膜;1 5 係汲極電極;1 6係源極電極;1 7係第1漂移區域長度。 以下,説明上述第1習知例中之高耐壓化的原理。 在第1習知例中,當施加高電壓於汲極區域5時,因 爲第1漂移區域6之空乏化,在漂移區域6會產生電壓下 降,而緩和閘極電極3下之第1漂移區域端6A之電場, 而能獲得高耐壓化。亦即,爲了提高第1漂移區域端6A 上之耐壓,促進第1漂移區域6處之電壓下降’而降低第 -4- (2) 1234196 1漂移區域6之濃度。 又’使閘極電極3在其端部正下方與第1漂移區域6 重疊’藉此’利用與閘極電極3之電位差,能促進該重疊 區域處之更加空乏化,使漂移區域端6A之電場更加緩 和,因此能實現高耐壓化。 第1習知例之改良型係表示於第4(d)圖中,其表示第 2習知例2之半導體裝置的剖面示意圖。其爲一種半導體 裝置,具有··閘極電極3 ;第2導電型低濃度之第1漂移 區域6,在閘極電極3端部正下方且與閘極電極3部分重 疊;第2漂移區域7,與閘極電極3隔開,與第1漂移區 域6隣接;以及第2導電型高濃度之源極區域4及汲極區 域5,與閘極電極3隔開,被第2漂移區域7包圍。以 下,説明上述第2習知例之高耐壓化的原理。 在第3圖之第1習知例中,在提高第1漂移區域端 6A處之耐壓時,爲了促進第1漂移區域6處之電壓下 降,而必須降低第1漂移區域6之濃度。另外,在汲極區 域及第1漂移區域之邊界部6B處,因爲第1漂移區域6 之空乏化,會產生電壓下降,所以,邊界部6 B之電場強 度會變高,而引起耐壓特性降低。 因此,在第2習知例中,如第4(d)圖所示般地包圍汲 極區域5,然後設置第2漂移區域7,使第2漂移區域7 之濃度比第1漂移區域6還要高,藉此緩和汲極區域和第 2漂移區域之邊界部7 B的電場,而實現晶體管全体之高 耐壓化。圖中’ 7A係表示第丨漂移區域和第2漂移區域 (3) 1234196 之邊界部。 與上述第2習知例相當之裝置,有日本特開昭6卜 1 8 04 8 3號專利公報。 可是,上述高耐壓化技術,會有導致工程増加及細微 化遭遇極限的課題。 亦即,如第2習知例,在製造濃度不同之兩個漂移區 域時,如第 (a)、(b)圖所不’有必要個別使用感光性光 阻劑光罩1 〇,以實施漂移區域形成用的雜質注入(11、 12)。這會造成工程増加。 又,在第2漂移區域形成時,因爲與已經導入完成之 第1漂移區域間的校直誤差,第1漂移區域長度1 7會不 穩,因此,晶體管特性有時會變得不穩定。爲了抑制上述 現象,有必要使第1漂移區域長度1 7設計値加大到校直 誤差之5倍左右(當製造上之校直誤差係0.2 μιη時,整體 之漂移長度爲1 μηι左右),因此,在細微化時,會遭遇極 限。 更有甚者,在閘極電極形成時,因爲閙極電極和第1 漂移區域6之校直誤差,閘極電極和漂移區域的重疊寬度 有必要爲校直誤差之2倍左右,以使閘極電極和漂移區域 不隔開。在圖中,1 3係表示用於形成源極區域和汲極區 域之雜質注入。 【發明內容】 本發明之發明者鑑於上述課題,發現到一種在製作上 -6- (4) 1234196 不增加工程数,就具有能細微化之漂移區域的半導體裝置 及其製造方法,而作成本發明。 使用本發明的話,能提供一種半導體裝置,具備:第 1導電型半導體基板,形成有元件分離區域;閘極電極, 中介著閘極絕緣膜而形成於半導體基板上;側壁間隔件, 由任意形成於閘極電極側壁上之絕緣膜所構成;第2導電 型漂移區域,具備低濃度區,該低濃度區係形成於閘極電 極之通道長度方向端部的至少一側之半導體基板上;第2 導電型高濃度區,在低濃度區之外,被漂移區域包圍;層 間絕緣膜,形成於半導體基板全面;以及接觸孔和金屬配 線,形成於既定處所; 具備低濃度區之第2導電型漂移區域,係藉由自彼此 不同之4個方向而且以既定注入角度實施之雜質離子注入 所形成之區域。 更有甚者,利用本發明的話,能提供一種半導體裝置 的製造方法,其包括:在形成有元件分離區域之第1導電 型半導體基板上,中介著閘極絕緣膜而形成閘極電極之工 程;任意地在閘極電極之側壁上形成由絕緣膜所構成之側 壁間隔件的工程;藉由自相互不同之4個方向而且以既定 注入角度實施之雜質離子注入,在閘極電極之通道長度方 向端部的至少一側之半導體基板上,形成具備低濃度區之 第2導電型漂移區域的工程;形成光阻劑圖案,透過光阻 劑圖案,形成被除去低濃度區之漂移區域所包圍之第2導 電型高濃度區之工程;除去光阻劑圖案,在半導體基板全 (5) 1234196 面形成層間絕緣膜之工程;以及,在既定處所形成接觸孔 和金屬配線之工程。 又,利用本發明的話’能提供一種半導體裝置的製造 方法,其包括:在形成有元件分離區域之第1導電型半導 體基板上,中介著閘極絕緣膜而形成閘極電極之工程;任 意地在閘極電極之側壁上形成由絕緣膜所構成之側壁間隔 件的工程;在形成閘極電極時,遮蔽側壁間隔件’然後蝕 刻半導體基板而形成溝槽之工程;藉由自相互不同之4個 方向而且以既定注入角度實施之雜質離子注入,在閘極電 極之通道長度方向端部的至少一側之半導體基板上,形成 具備低濃度區之第2導電型漂移區域的工程;形成光阻劑 圖案,透過光阻劑圖案,形成被除去低濃度區之漂移區域 所包圍之第2導電型高濃度區之工程;除去光阻劑圖案, 在半導體基板全面形成層間絕緣膜之工程;以及,在既定 處所形成接觸孔和金屬配線之工程。 【實施方式】 在本發明,於形成閘極電極後之漂移區域形成用雜質 導入工程中,其特徵在於:通常,使在與晶圓面成0°入 射角所實施用於形成漂移區域之雜質注入加以斜向(例 如,3 〇 °以上),更有甚者,藉由改變注入中之導入方 向,則:(1 )因爲閘極電極之影像,在隣接閘極電極端部 正下方之區域,雜質導入會受制限,所以’該區域會低濃 度化;(2)具有漂移區域,前述漂移區域係藉由更加斜向 (6) 1234196 入射而造成在閘極電極端部正下方注入雜質所形成,且前 述漂移區域係重疊於鬧極電極端部正下方。 藉此’可省略第2習知例之用於形成第1漂移區域的 工程。又,閘極電極及漂移區域之重疊寬度及低濃度區域 長度,係由雜質注入之入射角度和閘極電極厚度來決定, 所以,這些數値較穩定,因此,半導體裝置就能夠細微 化。具體說來,與第4(d)圖第2習知例之半導體裝置相比 車父’細微化提商約1 0〜4 0 % 。 又,由絕緣膜所構成之側壁間隔件係選擇性地形成於 閘極電極側壁,藉此,在其後之漂移區域形成用雜質導入 工程中,能制限利用斜向入射而注入於閘極電極端部正下 方之深度。因此,能減少閘極電極和漂移區域之重疊寬 度,使半導體裝置更加細微化。 另,使漂移區域之半導體基板表面相對於閘極電極正 下方之半導體表面呈溝槽狀’錯此’隣接聞極電極端部正 下方之溝槽的側壁部爲最低,接著,在溝槽底部之局部, 能使漂移區域低濃度化。因此,能延長有効之低濃度區域 長度,能使半導體裝置更加高耐壓化。具體說來,與第 1 (C)圖之半導體裝置相比較,能有1 · 1〜1 · 3倍之高耐壓 化。 而且,當施加於源極區域之電壓很低時,在源極區域 側’耢由省略漂移區域’隣接到鬧極電極端正下方而設置 高濃度之源極區域,而能夠謀求細微化。 能使用於本發明之半導體基板並沒有特別限定,可以 -9- (7) 1234196 使用矽基板、矽鍺基板等眾所週知的基板。 在半導體基板上形成有元件分離區域。元件分離區域 可以是LOCOS分離區域或通道分離區域之任一。 在以元件分離區域區分之區域的半導體基板上既定處 所,中介著閘極絕緣膜而形成有閘極電極。閘極絕緣膜, 可以使用矽酸化膜、矽窒化膜及上述膜的層疊體等。閘極 電極可以使用例如:鋁1、銅等的金屬膜、聚矽膜、矽和 高融點金屬(例如,鈦、鎢等)的金屬矽化物膜、聚矽膜 和金屬矽化物膜之層疊體(多晶矽化物膜)。閘極絕緣膜可 以因應材料而選擇例如:熱酸化法、濺射法等來形成;閘 極電極可以因應材料而選擇例如:CVD法、蒸著法等來 形成。 在閘極電極之側壁,也可以形成由絕緣膜(例如:矽 氧化膜、矽氮化膜)所構成之側壁間隔件。側壁間隔件可 以因應材料而選擇例如:CVD法、濺射法等來形成。 更有甚者,在形成閘極電極時,可以將側壁間隔件當 作屏蔽,藉由乾式或濕式蝕刻半導體基板以形成溝槽。溝 槽之深度,可以是例如:0 . 1〜〇 . 5 μηι。溝槽之形狀並沒 有特別限定,可以是例如:溝槽之壁面爲垂直狀、溝槽底 面比上面狹窄之形狀、或者溝槽底面比上面寬之形狀等。 在半導體基板上,自彼此不同之4個方向而且以既定 注入角度,實施雜質之離子注入,藉此,在閘極電極通道 長度方向上之端部具備有低濃度區之第2導電型漂移區域 至少會形成於半導體基板之汲極區域形成側。注入角度係 -10- (8) 1234196 依所選用半導體裝置之特性而異,但是,例如可以選用 30。以上來實施,更具體說來,可以選用30。〜7 0 °之範 圍。 在此,彼此不同之4個方向,只要是可以形成上記漂 移區域的話,彼此可以是任何相對關係。特別是4個方向 最好係:其中一個方向係與通道寬度方向平行之方向’其 他3個方向則相對於前述方向,分別呈9 0 °、1 8 0 °及2 7 (T 之入射角。 更有甚者,透過光阻劑圖案,形成被去除低濃度區之 漂移區域所包圍之第2導電型高濃度汲極區域。而且,源 極區域也可以形成在漂移區域内。另,源極區域也可以單 獨形成,以使其與閘極電極之側壁下部重疊。 復,在半導體基板全面具備有層間絕緣膜,在既定處 所具備有接觸孔和金屬配線。層間絕緣膜並沒有特別限 定,能使用以眾所週知之方法所形成的矽氧化膜、SOG膜 等眾所週知之膜之任一。又,形成有接觸孔之既定處所, 可以是源極區域、汲極區域、閘極電極等。金屬配線可以 是錦膜、銅膜等。 (實施例) 以下,針對本發明半導體裝置及其製造方法之實施, 以具體的數値加以説明。 (第1實施例) -11 - (9) 1234196 第1 (c)圖係第1實施例之半導體裝置的剖面示意圖。 第1導電體型之半導體基板1係例如P型,硼濃度係 約lxl〇15/cm3。前述基板上有厚度爲400 nm左右之元件 分離區域8,接著,形成有例如厚度爲4 0 nm之閘極絕緣 膜2 ;更有甚者,形成有由例如厚度爲200 nm之多晶矽 化物所構成之閘極電極3。前述閘極電極3之通道長度係 Ιμηι左右,在閘極電極側壁上,選擇性地形成有由絕緣膜 所構成之側壁格間隔件 23,底部之膜厚係例如 1〇〇 η m ° 又,形成有漂移區域2 1,前述漂移區域2 1係包含閘 極電極3之端部正下方,以自身整合約重疊Ο.ίμιη。前述 漂移區域之低濃度區域長度22係0·2 μιη左右,濃度係 0.9xl017/cm3、接合深度係0·4μπι左右。另,漂移區域自 身之濃度係I . 2 X 1 0 1 7 / c m3、接合深度係0.5 μ m左右。 閘極電極3和汲極區域5之距離係1 μηι。 利用表不圖1(a)〜(c)之半導體裝置製造工程的剖面示 意圖,說明第1(c)圖之半導體裝置製造方法。 在第1 (a)圖中,在半導體基板1上’選擇性地形成有 元件分離區域8,接著形成有閘極絕緣膜2,更有甚者, 形成有閘極電極3。 在閘極電極3側壁上,選擇性地形成有由絕緣膜所構 成之側壁間隔件23。側壁間隔件23底部之膜厚,係依據 閘極電極和後來形成的漂移區域2 1之重疊寬度而做調 整。 -12- (10) 1234196 在上述半導體基板表面上,藉由例如使磷的能量爲約 180 keV,以注入角度45°而且由彼此互異之4個方向,使 離子注入之全注入量爲7x10 12/cm2左右,以實施漂移區域 形成用之雜質注入。在第1實施例中,在4個方向之中, 2個方向係與通道寬度方向平行,而且彼此夾1 8 0 ° ;其他 2個方向係與通道長度方向平行,而且彼此夾1 8 0 °。復, 漂移區域21重疊寬度之調整,可以使注入角度爲30〜70° 之範圍内適當選取。此時,能量、注入量、注入角度係決 定後來的低濃度區域長度2 2,可以依照所期望之耐壓來 做調整。
J 此時,如果依照第1(a)圖的話,藉由漂移區域形成用 之雜質斜向注入1 8和相反方向之漂移區域形成用之雜質 斜向注入1 9,在隣接閘極電極3之區域會形成閘極電極 陰影20,而限制導入該區域之雜質量' 在上述実施例之情形下,因爲自4個方向導入同量之 雜質,導入於與閘極電極3隣接之區域的雜質量因爲僅在 1個方向形成閘極電極陰影2 0,所以,此部分之雜質量係 全注入量之3/4左右,此漂移區域之寬度係自閘極電極3 u而部起約2 0 0 η γπ左右。 之後,在第1(b)圖中,在800 °C之Ν2環境氣體中退 火1 〇分鐘,以活性化漂移區域。 接著,藉由感光性光阻劑光罩1 〇,例如使砷藉由40 k e V之能量,以3 X 1 0 1 / c m2之注入量,選擇性地實施汲極 源極區域形成用之雜質注入1 3。 -13- (11) 1234196 接著,在第1 (C)圖中,使層間絕緣膜1 4形成例如9 Ο Ο nm,鑽出接觸孔而形成電極。 之後,以既知之方法’就能製作高耐壓晶體管。 (第2實施例) 本第2實施例,除了不形成側壁間隔件之外,與上述 第1實施例相同。因爲無需形成間隔件,而能獲得更細微 的半導體裝置。 (第3實施例) 第2(c)圖係第3實施例之半導體裝置的剖面示意圖。 第1導電體型之半導體基板1係例如P型,硼濃度係 約lxl〇I:5/cm3。前述基板上有厚度爲400 nm左右之元件 分離區域8,接著,形成有例如厚度爲4 0 nm之閘極絕緣 膜2 ;更有甚者,形成有由例如厚度爲2 0 0 nm之多晶矽 化物所構成之閘極電極3。前述閘極電極3之通道長度係 1 μηι左右,在閘極電極側壁上,選擇性地形成有由絕緣膜 所構成之側壁格間隔件 23,底部之膜厚係例如100 nm ° 又,形成有漂移區域2 1,前述漂移區域2 1係包含閘 極電極3之端部正下方,以自身整合約重疊〇.1 μπ1。前述 漂移區域係形成於深度〇 . 2 μπι之溝槽側壁部及底部上。前 述漂移區域之低濃度區域長度22結合側壁部和底部之部 分係0.2μηι左右,其側壁部之濃度係〇.3xl〇i7/cnl3、接合 -14- (12) 1234196 深度係Ο · 2 μ m左右;其底部之濃度係〇 , 9 χ ;[ 〇 1 7 / c m 3、接合 深度係 0.4μπι左右。復,漂移區域自身之濃度係 1.2xl〇17/cm3、接合深度係〇 5μηι左右。 利用表示圖2(a)〜(c)之半導體裝置製造工程的剖面示 蒽圖’說明第2(c)圖之半導體裝置製造方法。 在第2(a)圖中,在半導體基板1上,選擇性地形成有 元件分離區域,接著形成有閘極絕緣膜2,更有甚者,形 成有聞極電極3。 在閘極電極3側壁上,選擇性地形成有由絕緣膜所構 成之側壁間隔件23。側壁間隔件23之膜厚,係依據閘極 電極和後來形成的漂移區域2 1之重疊寬度而做調整。 又’在形成側壁間隔件2 3後,使位於半導體基板表面後 方而形成漂移區域之區域,加工成例如深度爲〇 . 2 μηι之溝 槽狀。 在上述半導體基板表面上,藉由例如使磷的能量爲約 180 keV,以注入角度45°而且由彼此互異之4個方向,使 離卞注入之全注入重係7 X 1 0 / c m2左右,以貫施漂移區域 形成用之雜質注入。在第1實施例中,在4個方向之中, 2個方向係與通道寬度方向平行,而且彼此夾1 8 0 ° ;其他 2個方向係與通道長度方向平行,而且彼此夾1 80°。此 時,能量、注入量、注入角度係決定後來的低濃度區域長 度22 ’可以依照所期望之耐壓來做調整。 此時,如果依照第2(a)圖的話,藉由漂移區域形成用 之雜質斜向注入1 8和相反方向之漂移區域形成用之雜質 -15- (13) 1234196 斜向注入1 9,在隣接閘極電極3之區域會形成閘極電極 陰影2 0,而限制導入該區域之雜質量。 在上述実施例之情形下’因爲自4個方向導λ同量之 雜質,導入於與閘極電極3隣接之溝槽側壁區域的雜質 量,因爲僅在1個方向被離子注入,所以只有全注入量的 1 /4 ;導入溝槽底部低濃度區域之雜質量,因爲僅在1個 方向上有影像,所以離子注入量爲全注入量的3 /4 ° 閘極電極陰影 2 0在4 5 °斜向注入的情形下係4 0 0 nm,其亦爲閘極電極和矽蝕刻溝槽深度之和’而漂移層 長度係約600 nm。又,漂移區域21寬度之調整,可以在 注入角度爲30〜70°之範圍内適當選取。 之後,在第2(b)圖中,在800 °C之N2環境氣體中退 火1 〇分鐘,以活性化漂移區域。 接著,藉由感光性光阻劑光罩1 〇,例如使砷藉由40 keV之能量,以3xl015/cm2之注入量,選擇性地實施汲極 源極區域形成用之雜質注入1 3。 接著,在第 2(c)圖中,使層間絕緣膜14形成例如 9 00 nm,鑽出接觸孔而形成電極,然後就能製成高耐壓晶 體管。 (第4實施例) 上述第1〜3實施例之任一,雖然半導體裝置之構造係 能施加高電壓到源極區域,但是,當施加到源極區域之電 壓很低時,在源極區域側中,可以省略漂移區域,鄰接閘 -16- (14) 1234196 極電極3端正下方而設置高濃度源極區域4。 利用本發明之半導體裝置的話,無須第1漂移區域形 成用之工程,而閘極電極和漂移區域之重疊及低濃度區域 長度,係由雜質注入的入射角度和閘極電極厚度來決定, 所以,特性很穩定,而且能夠謀求細微化。 【圖式簡單說明】 第1 ( a )〜(c )圖係表示第1實施例之半導體裝置 製造工程之剖面示意圖。 第2 ( a )〜(c )圖係表示第3實施例之半導體裝置 製造工程之剖面示意圖。 第3圖係第1習知例之半導體裝置的剖面示意圖。 第4 ( a )〜(d )圖係表示第2習知例之半導體裝置 製造工程之剖面示意圖。 [符號說明] 3 閘極電極 6 第1漂移區域 4 源極區域 5 高濃度汲極區域 1 第1導電型半導體基板 2 閘極絕緣膜 6 A 第1漂移區域端 6B 汲極區域和第1漂移區域之邊界部 -17- (15) 1234196 8 元件分離區域 14 層間絕緣膜 15 汲極電極 16 源極電極 17 第1漂移區域長度 7 第2漂移區域 10 感光性光阻劑光罩
13 形成源極區域和汲極區域用的雜質注入 23 側壁間隔件 2 1 漂移區域 22 低濃度區域長度 18 漂移區域形成用的雜質斜向注入 19 形成相反方向漂移區域用的雜質斜向注入 20 閘極電極陰影
-18-

Claims (1)

  1. (1) 1234196 .拾、申請專利範圍 1 · 一種半導體裝置,其特徵爲:具備,形成元件分離 區域的第1導電型半導體基板於半導體基板上藉著閘極絕 緣膜形成閘極電極,由閘極電極側壁上任意形成之絕緣膜 構成側壁間隔件,具備有於閘極電極之通道長度方向的端 部的至少一側之半導體基板上形成低濃度區域之第2導電 型漂移區域’包圍除了低濃度區域之外的漂移區域之第2 導電型高濃度區域,於半導體基板全面上形成層間絕緣膜 於所定的處所形成接觸孔和金屬配線; 具備低濃度區域之第2導電型漂移區域,係藉由自彼 此不同之4個方向而且以所定注入角度實施之雜質離子注 入所形成之區域。 2. 如申請專利範圍第1項所述之半導體裝置,其中, 半導體基板係具有閘極電極和形成之際的側壁間隔件的光 罩,半導體基板經蝕刻所形成的溝槽漂移區域和高濃度區 域形成在溝槽中。 3. 如申請專利範圍第1項所述之半導體裝置,其 中,具備低濃度區域之第2導電型漂移區域,係形成於閘 極電極通道長度方向之兩側;第2導電型高濃度區域係, 於除了低濃度區域之外的漂移區域上形成源極區域和汲極 區域。 4. 如申請專利範圍第1項所述之半導體裝置,其 中,注入角度係30〜70°。 5. 如申請專利範圍第1項所述之半導體裝置,其 -19- (2) 1234196 中,彼此互異的4個方向,其中一個方向係與通道寬度方 向平行之方向,其他3個方向則相對於前述方向,分別呈 90°、180°及270。之入射角。 6 . —種半導體裝置的製造方法,其特徵爲:包含, 於形成元件分離區域之第1導電型半導體基板上,藉著閘 極絕緣膜形成閘極電極的工程,和形成自任意的閘極電極 的側壁上的絕緣膜的側壁間隔件的工程和經由自相互不同 的4個方向及推持所定的注入角度的雜質離子注入,於閘 極電極的通道長度方向的端部的至少一側面的半導體基板 上,形成具備有低濃度區域的第2導電型漂移區域的工 程,和形成光阻劑圖案,形成包圍了除了藉著光阻劑圖案 的低濃度區域以外的漂移區域的第2導電型高濃度區的工 程,和除去光阻劑圖案,於半導體基板全面上形成層間絕 緣膜的工程,於所定的處所形成接觸孔和金屬配線之工 程。 7.—種半導體裝置的製造方法,其特徵爲:包含,於 形成元件分離區域之第1導電型半導體基板上,藉著閘極 絕緣膜形成閘極電極的工程,和形成自任意的閘極電極的 側壁上的絕緣膜的側壁間隔件的工程,和閘極電極及形成 之際的側壁間隔件的光罩,半導體基板經蝕刻所形成的溝 槽的工程,和經由自相互不同的4個方向及維持所定的注 入角度雜質離子注入,於閘極電極的通道長度方向的端部 的至少一側面的半導體基板上,形成具備有低濃度區域的 第2導電型漂移區域的工程,和形成光阻劑圖案,形成包 -20- (3) (3)1234196 圍了除了藉著光阻劑圖案的低濃度區域以外的漂移區域的 第2導電型高濃度區的工程,和除去光阻劑圖案,於半導 體基板全面上形成層間絕緣膜的工程,於所定的處所形成 接觸孔和金屬配線之工程。 8 ·如申請專利範圍第6項或第7項所述之半導體裝 置的製造方法,其中,注入角度係30〜70°。 9 ·如申請專利範圍第6項或第7項所述之半導體裝 置的製造方法,其中,具備低濃度區域之第2導電型漂移 區域’係形成於閘極電極通道長度方向之兩側;第2導電 型高濃度區域係,於除了低濃度區域之外的漂移區域上形 成源極區域和汲極區域。 1 0 ·如申請專利範圍第6項或第7項所述之半導體裝 置的製造方法,其中,彼此互異的4個方向,其中一個方 向係與通道寬度方向平行之方向,其他3個方向則相對於 前述方向,分別呈90。、180。及2 70。之入射角。
    -21 -
TW92116858A 2001-12-21 2003-06-20 Semiconductor device and manufacturing method for the same TWI234196B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390340A JP2003197629A (ja) 2001-12-21 2001-12-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200501244A TW200501244A (en) 2005-01-01
TWI234196B true TWI234196B (en) 2005-06-11

Family

ID=27598303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92116858A TWI234196B (en) 2001-12-21 2003-06-20 Semiconductor device and manufacturing method for the same

Country Status (2)

Country Link
JP (1) JP2003197629A (zh)
TW (1) TWI234196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383489B (zh) * 2008-09-30 2013-01-21 Sanken Electric Co Ltd Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733386A (en) * 2005-11-29 2007-09-01 Sharp Kk Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383489B (zh) * 2008-09-30 2013-01-21 Sanken Electric Co Ltd Semiconductor device

Also Published As

Publication number Publication date
TW200501244A (en) 2005-01-01
JP2003197629A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
JP3395603B2 (ja) 横型mos素子を含む半導体装置
US6927461B2 (en) Semiconductor device having shared contact and fabrication method thereof
JP5002891B2 (ja) 半導体装置の製造方法
US10121894B2 (en) Semiconductor device and method of manufacturing the same
US6291861B1 (en) Semiconductor device and method for producing the same
JP2010045130A (ja) 半導体装置および半導体装置の製造方法
US7575967B2 (en) Semiconductor integrated circuit device and a manufacturing method for the same
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
US7964899B2 (en) Semiconductor device and method for manufacturing the same for improving the performance of mis transistors
JP5616720B2 (ja) 半導体装置およびその製造方法
JP7156811B2 (ja) 半導体装置及び半導体装置の製造方法
JPH10209445A (ja) Mosfetおよびその製造方法
JP2007067048A (ja) 半導体装置の製造方法
US20070212842A1 (en) Manufacturing method of high-voltage MOS transistor
US20090152670A1 (en) Semiconductor device and method of fabricating the same
JP2004335812A (ja) 高耐圧半導体装置及びその製造方法
TWI234196B (en) Semiconductor device and manufacturing method for the same
KR100374550B1 (ko) 반도체 소자 및 그 제조 방법
JP2009277776A (ja) 半導体装置及びその製造方法
JP2004039985A (ja) 半導体装置及びその製造方法
JP2009277775A (ja) 半導体装置及びその製造方法
JP2007335756A (ja) 半導体装置およびその製造方法
JP2004235527A (ja) 絶縁ゲート型半導体装置及びその製造方法
US7221009B2 (en) Semiconductor device
US7015103B2 (en) Method for fabricating vertical transistor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees