TWI231989B - Method of fabricating a MOSFET device - Google Patents

Method of fabricating a MOSFET device Download PDF

Info

Publication number
TWI231989B
TWI231989B TW092132342A TW92132342A TWI231989B TW I231989 B TWI231989 B TW I231989B TW 092132342 A TW092132342 A TW 092132342A TW 92132342 A TW92132342 A TW 92132342A TW I231989 B TWI231989 B TW I231989B
Authority
TW
Taiwan
Prior art keywords
type ion
layer
manufacturing
item
scope
Prior art date
Application number
TW092132342A
Other languages
English (en)
Other versions
TW200518313A (en
Inventor
Ming-Sheng Tung
Yueh-Chuan Lee
Fang-Yu Yeh
Chi Lin
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to TW092132342A priority Critical patent/TWI231989B/zh
Priority to US10/788,807 priority patent/US20050106844A1/en
Application granted granted Critical
Publication of TWI231989B publication Critical patent/TWI231989B/zh
Publication of TW200518313A publication Critical patent/TW200518313A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

1231989 玖、發明說明 【發明所屬之技術領域】 本發明是有關於積體電路的製造方法，且特別是有關 於一種金氧半導體電晶體元件的製造方法。 【先前技術】 當元件的積集度不斷地增加時，金氧半導體電晶體 (metal-oxide-semiconductor field effect transistor ; MOSFET)元件的尺寸也必須不斷地縮小。當元件尺寸愈 小，金氧半導體電晶體之通道長度（Channei length)，亦即 閘極（gate)長度，也隨之縮短。但是，當通道長度縮短到 一定程度後’會衍生許多的問題。這個現象被稱為短通道 效應（short channel effect) 〇 當金氧半導體電晶體在操作時，源極（source)和汲極 (drain)因與基材（substrate)逆向偏壓所產生的空乏區 (depletion region)會與通道發生重疊，使得有效通道長度 比原本設計的長度更短。在短通道效應之下，通道與空乏 區產生重疊的比例很高。此時由於部分通道被源極和汲極 的空乏區所共享，因而造成金氧半導體電晶體的啟始電 壓（threshold voltage，Vt)隨通道長度縮小而急速下降（vt roll-off)，因而產生次啟始漏電（sub-threshold leakage)。 另一個問題是，因電擊穿（punch through)效應所導致的經 由通道下方的漏電途徑。這是由於當通道長度縮小時，源 極和汲極所產生的空乏區互相短路而發生。 Ϊ231989 、“為了改善以上所述短通道效應所衍生的問題，在習知 、、、半導體製程於製造金氧半導體電晶體時，經常在源極/ u極延伸區的下方形成與基材之摻雜類型（可為p型或N 广）相同但摻雜濃度較高的一區域。此區域一般簡稱為 J展摻雜區域(halo)或袋狀(p〇cket)區域。形成環摻雜區 域的製程稱為環摻雜區域佈植（hal〇 implantati〇n)。進 仃％摻雜區域佈植的其中一種方式為以斜角度佈植的 方式。此％摻雜區域對源極/汲極的電場有遮蔽的效果， 可有效改善短通道效應。 然而’習知的半導體製程中進行環摻雜區域佈植的 方式具有缺點。第1圖係為具有源極/汲極與環摻雜區 域之N型金氧半導體電晶體的結構剖面圖。請參照第i 圖，此結構中在一 P型基材1〇〇上有一閘極11〇。此閘 極 110 包括一閘介電層（gate dielectric layer) 120、一 導體層130及一頂蓋層（cap layer)136。此導體層13〇 具有一多晶石夕層132與一矽化金屬層134。此閘極u〇 係利用一微影蝕刻製程而定義出。 形成此閘極110後’ 一襯層（liner)i4〇形成於此導 體層130的側壁。接著以此閘極11〇與此襯層14〇為 罩幕進行一 P型離子佈植，以在此閘極丨丨〇外側之此基 材1 0 0中形成一 P型環掺雜區域1 6 0。然後再以此閘極 110與此襯層140為罩幕進行一 N型離子佈植，以在此 閘極110外側之此基材100中形成一 N型源極/汲極15〇。 第2圖係為對第1圖中N型金氧半導體電晶體結構 1231989 進行襯層钮刻後之結構剖面圖。請參照第2圖，蚀刻此 襯層140之後’此襯層140的厚度減小。接著，在此閘 極110與此襯層140兩側形成間隙壁（spacer，未繪示） 之後’將會沉積介電層（未繪示，例如氧化矽）於上S述結 構之上。所以蝕刻此襯層140的目的在於降低相鄰閘^ 間的深寬比（aspect ratio)，以增大介電層填入能力及後 續接觸窗（contact window)蝕刻的製程窗（pr〇cess window) 〇
由第1、2圖可知’由於此襯層14〇作為兩次離子 佈植時的罩幕，且蝕刻此襯層14〇係於離子佈植製程之 後才進行，以致於N型源極/汲極15〇與p型環摻雜區域 160在基材1〇〇中的界限係由原本尚未受蝕刻的此襯 層140所定義《所以靠近通道的p型環摻雜區域【a 較小而無法理想地包圍N型源極/汲極15〇，如第2圖所 示。這個缺點使短通道效應的問題，包括過高的次啟始漏 電及過低的啟始電壓，不能有效改善。要得到更好的改善 可以將環摻雜區域160㈣雜濃度提高，但是如 此做法又會使N型源極/汲極15〇與p型環摻雜區域 或p型基材1〇〇之間的接面漏電（juncti〇n增 加，所以也不是好的解決方法。 根據以上所述，有需要發展新的製造方法，以改 善短通道效應的問題，進而增進金氧半導體電晶體之操 作效能。 8 1231989 【發明内容】 因此本發明的目的就是在提供一種金氧半導體電晶 體元件的製造方法，用以使環摻雜區域更理想地包圍源 極/沒極而改善短通道效應的問題。 根據本發明之上述目的，提出一種金氧半導體電晶 體元件的製造方法。此方法的步驟如下所述。在一基 材上形成一閘極，其中此閘極包括一閘介電層及一導 體層。接著在此閘極的側壁上形成一襯層。再以此閘 極與此概層為罩幕進行一第一型離子佈植，以在此閘極 外側之此基材中形成源極/汲極。接下來蝕刻此襯層，以 使此襯層的厚度減小。最後進行一第二型離子佈植，以 在源極/汲極的周圍形成一環摻雜區域。 由於蝕刻此襯層係於環摻雜區域離子佈植製程之前 進行，所以環摻雜區域在基材中的界限係由已受蝕刻的 此襯層所定義。因此靠近通道的環摻雜區域較大而可 以理想地包圍源極/汲極。所以可使次啟始漏電降低、因 電擊穿效應所導致的漏電也可降低、以及啟始電壓可以 維持穩定。此外，環摻雜區域可使用較低的摻雜濃度就 可以達到習知技術所達到的啟始電壓，並且使源極/汲 極與環掺雜區域或基材之間的接面漏電降低。 【實施方式】 本發明的金氧半導體電晶體元件的製造方法可適 用於製造各種不同產品應用中的金氧半導體電晶體。 1231989 發明述本發明的第一實施例。第3圖係為依照本 二、施例的具有源極α極之ν型金氧半導體電 體的結構剖面圖。第4Α圖係Α斟笙。^ 圆你馮對第3圖中Ν型金氧半 體電晶體結構進行兩侧襯層姓刻與環推雜區域佈植後 :結構剖面圖。在以下的敘述中，為了清楚之目的，同 _數予被用來標示帛3、4Α时實質上同一或近似的 凡件U須理解的是，經過各種不㈣程步驟之後， 同一或近似的元件可能不再實質上近似或保持不變。 幵7成第3圖中結構的製程方式如下所述。先在一 基材300(例如是Ρ型半導體基材）上以例如熱氧化法形 成一閘介電層320,此閘介電層320的材質例如為氧化 石夕。接著在此閘介電層320上形成一導體層33〇，例如 以化學氣相沉積（Chemical Vapor Deposition，CVD)的 方式沉積一多晶矽層332 ;亦可選擇再於此多晶矽層 3 3 2之表面上以例如化學氣相沉積的方式沉積一石夕化 金屬層334。在此實施例中，此矽化金屬層334的材質為 石夕化鶴。此多晶石夕層3 3 2與此石夕化金屬層3 3 4可以合稱為 導體層330，且這種導體層330又稱為多晶矽化金屬 (polycide)層。另應用於不同元件的製程時，亦可選擇於 導體層330上形成一頂蓋層336,此頂蓋層336例如是 一氮化矽或氮氧化矽層。之後，對閘介電層320與導 體層330(及頂蓋層336)進行一微影蝕刻製程以形成一 閘極3 1 0堆疊結構。 然後形成一襯層340於此閘極3 1 0的側壁。形成此 10 1231989 襯層340的方式例如是以快速熱氧化法（rapid oxidation)。此襯層340的材質例如為氧化石夕。 形成此襯層340後，接著以此閘極31〇與此襯層 340為罩幕進行一第一型離子(例如是N型磷或砷離子） 佈植，以在此閘極310外側之此基材3〇〇中形成一源極/ 沒極3 5 0。 請參照第4A圖’接下來蝕刻此襯層34〇，以使此 襯層340的厚度減小。接著，再以此閘極31〇與厚度 減小的此襯層340為罩幕進行一第二型離子（例如是"p · 型硼離子）佈植，以在源極/汲極350的周圍形成一環摻雜 區域3 60。至此已形成第4A圖中的結構。由上述本發 明較佳實施例可知，應用本發明具有下列優點。如第4a 圖所示，由於蝕刻此襯層340係於環摻雜區域36〇離子 佈植製程之前進行，所以環摻雜區域36〇在基材3〇〇中 的界線係由已受蝕刻的此襯層34〇所定義。因此靠近 通道的環摻雜區域362較大而可以理想地包圍源極/汲 極350。因為環摻雜區域360可以理想地包圍源極/汲極 籲 350,所以可使次啟始漏電降低、因電擊穿效應所導致的 漏電也可降低、以及啟始電壓可以維持穩定。此外，環 摻雜區域360可使用較低的摻雜濃度就可以達到習知 技衔所達到的啟始電壓，同時也使源極及極3 $ 〇與環摻 雜區域360或基材300之間的接面漏電降低。 完成上述製程之後，更包括在此閘極31〇與此襯 層340兩側形成間隙壁（未續·示），進行另一第一型離子 11 1231989 佈植，沉積介電層（例如 及形成與此金氧半導體 程0 是氧化矽）於上述結構之上，以 電晶體電性連接的接觸窗等製
下敘述本發明的第二實施 B 圖中N型金氧丰暮驷♦ Q你马對苐： ^ M r . 電晶體結構進行單側襯層蝕刻盥頊 摻雜，植後之結構剖面圖。 /、衣 罩幕：f二第4B圖’在完成第3圖的結構後，形成-罩幕，繪示)例如為光阻層，覆蓋住閑極31〇的一
接下來㈣此閉極310另—側的襯層34〇，以使此 后危、、 幻厚度減小。接著，再以此閘極3 10與 :咸】的此襯層340為罩幕進行一第二型離子（例如 疋5L硼離子）佈植，以在被韻刻之此側之源極^及極⑽
其中之一的周圍形成一環摻雜區域360。至此已形成第 4B圖中的、結構。由上述本發明較佳實施例可知，應用本 毛月/、有下列優點。如第4B圖所示，由於蝕刻此襯層 340係於環摻雜區域36〇離子佈植製程之前進行，所以 環摻雜區域360在基材300中的界線係由已受蝕刻的 此概層340所定義。因此靠近通道的環摻雜區域362 較大而可以理想地包圍源極/汲極3 5 〇其中之一。所以 可使次啟始漏電降低、因電擊穿效應所導致的漏電也可 降低、以及啟始電壓可以維持穩定。此外，環摻雜區域 3 6 0可使用較低的摻雜濃度就可以達到習知技術所達 到的啟始電壓，同時也使源極/汲極3 5 〇其中之一與環 摻雜區域360或基材300之間的接面漏電降低。 12 1231989 70成上述製程之後，更包括在此閘極3 1 0與此襯 層3 40兩側形成間隙壁（未繪示），進行另一第一型離子 佈植’沉積介電層（未繪示，例如氧化矽）於上述結構之 上’及形成與此金氧半導體電晶體電性連接的接觸窗等 製程。 在第二實施例中所製造的金氧半導體電晶體可特別 應用於記憶體如動態隨機存取記憶體（Dynamic Rand〇ni Access Memory，DRAM)中的記憶胞（memory cell),以作 為存取電晶體（access transistor)。此存取電晶體的閘極 3 10連接到字元線（w〇rd Hne)，而具環摻雜區域36〇包 圍的源極350連接到位元線（bit line)。此存取電晶體 的及極350則連接到一儲存（st〇rage)電容器的一端。 由於具有以上的優點，本發明的製造方法能增進金 氧半導體電晶體的操作效能。 須理解的是，只要使用基材、p型源極/汲極與n 型環摻雜區域，本發明之金氧半導體電晶體元件的製造 方法同樣可用於製造p型金氧半導體電晶體。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 濩範圍當視後附之申請專利範圍所界定者為準。 μ 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明 13 1231989 、 下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： Ύ^ 第1圖係為具有源極/汲極與環摻雜區域之Ν型金 氧半導體電晶體的結構剖面圖。 、 第2圖係為對第！圖中Ν型金氧半導體電晶體結構 進行襯層蝕刻後之結構剖面圖。 第3圖係為依照本發明較佳實施例的具有源極/沒極 之N i金氧半導體電晶體的結構剖面圖。 第A圖係為對第3圖中N型金氧半導體電晶體肖 # 構進行兩側襯層钱刻與環換雜區域佈植後之結構剖面 圖。 第4B圖係為對第3圖中n型金氧半導體電晶體結 構進行單側襯層敍刻與環摻雜區域佈植後之結構剖面 圖0 元件代表符號簡單說明] 100、300 ·基材 120、320 :閘介電層 1 3 2、3 3 2 :多晶石夕層 136、336 :頂蓋層 150、350 :源極/汲極 162、362 :靠近通道的 110、3 10 :閘極 130、330 :導體層 134、334 :矽化金屬層 140、340 :襯層 160、360 :環摻雜區域 壤摻雜區域
14

Claims (1)

1231989 拾、申請專利範圍 1 · 一種金氧半導體電晶體元件的製造方法，該方法 至少包含： 在一基材上形成一閘極，其中該閘極包括一閘介電 層及一導體層； 在該閘極的側壁上形成一襯層； 以該閘極與該襯層為罩幕進行一第一型離子佈植， 以在該閘極外側之該基材中形成源極/汲極； 蝕刻該襯層，以使該襯層的厚度減小；以及 進行一第二型離子佈植，以在該源極/汲極的周圍形 成一環摻雜區域。 2 ·如申請專利範圍第1項所述之製造方法，其中該 導體層包含一多晶矽層。 3 ·如申晴專利範圍第2項所述之製造方法，其中該 導體層更包含一矽化金屬層在該多晶矽層之上。 4.如申請專利範圍第丨項所述之製造方法，其中在 該閘極的側壁上形成該襯層的方法包含快速熱氧化法。 5·如申請專利範圍第1項所述之製造方法，其中該 第一型離子為N型離子，且該第二型離子為卩型離子。 15 1231989 6 ·如申睛專利範圍第1項所述之製造方法，其中該 第型離子為P型離子，且該第二型離子為〜型離子。 7·如申請專利範圍第i項所述之製造方法，其中該 閘極之上包括一頂蓋層。 ’、^ 8 · 一種金氧半導體電晶體元件的製造方法，該方法 至少包含： ^ ' 在一基材上形成一閘極，其中該閘極包括一閘介電 層及導體層，在該閘極的侧壁上形成一概層； 以該閘極與該襯層為罩幕進行一第一型離子佈植， 以在該閘極外側之該基材中形成源極/汲極； 蝕刻該閘極一侧的該襯層，以使該側襯層的厚度減 小；以及 進行一第二型離子佈植，以在被蝕刻之該側之該源 極/沒極其中之一的周圍形成一環摻雜區域。 9·如申請專利範圍第8項所述之製造方法，其 該導體層包含一多晶矽層。 八 10.如申請專利範圍第9項所述之製造方法，其中 該導體層更包含一矽化金屬層在該多晶矽層之上。 16 1231989 11·如申請專利範圍第8項所述之製造方法，其 中形成該襯層的方法包含快速熱氧化法。 12·如申請專利範圍帛8項所述之製造方法 該第一型離子為Ν型離子，且該第二型離子為ρ型離子。 13. 如申請專利範圍第8項所述之製造方法，其 中該第-型離子為Ρ型離子，且該第二型離子為ν型離 子。 14. 如申請專利範圍第8項所述之製造方法，豆中 該閘極之上包括一頂蓋層。 ^ 15·如申請專利範圍第8項所述之 該金氧半導體電晶體元件係應用於記憶體中的一:己 =連為接Τ電晶體，且含有該環推雜區域的“ 極及極連接到一位元線。 16·如申請專利範㈣8項所述之製造方法 在姓刻該閘極一柄认# 成 > m ，、 則的該襯層之刖，更包括形成—罩暮廣 覆蓋住該閘極的另一側。 罩幕曰 17 ·如申睛專利範圍第16項所述 該罩幕層係為-光阻層。 “方法，其中 17
TW092132342A 2003-11-18 2003-11-18 Method of fabricating a MOSFET device TWI231989B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092132342A TWI231989B (en) 2003-11-18 2003-11-18 Method of fabricating a MOSFET device
US10/788,807 US20050106844A1 (en) 2003-11-18 2004-02-27 Method of fabricating a MOSFET device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092132342A TWI231989B (en) 2003-11-18 2003-11-18 Method of fabricating a MOSFET device

Publications (2)

Publication Number Publication Date
TWI231989B true TWI231989B (en) 2005-05-01
TW200518313A TW200518313A (en) 2005-06-01

Family

ID=34568649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132342A TWI231989B (en) 2003-11-18 2003-11-18 Method of fabricating a MOSFET device

Country Status (2)

Country Link
US (1) US20050106844A1 (zh)
TW (1) TWI231989B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396713B2 (en) * 2005-10-07 2008-07-08 International Business Machines Corporation Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US7612414B2 (en) 2007-03-29 2009-11-03 International Business Machines Corporation Overlapped stressed liners for improved contacts
US10868141B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Spacer structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124339A (ja) * 2001-10-11 2003-04-25 Toshiba Corp 半導体装置およびその製造方法
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
US6777298B2 (en) * 2002-06-14 2004-08-17 International Business Machines Corporation Elevated source drain disposable spacer CMOS
US6762085B2 (en) * 2002-10-01 2004-07-13 Chartered Semiconductor Manufacturing Ltd. Method of forming a high performance and low cost CMOS device
US6924180B2 (en) * 2003-02-10 2005-08-02 Chartered Semiconductor Manufacturing Ltd. Method of forming a pocket implant region after formation of composite insulator spacers
US20050048732A1 (en) * 2003-08-26 2005-03-03 International Business Machines Corporation Method to produce transistor having reduced gate height

Also Published As

Publication number Publication date
TW200518313A (en) 2005-06-01
US20050106844A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
US9245975B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US5834353A (en) Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
TWI232548B (en) Semiconductor constructions and methods of forming thereof
US7563677B2 (en) Recessed gate electrode and method of forming the same and semiconductor device having the recessed gate electrode and method of manufacturing the same
KR100824947B1 (ko) 집적 반도체 구조물 및 그 제조방법
WO2014177045A1 (zh) 一种半浮栅器件及其制造方法
US20100102385A1 (en) Semiconductor Devices Including Transistors Having Recessed Channels
TW569421B (en) Semiconductor device and method for manufacturing the same
JPH11111981A (ja) 半導体デバイス及びその製造方法
CN110571192A (zh) 半导体结构及其形成方法
CN114121659B (zh) 半导体器件的制备方法
JPH0821694B2 (ja) 超高集積半導体メモリ装置の製造方法
JP2010177690A (ja) 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ
TW201725654A (zh) 間隔件結構及其製造方法
TW201640567A (zh) 半導體元件的製作方法
CN114628514A (zh) 场效应晶体管结构及其形成方法
CN111900201A (zh) 半导体结构及制造方法
TWI231989B (en) Method of fabricating a MOSFET device
CN111900206A (zh) 不对称型源漏场效应晶体管及其制造方法
CN213635990U (zh) 半导体结构
US20110068416A1 (en) Semiconductor device and method for manufacturing the same
US8349677B2 (en) Semiconductor device and method for manufacturing the same
CN104599969A (zh) 一种减小槽栅结构半浮栅器件漏电的方法
KR20010057116A (ko) 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
TWI402920B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees