TWI231731B - Substrate with micro via structures by laser technique - Google Patents

Substrate with micro via structures by laser technique Download PDF

Info

Publication number
TWI231731B
TWI231731B TW092136045A TW92136045A TWI231731B TW I231731 B TWI231731 B TW I231731B TW 092136045 A TW092136045 A TW 092136045A TW 92136045 A TW92136045 A TW 92136045A TW I231731 B TWI231731 B TW I231731B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
laser cutting
substrate
planar
Prior art date
Application number
TW092136045A
Other languages
English (en)
Other versions
TW200522815A (en
Inventor
Chi-Tsung Chiu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW092136045A priority Critical patent/TWI231731B/zh
Priority to US11/015,683 priority patent/US7297877B2/en
Application granted granted Critical
Publication of TWI231731B publication Critical patent/TWI231731B/zh
Publication of TW200522815A publication Critical patent/TW200522815A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

1231731 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種應用雷射切 且特別是有關於一種雍田认> μ 。丨鑽孔技術之基板 疋,關於種應用於而頻領域之基板。 【先前技術】 孔㈤基t上的微孔(miCr〇—via)通常-般分為三類，即盲 孔m:nd V1"a)、埋孔（buried via)和貫通孔（thr〇ugh via 孔徑大於2 00 _的場合基本上都使用機械式鑽 孔，而較小孔徑則主要應用雷射鑽孔。 習知雷射切割鑽孔技術是以一雷射光源配合光學系統 進仃對標的物的加工。一般是藉由鏡子或透鏡將脈波雷射 的先束pulsed laser beam)聚焦至工作物（w〇rkpiece) 上丄使得鐳射功率密度可達105 _1〇15w/cm2。如此高的功 率密度幾乎可以在任何材料上進行雷射打孔。 另一方面，由於雷射光束輸入的熱量遠超過被材料反 射、傳導或擴散部分，材料很快加熱至汽化，蒸發形成孔 洞。隨著光束與工作物相對線性移動，使孔洞連續而形成 寬度很窄的切縫並達到切割的功效。切割過程中還可添加 適合的輔助氣體幫助化學反應或吹走割縫内的熔潰。 請參照第1 A圖，其繪示乃習知應用雷射切割鑽孔技術 之微孔結構側視圖。積層基板1〇〇包含增層（bui ld —up layer)102與核層（core iayer)i〇4，微孔結構配置於 增層102内。藉由導電層i〇8使得上層之高速差動對 (differential signal pair)110 與下層之高速差動對 η? TW1290F(日月光）.ptd 第7頁 1231731
電性連接。 切到：參‘'第1B :與第1C圖’第1B圖繪示乃習知應用雷射 •二+孔技術之微孔結構上視圖，第1C圖繪示乃習知應用 二：切割鑽孔技術之微孔結構立體示意圖。藉由雷射切割 =/n於微孔結構106切割出一電性隔離區114，使得微孔 、、，》冓06分隔成第一弧面導電層丨丨6與第二弧面導電層 Π8。高速差動對11〇又分為第一走線11〇1與第二走線 11〇2。第一走線1101與右導電柱116電性連接第二走線 11 〇 2與左導電柱11 8電性連接。 般而。兩速差動對對於共模°喿音（common mode noise)有良好的抑制效果，前提是高速差動對n 〇之兩走 ，間之間距須全程保持恆定距離且間距愈小愈好。理由是 高速差動對1 1 〇之兩走線間之間距愈小，則耦合量愈大， 越能夠抑制共模嗓音。 對習知的微孔結構1〇6而言，第一弧面導電層U6與第 二弧面導電層11 8均為弧形結構，相互之間的間距不但比 第一走線11 0 1至第二走線1丨〇 2之之間的間距還大，而且間 距也一直改變。因此導致耦合量因間距的增加而變小，高 速差動對110之特性阻抗（characteristic impedance)亦 不再保持為一常數。如此不但導致反射噪音的產生，亦會 減低對共模噪音的免疫能力並進一步成為電磁干擾 (electromagnetic interference, EMI)的源頭。 【發明内容】
TW1290F(日月光）.Ptd 第8頁 1231731 五、發明說明（3) 有鐘於此， 割鑽孔技術之基 過程中同時維持 變而產生反射及 反射之功效。 根據本發明 之基板，此具微 高速差動對。微 此微孔結構分成 柱體包括第一平 電柱體配置，且 層與第一平面導 平行並維持一特 一走線與第二走 接，第二走線則 線至該第二走線 層之間距相同。 為讓本發明 懂，下文特舉一 明如下： 本發明 板。此 良好的 噪音干 的目的 孔結構 的目的就是在提供一種應用雷射切 具微^結構之基板能使信號在傳輸 麵合虽’使之不致因傳輸路徑的改 擾，以達到更有效降低噪音及信號 提出一種 之基板包含 孔結構與南速差動 第一導電柱體與第 面導電層，而第二 具第二平面導電層 間不但隔有 電層之 定的間距 線。第 與第二 之間距與第一平面 另一方 應用雷射 信號層、 對皆配置 切割鑽孔技術 微孔結構以及 於此基板上。 導電柱體。第一導電 導電柱體，其中， 為相對第一導 之上述 較佳實 第二平面導電 電性隔離區，且相互 差動對包含第 電層電性連 面，高速 一走線與第一平面導 平面導電層 電性連接 導電層至 ，其中第一走 第二平面導電 目的、特徵、和優點能更明顯易 施例，並配合所附圖式，作詳細說 【實施方式]=同時參照第2A圖及第2B圖，第2A圖繪示乃本恭一 較佳貝施例之應用雷射切割鑽孔技術之基板的上視； TW1290F(日月光）.Otd
第9頁 1231731 五、發明說明（4) ----- 2B圖繪示乃第2A圖的立體示意圖。此具微孔結構之基板包 ^基板200、微孔結構2〇4以及高速差動對21〇。基板2〇〇具 #唬層2 02。配置於基板2〇〇上之微孔結構2〇4更包括第一 導電柱體206與第二導電柱體2〇8。 第一導電柱體206包括第一弧面導電層2061、第一平 面導電層20 62以及第一介電層2〇63，其中第一介電層2〇63 被包覆於第一弧面導電層2〇61與第一平面導電層20 62之間 而形成類似三明治之夾層。 第二導電柱體208係相對第一導電柱體2〇6配置，且包 括第二弧面導電層2〇81、第二平面導電層2082以及第二介 電層2083。同樣地，第二介電層2〇83被包覆於第二弧面導 電層2081與第二平面導電層2082之間。其中，第二平面導 電層2082與第一平面導電層2062相互平行並相隔有一電性 隔離區212。 微孔結構2 0 4形成方式是藉由雷射鑽孔技術，例如紫 外線雷射技術，先形成一個微孔於基板2 〇 〇上。然後鍍上 一層導電層於微孔之内壁表面並形成環狀導電殼柱。接著 填充介電物質於此環狀導電殼柱内以形成介電層。再次藉 由雷射技術，切割此環狀導電殼柱與此介電層，用以形成 第一弧面導電層2061、第二弧面導電層2081以及相互平行 之二個介電層平面。最後分別鍍上一層導電層於此二介電 層平面上，用以形成第一平面導電層2062與第二平面導電 層2082 。 高速差動對21 0可利用一般的半導體技術形成，例如
TW1290F(日月光）.ptd 第10頁 1231731
:206』與2082係利用化學電鍍以分別 :於ΠΪ學電鍍的方式，濺錢技術與無電解銅技術Ϊ可 入φΓΓ 填充用的介電層2063及2083係使用低 =係數之絕=材質，例如環氧樹脂（ep〇xy) (P〇1ylmide，PI)以及聚碳酸脂（p〇lycarb〇nate)。 微孔ΪΓ月，施例所揭露之應用雷射切割鑽孔技術之 =精由ί微^結構内增設第-平面導電層與 =間的"值定間距"一直延續到此微孔結構”么走 特性阻抗亦保持恆定，@外來噪音，例如共模噪音或串音 cross talk)，則可被等量耦合入此高速差動對之第一 S Ϊ Ϊ H ί。，亦即，信號在經由微孔結構的傳輸時， 性阻抗：改變…，信號之相位也不至因此產生：J特 值付一提的是，由於高速差動對之兩走線間之間距 愈小愈好，因此雷射切割技術即非常適用於微孔的分 用以使隨後產生之第一平面導電層與第二平面導電層跟高 動對之兩走線分別電性連接。更有效降低噪音及信^ 、、、赤上所述雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍内，當可作各種之更動與潤飾。例 如，雖然大部分利用雷射技術所形成的微孔為盲孔或貫 孔，但若再壓合其他的增層，則可形成埋孔。因此本發明
1231731 五、發明說明（7) 之保護範圍當視後附之申請專利範圍所界定者為準。 TW1290F(日月光）.ptd 第13頁 1231731 圖式簡單說明 【圖式簡單說明】 第1A圖繪示乃習知應用雷射切割鑽孔技術之微孔結構 側視圖。 第1 B圖繪示乃習知應用雷射切割鑽孔技術之微孔結構 上視圖。 第1 C圖繪示乃習知應用雷射切割鑽孔技術之微孔結構 立體示意圖。 第2 A圖繪示本發明一較佳實施例之應用雷射切割鑽孔 技術之基板的上視圖。 第2B圖繪示本發明一較佳實施例之應用雷射切割鑽孔 技術之基板的立體示意圖。 圖式標號說明 1 0 0 :積層基板 1 0 2 :增層 1 0 4 :核層 I 0 6、2 0 4 :微孔結構 108 :導電層 II 0、11 2、2 1 0 :高速差動對 11 0 1、2 1 0 1 :第一走線 1102、2102 :第二走線 11 4、2 1 4 :電性隔離區 116、2061 ··第一弧面導電居 118、2081 :第二弧面導電居
1231731 圖式簡單說明 20 0 :基板 2 0 2 :信號層 206 :第一導電柱體 20 6 2 :第一平面導電層 20 63 :第一介電層 208 :第二導電柱體 20 82 :第二平面導電層 2 0 8 3 :第二介電層
TW1290F(日月光）.ptd 第15頁

Claims (1)

1231731 六、申請專利範圍 1 · 一種應用雷射切割鑽孔技術之基板，包括·· 一信號層； 微孔結構，包括： 一第一導電柱體，係具一第一平面導電層、〜第 -介電層及一第一弧面導電層，其中該第一介電層係被包 覆於該第一平面導電層與該第一弧面導電層之間； 一第二導電柱體，相對該第一導電柱體配置，且 具一第二平面導電層、一第二介電層及一第二弧面導電 層’其中該第二介電層係被包覆於該第二平面導電層與該 第一弧面導電層之間；及 面導電層；以及 同速差動對，係配置於該信號層上，該高速差動 一電性隔離區，位於該第一導電柱體與該第二導 電柱體之間，用以電性隔離該第一平面導電層與該第二平 财 包含 第一走線，係與該第一平面導電層之一端電 連接；及 -，^ %性 電層之一端電性 一第二走線，係與該第二平面導 連接 2·如申請專利範圍第丨項所述之應用雷射切割鑽孔技 術之基板，其中該第一平面導電層與該第二平面導 互平行。 s 3·如申請專利範圍第2項所述之應用雷射切割鑽孔技 術之基板，其中該第一走線與該第二走線相互平行。
Η TW1290F(日月光）.Ptd 第16貢 1231731 六、申請專利範圍 4 ·如申請專利笳囹楚Q 術之基板，其中該第一 4 4項所述之應用雷射切割鑽孔技 平面導電層至該第-平=至該第二走線之間距與該第- 乐—千面導電層之間距相同。 少夕其把，專利範圍第3項所述之應用雷射切割鑽孔技 ^ =兮筮，、土該第一走線與該第一平面導電層呈直線排 列’且該第一走線與該第二平面導電層呈直線排列。 一 ^如申請專利範圍第丨項所述之應用雷射切割鑽孔技 術之土板，其中該雷射切割鑽孔技術係使用一二氧化碳雷 射。 7 ’如申明專利範圍第1項所述之應用雷射切割鑽孔技 術之基板，其中該雷射切割鑽孔技術係使用一紫外線雷 射。 8.如申請專利範圍第7項所述之應用雷射切割鑽孔技 術之基板’其中該紫外線雷射係為一準分子雷射。 9 ·如申凊專利範圍第1項所述之應用雷射切割鑽孔技 術之基板，其中該些平面導電層以及該些弧面導電層係利 用化學電鍍技術而分別形成。 10·如申請專利範圍第1項所述之應用雷射切割鑽孔 技術之基板，其中該些平面導電層以及該些弧面導電層係 利用無電解銅技術而分別形成。 11·如申請專利範圍第1項所述之應用雷射切割鑽孔 技術之基板，其中該些平面導電層以及該些弧面導電層係 利用濺鍍技術而分別形成。 12·如申請專利範圍第1項所述之應用雷射切割鑽孔
:TW1290F(日月光）.ptd 第17頁 1231731 六、申請專利範圍 技術之基板，其中該些介電層係低介電係數之絕緣材質。 13· —種微孔結構，係使用一雷射切割鑽孔技術成形 於一基板，該基板之信號層包括一高速差動對，該結構包 括： 一第一導電柱體，係具一第一平面導電層、一第一介 電層及一第一弧面導電層，其中該第一介電層係被包覆於 該第一平面導電層與該第一弧面導電層之間； 一第二導電柱體，相對該第一導電柱體配置，且具一 第二平面導電層、一第二介電層及一第二弧面導電層，其 中該第二介電層係被包覆於該第二平面導電層與該第二弧 面導電層之間；以及 一電性隔離區，位於該第一導電柱體與該第二導電柱 體之間，用以電性隔離該第一平面導電層與該第二平面導 電層； 其中’該高速差動訝係分別與該第一平面導電層及該 第二平面導電層電性連接。 14·如申請專利範固第1 3項所述之結構，其中該第一 平面導電層與該第二平面導電層相互平行。 15·如申請專利範固第丨4項所述之結構，其中該第一 平面導電層至該第二平面導電層之間距與該高速差動對之 走線間距相同。 16·如申請專利範固第13項所述之結構，其中該雷射 切割鑽孔技術係使用一二氧化破雷射。 17·如申凊專利範固第丨3項所述之結構，其中該雷射
TW092136045A 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique TWI231731B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092136045A TWI231731B (en) 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique
US11/015,683 US7297877B2 (en) 2003-12-18 2004-12-17 Substrate with micro-via structures by laser technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092136045A TWI231731B (en) 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique

Publications (2)

Publication Number Publication Date
TWI231731B true TWI231731B (en) 2005-04-21
TW200522815A TW200522815A (en) 2005-07-01

Family

ID=34676124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092136045A TWI231731B (en) 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique

Country Status (2)

Country Link
US (1) US7297877B2 (zh)
TW (1) TWI231731B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470864B2 (en) * 2004-03-02 2008-12-30 Via Technologies, Inc. Multi-conducting through hole structure
SG135065A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
US20060213686A1 (en) * 2004-12-28 2006-09-28 Shin-Hsien Wu Cut Via Structure For And Manufacturing Method Of Connecting Separate Conductors
US20070089902A1 (en) * 2005-10-25 2007-04-26 Tourne Joseph A Circuit board having a multi-signal via
TWI298612B (en) * 2005-12-07 2008-07-01 High Tech Comp Corp Via structure of printed circuit board
TW200820384A (en) * 2006-10-23 2008-05-01 Advanced Semiconductor Eng Semiconductor device having a passive device
TWI405314B (zh) * 2008-05-16 2013-08-11 矽品精密工業股份有限公司 具有無墊式導電跡線之封裝用基板
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
TWI445143B (zh) * 2011-04-07 2014-07-11 Unimicron Technology Corp 封裝基板及其製法
US8541884B2 (en) * 2011-07-06 2013-09-24 Research Triangle Institute Through-substrate via having a strip-shaped through-hole signal conductor
US9035197B2 (en) 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
US8918991B2 (en) * 2011-11-04 2014-12-30 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Process for providing electrical connections with reduced via capacitance on circuit boards
US8916781B2 (en) 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2016134259A1 (en) * 2015-02-20 2016-08-25 Nextgin Technology Bv Method for producing a printed circuit board
US20170339788A1 (en) * 2016-05-18 2017-11-23 Multek Technologies Limited Split via second drill process and structure
CN109845413B (zh) 2016-08-19 2022-07-05 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10326539B2 (en) * 2017-04-12 2019-06-18 Rohde & Schwarz Gmbh & Co. Kg Test system and test method
US10763203B1 (en) * 2019-02-08 2020-09-01 Nxp B.V. Conductive trace design for smart card
US11234325B2 (en) 2019-06-20 2022-01-25 Infinera Corporation Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures
CN111741593A (zh) * 2020-07-17 2020-10-02 浪潮商用机器有限公司 一种pcb板及其差分走线阻抗匹配优化结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US6201194B1 (en) * 1998-12-02 2001-03-13 International Business Machines Corporation Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
US6137064A (en) * 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques

Also Published As

Publication number Publication date
TW200522815A (en) 2005-07-01
US7297877B2 (en) 2007-11-20
US20050133251A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
TWI231731B (en) Substrate with micro via structures by laser technique
CN101610643B (zh) 一种激光加工盲孔的方法
KR100258286B1 (ko) 다층타겟의 바이어스를 가공 및 도금하는 방법
CN103458627B (zh) 一种印制电路板双面压接通孔结构及其加工方法
EP0960725A3 (en) Resin-coated composite foil, production and use thereof
CN104869763B (zh) 高密度互连印制板及其加工方法
KR100674321B1 (ko) 방열특성이 향상된 인쇄회로기판 및 그 제조방법
KR20190114742A (ko) 무기막 적층 수지 기판의 분단 방법 및 분단 장치
CN113001045A (zh) 一种复合材料通孔钻孔方法、设备、装置及系统
TWM569541U (zh) 一種用以控制綫路板鑽孔深度之鑽孔蓋板及鑽孔裝置
US20190116663A1 (en) Graphene-Graphane Printed Wiring Board
JPH02182390A (ja) レーザーを用いた孔加工方法
JP2006210748A (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
KR20030027750A (ko) 바이어 홀의 형성방법, 상기 방법을 이용한 가요성 배선판및 그의 제조방법
US20150008029A1 (en) Circuit board and method of manufacturing the same
RU2396738C1 (ru) Способ изготовления печатных плат
CN214518290U (zh) 一种复合材料通孔钻孔设备
JP2011009263A (ja) プリント配線板用基板の穴加工方法、その穴加工方法を用いたプリント配線板用基板
US20110042132A1 (en) Method of producing an electrically conducting via in a substrate
JP2019029559A (ja) 多層配線板及びその製造方法
JP2005235963A (ja) プリント基板スルーホール形成方法
CN101374389B (zh) 电路板导孔的制作方法
JP6161143B2 (ja) 配線基板の製造方法
JP2002280743A (ja) 多層配線基板およびその製造方法
JP2017098390A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent