TWI229909B - Lead frame and semiconductor package using the same - Google Patents

Lead frame and semiconductor package using the same Download PDF

Info

Publication number
TWI229909B
TWI229909B TW091135387A TW91135387A TWI229909B TW I229909 B TWI229909 B TW I229909B TW 091135387 A TW091135387 A TW 091135387A TW 91135387 A TW91135387 A TW 91135387A TW I229909 B TWI229909 B TW I229909B
Authority
TW
Taiwan
Prior art keywords
lead frame
semiconductor package
guide
gap
guide pin
Prior art date
Application number
TW091135387A
Other languages
English (en)
Other versions
TW200410345A (en
Inventor
Chin-Teng Hsu
Fu-Di Tang
Holman Chen
Han-Hung Lin
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW091135387A priority Critical patent/TWI229909B/zh
Publication of TW200410345A publication Critical patent/TW200410345A/zh
Application granted granted Critical
Publication of TWI229909B publication Critical patent/TWI229909B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Description

1229909 五、發明說明（1) 【發明所屬之技術領域] 本發明係有關於一種半導體封裝件，尤指一種以導線 架（Lead Frame)承載晶片之半導體封裝件。 【先前技術】
傳統半‘體曰曰片係以導線架（Lead Frame)作為晶片 承載件以形成一半導體封裝件。該導線架係包含一晶片座 及形成於該晶片座周圍之多數導腳，待晶片黏接至晶片座 上並，銲線電性連接晶片與導腳後，係以一融熔封裝樹脂 包覆該晶片、晶片座以及導腳之内段（Inner Leads)， 而形成是種半導體封裳件。 惟以導線架作為晶片承載件之半導體封裝件置 種類繁多，如QFP半導體封裝件（Quad Flat Pack'agej^ QFN ( Quad Flat Non-leaded)半導體封裝件、s〇p 半導 封裝件（Small 0utline Package)或Mp半導體封裝件 (Dual in-line Package)等，然為提高封裝件散^ 兼達到晶片尺咨封裝（Chip Scale Package，csp厂之γ 尺寸要求’目前多以晶片座底部外露之QFN半導體二 或露墊式（Exp〇sed Pad)半導體封裝件為封裝主流： QFN半導體封裝件較傳統導線架型態之半導體^萝
最大不同處，在於此種型態之封裝結構採用之導線、牛 片座以及導腳是位》同一平面上，έ欠完成模壓及切單 以後，该晶片座以及每一條切斷導腳間隙均藉由該二驟 體充填連接。然而QFN半導體封裝件係以其晶片座破耀 導腳底部直接銲接至印刷電路板上，因此充佈於晶-片及 ^ Μ
l7003.ptd 第9頁 1229909 五、發明說明（2) 導腳之間之封裝膠體與該晶片座側壁以及内導腳端側壁， 常會因為材質之熱膨脹係數差異而於製程之溫度循環 (Temperature Cycle)下具不同熱應力，導致封裳膠體 與晶片座側壁及封裝膠體與内導腳端側壁接合面部位產生 裂隙或脫層（Del ami nation)而影響半導體封裝件之信賴 性。 為解決上述問題，秀_寻刑弗^…^，一一〃 υ ; 6，2 4 2，2 8 1號及第6，2 2 9，2 0 0號於是揭露一種以半蝕 (Hel f-Etching)方法在晶片座周圍及内導腳端上開設|i
梯結構，藉以增加封裝膠體與晶片座側壁及内導腳端側^ 之接觸面積而提高封裝膠體與導線架間之箝合力。然如j 5圖所示，於晶片座2 〇 〇周圍及内導腳端2 〇丨a上形成階梯名 構雖能強化封裝膠體2 3與導線架2 0咬合，但該，階梯結構^ 厚度僅為導線架2 0他部之一半，故以晶片2丨黏接到該晶} 座2 0 0表面上時，若晶片2丨面積延伸至階梯結構，豆 f往2 =支撑而易於打線時發生晶片裂損（Die C；；ack 打線時原本提供金線2 2銲接之内導腳邱2 〇 會因為階梯缺乏支撐 〒《 <円V腳邛201亦 ^20! ^ ^ ^ ^ 1 ^ 矣
片座之尺寸必須大於晶片/線作業實施，該晶 間提供階梯結構開設；再者積鮮座周圍保留足多“ 該階梯結構外之導腳區接2:位置亦必須移離i
Qfn半導體封裝件為例，原^大母一導線架面積。c 保留階梯結構而須擴大成“m : _ X 5 _之封裝 b mm甚至 7 mm X 7 mm，
1229909 五 、發明說明 (3) 如 此 非 但 不 利 於 成 品 輕 薄 短 小 之 封 裝 趨 勢， 亦 會 進 mm 一 步 增 加 金 線 打 線 長 度 以 及 導 線 架 使 用 面 積 1 而有 損 於 封 裝 成 品 之 電 性 品 質 並 且 提 封 裝 成 本 〇 [ 發 明 内 容 ] 本 發 明 之 主 要 目 的 在 於 提 供 一 種 強 化晶 片 座 側 壁 與 封 裝 膠 體 9 以 及 内 導 腳 端 側 壁 與 封 裝 膠 體 間之 咬 合 力 以 免 充 填 於 晶 片 座 與 導 腳 間 隙 之 封 裝 膠 體 與 導線 架 間 因 熱 膨 脹 係 數 差 異 所 造 成 之 熱 應 力 影 響 而 導 致 該 部位 之 封 裝 膠 體 與 導 線 架 接 合 面 間 形 成 脫 層 ( De 1 am: l na t: ion) 或 破 裂 以 維 持 晶 片 座 内 導 腳 與 充 填 於 兩 者 間 隙 内 之封 裝 膠 體 間 之 結 合 性 之 QFN半導體封裝件 本 發 明 之 另 一 目 的 在 於 提 供 一 種 可 運用 現 有 製 程 技 術 達 到 強 化 晶 片 座 側 壁 與 封 裝 膠 體 以 及 内導 腳 側 壁 與 封 裝 膠 體 間 之 咬 合 力 g 的 J 以 降 低 封 裝 成 本 並避 免 延 長 鲜 線 使 用 長 度 之 QFN半導體封裝件t ) 本 發 明 之 再 一 S 的 在 於 提 供 一 種 無 須擴 大 晶 片 座 尺 寸 及 導 腳 長 度 以 進 一一 步 縮 減 導 線 架 使 用 面積 及 成 品 尺 寸 俾 符 合 電 子 產 品 輕 薄 短 小 之 封 裝 趨 勢 之 QFN半導體封裝 件 〇 基 於 上 揭 及 其 他 @ 的 本 發 明 之 QFN半導體封裝件係 包 含 一 導 線 架 ， 該 導 線 架 具 有 一 晶 片 座 及多 數 分 布 於 該 晶 片 座 周 側 外 之 導 腳 9 該 晶 片 座 與 各 導 腳 間相 隔 一 間 隙 且 位 於 該 間 隙 兩 側 之 晶 片 座 側 壁 及 導 腳 端 側壁 藉 一 沖 壓 方 法 將 兩 側 壁 面 擠 壓 成 凹 凸 型 態 9 至 少 晶 片， 其 係 黏 接 於 該
17003.ptd 第11頁 1229909 五、發明說明（4) 晶片座之至少一表面上；多數銲線，係電性連接該晶片與 導線架；以及一封裝膠體，用以包覆該晶片並且成型於該 導線架上，俾使該晶片座與各導腳間之間隙為該封裝膠體 所填滿。 ^丑 該半導體封裝件係運用現有導線架成型技術，以鍅刻 方法（E t c h i n g)先在對應該晶片座邊界以及内導腳端之 預定位置上形成開孔，以於該晶片座周圍側壁及内導腳端 側壁形成斷續曲面，復於對應該晶片座側壁與導腳側壁之 上方及/或下方，運用一沖壓技術（S t a m p i n g)壓擠該導 線架，使彼此相互對應之晶片座側壁斷續曲面及内導腳端 側壁斷續曲面各擠壓成明顯凹凸型態，藉此增加封裝膠體 與晶片座及導腳之接觸面積；是故封膠作業完成後^成型 於該晶片座與導腳間之封裝膠體可與呈明顯凹凸型能之晶 片座側壁及導腳側壁形成緊密咬合，大幅提高充填^晶= 座及導腳間隙之封裝膠體與晶片座側壁及内導腳端側辟 後續高溫製程之應力耐受性，避免該封裝膠體與曰曰片二 導腳接合部位受熱應力影響發生脫層或接合部破^= QFN半導體封裝件具有較佳之結構完整性。 《 W使 【實施方式】 如第1圖所示，本發明之QFN半導體封裝件 勺人一 具有一晶片座100及多數導腳101之導線¥ ' /、匕含一 不]· υ，至Φ 一赴技 於該晶片座1 〇〇上之半導體晶片11，多數電 黏接 11至各導腳1 〇 1之金線1 2，以及一包覆該曰安Θ日日片 曰曰片11、全绩1 2 並充填於該日日片座1 0 0及該等導腳1 〇 1間隙 ^ J丨糸之封裝膠體1 3。
17003.ptd 第12頁 1229909 ^---------- ' 五、發明言兒日[⑸ ~~~ —~ 一 — 一- 人 f ‘線架1 0係由如銅或銅合金等金屬材料製成，其包 各一晶片座1 〇 〇及分布於該晶片座i 〇 〇周圍之多數導腳 1曾01 ’各導腳i 〇丨靠近該晶片座i 〇 〇之部分為一内導腳（以 =:1 〇 1之標號表示），其延伸端則稱為内導腳端i 〇丨a; 以日日片座1 〇 〇周圍側壁與該内導腳端i 〇 J 3側 間隙10 2。 以本實施例QFN半導體封裝件所用之導線架為例，如 弟2圖所示，該導線架1 〇之晶片座1 〇 〇與導腳1 〇丨位於同一 平面上’且該晶片座1 〇 0周圍側壁及内導腳端1 〇丨a側壁係 彼此互為對應；形成該晶片座1 0 0側壁與内導腳端1 〇 1 a側 土之方式係先藉蝕刻方法（E t c h i n g)預形成一斷續曲面 1 0 3 ’之後再於該導線架1 〇介於該晶片座1 〇 〇與内導腳端 1 〇 隙1 〇 2之上方及/或下方進行沖壓（stamping)，藉 以壓擠該晶片座1 〇 〇側壁及導腳1 0 1側壁而將該斷續曲面 1 0 3擠壓成明顯凹凸型態。 以下即以第3A至3E圖進一步揭示本實施例中該導線架 之詳細製作流程。 如弟3 A、3 B及3 C圖所示，製作一金屬材質之導線架 1 0 ’並於該導線架丨〇上預先定義出晶片座以及導腳位置。 經光阻覆蓋（Coating)、曝光（exposure)及顯影 (Development)等製程後，以蝕刻法（Etching)蝕除導 線架1 0上多餘金屬，而使該晶片座i 〇 〇與導腳1 〇丨間隙部位 呈現一鏤空狀態，以於該晶片座！ 〇 〇周圍側壁以及内導腳 端1 0 1 a側壁上分別形成波浪狀之斷續曲面！ 〇 3。惟以蝕刻
17003.ptd 第13頁 1229909 五、發明說明（6) ~~ ' ' —--~~~ ΐοί^ϊ之斷續曲面1〇3其曲度較為不足，因此該導線架 之間隙開口104口徑係大致等同於晶片座1〇〇及導 一 A斷繽曲面1 0 3之間隔距離，若以第3 C圖進一步顯
::邊斷續曲面103幾乎與該間隙開口 1〇4位在同一直線L 如/ 3D及3E圖所示，利用習知沖壓治具14(…印一 nr古Λ"亥晶片座1〇〇與導腳101間隙102之開口上方及/或 一寬Ϊί : Γ於該晶片座100邊緣及内導腳端10 la上形成 該曰=二” §亥間隙開口 1 04口徑相等之階梯結構1 05而擠壓 二面f〇;〇〇=J斷：曲面103及内導腳端101_壁之斷 俾幵/成一明顯起伏之凹凸狀態。 晶片Ϊ =〇月本^發》明半導體封裝件1所使用之導線架係在 103上沖壓出邛：：=°1 a側壁原本蝕刻成型之斷續曲面 形成日月顯凹凸狀態梯/，：達到壓迫斷續曲面m J :側壁與封裝膠體13接觸面積之目的。因此及内之曰日腳 QFN丰塞^導腳端1〇U間隔距離P相等的情況下，比較傳統 )及太/封裝件之導線架階梯結構（如第4圖上半部所亍 以體封裝件之導線架斷續曲面(如第： 峻加^ 2不據之導線架寬度，可清楚得知本發明之導 晶側壁及導腳101側壁上形成寬度為d的 域供办Ϊ W!疋須騰出部分晶片座1〇0及導腳1〇1底部區 離»Υ提1之莫階綠梯加结構開& ’而得以有效縮短線弧跨越距 W 151蛉、’表木之利用面積，俾進一步降低Q F N半導體
1229909
17003.ptd 第15頁 1229909 圖式簡單說明 【圖式簡單說明】： 第1圖係本發明之QFN半導體封裝件之剖面示意圖； 第2圖係本發明QFN半導體封裝件所使用之導線架之上 視不意圖， 第3A至 3E圖係本發明QFN半導體封裝件之導線架之詳 細製作流程 圖； 第4圖係習知具階梯結構之導線架與本發明半導體封 裝件之導線架佔用寬度比較示意圖；以及 第5圖係習知於導線架上開設階梯結構之半導體封裝 件進行上片 及打線之局部放大不意圖。 1 QFN半導體封裝件 10, 20 導線架 100, 200 晶片座 101 導腳（内導腳段） 101a， 201a 内導腳端 102 晶片座與導腳間隙 103 斷續曲面 104 間隙開口 105 階梯結構 11，21 半導體晶片 12,22 銲線（金線） 13, 23 封裝膠體 14 沖壓治具
17003.ptd 第16頁

Claims (1)

1229909 六、申請專利範圍 1. 一種半導體封裝件，係包含： 一導線架，其具有一晶片座及分佈於該晶片座周 圍之多數導腳，該晶片座與各導腳係各別具有一第1表 面及相對之第2表面，其間並相隔一間隙，且位於該間 隙兩側彼此對應之晶片座側壁及導腳側壁係藉至少一 壓擠方法將兩側壁擠壓成凹凸型態； 至少一晶片，係接置於該晶片座上以與該導線架 形成一電性連接關係；以及 一封裝膠體，用以包覆該晶片及部分導線架，俾 使該晶片座與導腳間之間隙為該封裝膠體所填滿。 2. 如申請專利範圍第1項之半導體封裝件，其中，該半導 體封裝件係一四方扁平無導腳式（Quad Flat Non-leaded，QFN)半導體封裝件。 3. 如申請專利範圍第1項之半導體封裝件，其中，該晶片 座與導腳間隙係藉一蝕刻方法（Etching)形成。 4 ·如申請專利範圍第3項之半導體封裝件，其中，以蝕刻 方法形成之該晶片座側壁係為一波浪狀之斷續曲面。 5.如申請專利範圍第3項之半導體封裝件，其中，以蝕刻 方法形成之該導腳内導腳端側壁係為一波浪狀之斷續 曲面 。
17003.ptd 第17頁 1229909 六、 申請專利範圍 之 第 1表面形成- -階梯結構，且該階梯結構之寬度係接 近 於 該晶 片座 側 壁 之斷續曲面與 該導腳側壁的斷續曲 面 之 間隔 距離 〇 8. 如 中 請專 利範 圍 第 6項之半導體封裝件，其中，該晶片 座 邊 緣及 該導 腳 内 導腳端係藉該 沖壓方法於該導線架 之 第 2表面形成- -階梯結構，且該階梯結構之寬度係接 近 於 該晶 片座 側 壁 之斷續曲面與 該導腳側壁的斷續曲 面 之 間隔 距離 〇 9. 一 種 導線 架， 係 包 含： 一晶 片座 及 分 佈於該晶片座 周圍之多數導腳，其 中 該晶 片座 與 各 導腳係各別具 有一第1表面及相對之 第 2表面， ，其間並相隔一間隙，使位於該間隙兩側並且 彼 此 對應 之晶 片 座 側壁及導腳側 壁得藉一壓迫方法將 兩 側 壁擠 壓成 凹 凸 型態。 10 .如 中 請專 利範 圍 第 9項之導線架” ，其中，該導線架係由 銅 或 其他 金屬 材 料 所組群組之一 者所製成。 11 •如 中 請專 利範 圍 第 9項之導線架， ，其中，該晶片座及各 導 腳 係位 於同 一 平 面上。 12 •如 中 請專 利範 圍 第 9項之導線架^ ，該晶片座與導腳間隙 係 藉 刻方 法 ( E t ch i ng)形成。 13 •如 中 請專 利範 圍 第 1 2項之導線架 ，其中，以餘刻方法 形 成 之該 晶片 座 側 壁係為一波浪 狀之斷續曲面。 14 •如 中 請專 利範 圍 第 1 2項之導線架 ，其中，以14刻方法 形 成 之該 導腳 内 導 腳端側壁係為 一波浪狀之斷續曲
17()03. ptd 第18頁 1229909 六、申請專利範圍 係 法 方 擠 壓 該 中 其 架 線 導 之 項 9 第 圍 範 利 專 請 〇 中 面如 邊 座 片 晶 該 中 其 架 。線 }導 g η之 Ρ項 mLO s 1X t S第 C圍 程範 製利 壓專 沖請一申 為如 係構續 端結斷 腳梯之 導階壁 内一側 腳成座 導形片 該上晶 及面該 緣表於 藉 曲 第近面 之接曲 架係續 線度斷 導寬的 該之壁 於構側 法結腳 方梯導 壓階該 沖該與 該且面 邊 座 片 晶 該 中 其 架 線 導 之 項 5 第 圍 。範 距專 隔請 間申 之如 第近 之接 架係 線度 導寬 該之 於構 法結 方梯 壓階 沖該 該且 藉’ 係構 端結 腳梯 導階内一 腳成 導形 該上 及面 緣表 2 面 曲 續 斷 的 壁 側 腳 導 該 與 面 曲 續 斷 之 壁 ►，^ 。 座離 片距 晶隔 該間 於之 17⑻3.ptd 第19頁
TW091135387A 2002-12-06 2002-12-06 Lead frame and semiconductor package using the same TWI229909B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW091135387A TWI229909B (en) 2002-12-06 2002-12-06 Lead frame and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091135387A TWI229909B (en) 2002-12-06 2002-12-06 Lead frame and semiconductor package using the same

Publications (2)

Publication Number Publication Date
TW200410345A TW200410345A (en) 2004-06-16
TWI229909B true TWI229909B (en) 2005-03-21

Family

ID=36083226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091135387A TWI229909B (en) 2002-12-06 2002-12-06 Lead frame and semiconductor package using the same

Country Status (1)

Country Link
TW (1) TWI229909B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923846B2 (en) 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
US8536692B2 (en) 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US9293385B2 (en) 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system

Also Published As

Publication number Publication date
TW200410345A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
US5429992A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
TW574750B (en) Semiconductor packaging member having heat dissipation plate
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
TWI284972B (en) Leadframe, resin encapsulating mold, and method for making semiconductors using such leadframe and mold
CN1748307A (zh) 有引线模制组件设计中的选择性倒装芯片及制造方法
TWI627684B (zh) 半導體裝置之製造方法及半導體裝置
TWI274409B (en) Process for manufacturing sawing type leadless semiconductor packages
US20140048920A1 (en) Selective Leadframe Planishing
JP2004179253A (ja) 半導体装置およびその製造方法
TW200418149A (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
TWI573235B (zh) 半導體裝置及其製造方法
TW559959B (en) TAB package and method for fabricating the same
TWI332694B (en) Chip package structure and process for fabricating the same
TWI229909B (en) Lead frame and semiconductor package using the same
TWI239087B (en) Flip-chip semiconductor package with lead frame and method for fabricating the same
TWM606836U (zh) 導線架
JPH06275742A (ja) 樹脂封止型半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
CN114695303A (zh) 引线框架、引线框架的制造方法以及半导体装置
TW461057B (en) Structure of leadless semiconductor package
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
TWI239059B (en) Chip packaging method chip package structure
TWI294680B (zh)
JP2004127962A (ja) 半導体装置の樹脂封止方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees