TWI228831B - Method of fabricating a thin film transistor - Google Patents

Description

1228831

【發明所屬之技術領域】 本發明係有關於一種薄膜電晶體（thin-f丨lm transistor ; TFT )的製造方法，特別是有關於一種只使 用濕式製程的薄膜電晶體的製造方法。 【先前技術】 薄膜電晶體為液晶顯不器常用的主動元件（active element )’藉由薄膜電晶體的使用，使得在影像,的資料 寫入期間（address period )，使薄膜電晶體的半導體層 成為低電阻狀悲（0 N狀悲）’將影像資料（丨 d a ^ a ) 傳達寫人至-電容中進而改變液晶的角度;(而在g保二二 (sustain period)，能夠使半導體層成為高電阻狀態 (0 F F狀態），而將該電容上所儲存的影像資料保持一 定。 常見的應用於薄膜電晶體平面顯示器的薄膜電晶體結 構如第1圖所示，其製造流程如下所述。在基板1 0上具有 一電晶體區，在電晶體區中形成第一金屬層，利用第一道 微影蝕刻製程將第一金屬層定義成橫向配置之閘極線1 2。 接著於其上方依序沈積絕緣層1 4、半導體層（通常指非晶 石夕層，amorphous silicon layer) 16、η型摻雜石夕層18和 第二金屬層2 0，並進行第二道微影#刻製程，定義電晶體

0632-A50064TWf(Nl) ； AU0310004 ； Wayne.ptd 第 4 頁 1228831 五、發明說明（2) 中非晶石夕層1 6、η型摻雜矽層丨8和第二金屬層2 〇的圖案， 直至暴露出絕緣層14的表面，並在電晶體區外使第二金屬 層20在基板1〇上特定位置形成縱向配置之信號線（未圖示 )。接著’進行第三道微影蝕刻製程，以於電晶體區内將 第一金屬層20和η型摻雜矽層18中定義一通道（channel ) 1 9，並使非晶矽層丨6的表面暴露於通道丨9中，藉以將非晶 矽層16與第二金屬層20更進一步定義形成源極和汲極電 一般薄膜電晶體主動區域之半導體層分為兩種，一 二晶石夕，另一種為多晶矽’使用非晶矽之製程溫度約為 C，而使用多晶矽之製程溫度約為5〇〇 ;製程造成在製作薄膜電晶體平面顯示器時整合：二 增南。此外叫吏用真空沉積系統製作薄膜電晶體 及ί電層’具有系統複雜價格昂t，需消耗大量能源，二 加溥膜電晶體平面顯示器的製作成本等缺點。 s 發明内容 有鑑於此，為了解決上述問， 供一種完全使用濕式製程之薄膜 目的在於提 法不需使用昂貴之真空系統= 方法。此方 面顯示器的製作成本。 低4膜電晶體平

1228831五、發明說明（3) 為達成 方法，包括 極層於基板 一金屬層於 層。其後， 板上，無電 層，使導電 來’塗佈保 形化保護層 板上，其中

上述目的， 下列步驟： 上。接者， 閘極上，並 以化學沉積 鍍導電層覆 層裸露出一 遵層於導電 使裸露出部 透明導電層 本發明提供 首先，提供 圖形化閘極 陽極氧化金 法形成半導 蓋半導體層 開口區域位 層上，且填 为導電層， 和部分導電 一種薄 一基板層以形 屬層以 體層於 及基板 於半導滿開口 及塗佈 層電性 膜電晶體的 ’並無電鑛 成一閘極， 形成一閘極 閘極介電層 ，並圖形化 體層上。接 區域。最後 透明導電層 連接。 製造 一閘 電鍍 介電 及基 導電 下 ，圖 於基 為了讓本發明之上述豆 明顯易懂，下文特舉一較社：：他目的肖纟、和優點能更 詳細說明如下： 仏貫施例，並配合所附圖示，作 【實施方式】 實施例 百先’如第2A圖所示’以一濕式沉積方法 鍍法，形成一閘極層202於-美板2〇〇 苴 】如無1 】-玻璃基板或是樹醋基板广且其間極層；。:佳°。：: 鈷、鈀、鉑、銅、金、銀。 』如鎳、

1228831 五、發明說明（4) 在本較佳實施例中以一無電鍍鎳製程為例··首先將基 板200置入含中性清潔劑之超音波震盪器内，震洗5〜15分 鐘，取出並以蒸餾水清洗。其後，以1〇〜25% H2S〇4酸洗 5〜10分鐘，取出並以蒸餾水清洗。浸入1〇〜2〇% jj2S04中 30〜60秒，並配製硫酸鎳（Nis〇4 · 6H2〇)、琉珀酸鈉 (Sodium Succinate)、及次磷酸鈉（NaH2p〇2 ·η2〇)之溶液， 最後稀釋並調整pH至3〜6。將基板2〇〇置入無電鍍鎳液，並 進行攪拌，使溶液溫度維持為88 ±1 0 1進行析鍍。最 後’將基板2 0 0充份水洗後進行乾燥。 之後，如第2 A圖所示，以一般的微影蝕刻方法，圖形 化閘極層，以形成一閘極2〇2於基板2〇〇上，其蝕刻方法較 佳為一濕式蝕刻方法。接下來，如第2B圖所示，以一濕式 沉積方法，例如電鍍法，形成一金屬層2〇4於閘極2〇2上二 其金屬層204較佳為可氧化形成高介電常數介電層之金 屬丨例如：鋁或鈕。此外，亦可以以電鍍方法沉積一低導 電係數材料，例如銅，於閘極層2〇2和金屬層2〇4間，以 低閘極2 0 2的阻值。 接下來’如第2C圖所示，陽極氧化金屬層2〇4以形成 閘極介電層。請參考第3圖所示之陽極氧化系統設備示意 以陽極氧化鋁為例：電解之製程條件可為傳統硫酸“電 解液（conventional suifuric acid an〇dizing electrolyte)、溫度 2 卜 25t、電流密度 23〇 〜26〇A/m2、電

1228831

22V之製程條件。或者是鉻酸chromic acid 〜u溫度4〇°C、電壓◦〜40V、電流密度 v 之衣轾條件。亦或是磷酸phosphoric acid ,..%、浴溫3〇〜35°C、電壓50〜60V之製程條件。 將陽極端接到金屬層204，陰極端為一白金302。去陽 f端通入一個電職，陽極端處的金屬層204發生氧化田反 ::士 $金屬氧化物，☆此同時陰極端處則發生還原反應 成虱氣。運用此方法，可將金屬層2〇4完全氧化以形。 介電層m，或是控制氧化時間，僅將部分金屬層 氧化，而氧化的金屬層作為閘極介電層2〇4，未氧化 金屬層作為閘極202。為了精確地控制金屬層2〇4上氧化膜 的f度i電解電壓與電解時間為主要的兩個控制參數。需 注意的是，在電解反應剛開始時，電解反應發生在電解^ 液304/金屬層204的介面處，因此電解反應電流最大，此 時，屬層204上氧化膜的成長速率也就最快；隨著電解反 應時間的增加，由於電解溶液3〇4/金屬層2〇4之間已經有 一層氧化膜存在，因此電解反應電流越來越小，金屬層 204上氧化膜的成長速率也就越來越慢。 其後，如第2D圖所示，以一化學沉積法（chemical bath deposition)沉積一半導體層2〇6於閘極介電層2〇4及 1228831

五、發明說明（6) 基板20 0上，並圖形化半導體層2〇6移除位於基板2〇〇上的 部分半導體層20 6。其半導體層2 06較佳為CdS或CdSe。以 化學沉積法沉積C d S為例，如第4圖所示，將基板2 〇 〇放置 在儲存有 0.0 02M 的CdCl2、 〇·〇2Μ 的 NH4C1，和〇 2M 的 NH4OH 溶液40 4的容器4 02中，且將容器402浸泡在水4〇6中。充分 攪拌谷器中的溶液404使其變黃色，之後以加熱板4〇8將水 4〇6加熱使溶液404在151〜9〇。〇間沉積(：(^在基板2〇〇上。 ， 接下來，如第2E圖所示，無電鍍一導電層2〇8覆蓋半 導體層20 6及基板2 0 0，其導電層208較佳為可以以無電鍍 方法進行沉積的金屬，例如鎳、鈷、鈀、鉑、銅、金、銀 或其組合。並以一般的微影蝕刻法，圖形化導電層2 〇 8， 使導電層208裸露出一開口區域21〇於半導體声 導電層208係作為薄膜電晶體的源極和汲極。θ此外，此牛 驟完成之後，亦可以以電鍍方法沉積一低導電係數材料' 例如銅，於導電層208上，以降低導電層2〇8的阻值。 之後，如第2 F圖所示，旋轉塗佈 介電材質以形成一 保護層212於導電層208上，且填滿該開口區域二，：保 護層21 2較佳為可以以旋轉塗佈形成的介電材料，例如γ =電係數材料HSQ、ΡΑΕ、或Si()2氣凝膠，叫乾凝膠。 接者’以-般的微影蝕刻法’圖形化保護層212使裸 部分導電層2 08，並塗佈-透明導電層（未顯示）於基板 上，其中透明導電層和部分導電層2〇8電性連接，係作為

1228831 五、發明說明（7) 薄膜電晶體顯示器的書夸蕾 ^ 錄分说4 —素電極。透明導電層較佳為可以旋 轉塗佈形成的透明材斜，Μ P〇lymer)。 例如：導電聚合物（conductive 【本發明之特徵和優點】 本發明之特徵在於提供一 電晶體之製作方法。本發明===濕式製程之薄膜 面積的基板上形成薄臈，且此法: /儿積方法，可在大 統，也因此可減低薄臈電晶 『需使用昂貴之真空系 修 外，本發明之另一優點為其所=用=不器的製作成本。此 於習知技術為低，可解決習知 方法，製程溫度遠較 問題。 技“溫製程所造成之相I; 雖然本發明已以較佳實施例揭 限定本發明，任何熟習此技藝者， 上，然其並非用以 和範圍内，當可作些許之更動與潤不脫離本發明之精神 範圍當視後附之申請專利範圍所界定，因此本發明之保護 又者為準。 % 0632-A50064TWf(Nl) ； AU0310004 ； Wayne.ptd 第10頁 1228831_ 圖式簡單說明 第1圖係顯示習知薄膜電晶體之製造方法。。 第2A〜2F圖係顯示本發明較佳實施例薄膜電晶體之製 造方法。 第3圖係顯示陽極氧化系統設備示意圖。 第4圖係顯示化學沉積法系統設備示意圖。 【符號說明】 習知技術 基板〜10 ; 閘極線〜12 ; 絕緣層〜1 4 ; 半導體層〜16 ; η型摻雜矽層〜1 8 ; 通道〜19 ; 金屬層〜2 0。 本發明技術 基板〜20 0 ; 閘極〜2 0 2 ; 金屬層〜2 0 4 ; 半導體層〜2 0 6 ; 導電層〜208 ; 開口區域〜210 ; 保護層〜2 1 2 ;

0632-A50064TWf(Nl) ； AU0310004 ； Wayne.ptd 第11頁 1228831 圊式簡單說明 白金〜302 ; 電解溶液〜304 ; 容器〜4 0 2 ; 溶液〜4 0 4 ; 水〜406 ; 加熱板〜4 0 8。 第12頁 0632-A50064TWf(Nl) ； AU0310004 ； Wayne.ptd 11··

Claims (1)

1228831

1 · 一種薄膜電晶體的製造方法，包括下列步驟： 提供一基板； 以一第一濕式沉積法形成/閘極層於該基板上； 圖形化該閘極層以形成一閘極； 以一第二濕式沉積法形成〆金屬層於該閘極上； 氧化該金屬層以形成一閘極介電層；及 以一化學沉積法形成一半導體層於該閘極介電層及該 基板上。 2 ·如申請專利範圍第1項所述之薄膜電晶體的製造方 法，其中該基板為一玻璃基板。 3 ·如申請專利範圍第1項所述之薄膜電晶體的製造方 法’其中該第一濕式沉積法為，無電鐘法。 4 ·如申請專利範圍第1項所述之薄膜電晶體的製造方 法，其中該該第二濕式沉積法為一電鍍法。 5 ·如申請專利範圍第1項所述之薄膜電晶體的製造方 法’其中該閘極層為可以以無電锻方法進行沉積的金屬。 6 ·如申請專利範圍第5項所述之薄膜電晶體的製造方 法，其中該金屬為擇自由鎳、鈷、鈀、鉑、銅、金、銀和 其組合所組成之中。 、 7·如申請專利範圍第1項所述之薄膜電晶體的製造方 法’其中該金屬層為可氧化來成高介電常數介電層之金 屬。 ’ 8 ·如申請專利範圍第7項所述之薄膜電晶體的製造方 法，其中該金屬為鋁或起。、

Κ2883^ 六、申請專利範圍 法，I中！： ： ^ Ϊ第1項所述之薄膜電晶體的製造方 ^中氧化>該金屬層為陽極氧化該金屬層。 法，复中1主°月、曾專脚利耗圍第1項所述之薄膜電晶體的製造方 其中該+導體層為Cds或CdSe。 法’更包如括申月專利祀圍第1項所述之薄膜電晶體的製造方 2鍍-導電層覆蓋該半導體層及該基板； 半導Ξΐί該導電層’使該導電層裸露出一開口區域位於 護層於該導電層上，且填滿該開口區域； 圖形化該保護層使裸露出部分該導電層；及 塗佈一透明導電層於該基板上， 部分該導電層電性連接。以线明導電層和 包括下列步驟 12· 一種薄膜電晶體的製造方法 提供一基板； 無電錄一閘極層於該基板上； 圖形化該閘極層以形成一閘極； 電鍍一金屬層於該閘極上； 陽極氧化該金屬層以形成一閘極介電層· 基板：了化學沉積法形成一半導體層於該；極介電層及該 無電鍍一導電層覆蓋該半導體層及該基板； 圖形化該導電層，使該導電層插雲山 半導體層上； η層稞路出-開口區域位於 0632-A50064TWf(Nl) ； AU0310004 ； Wayne.ptd 第14頁

、申請專利範圍 填滿該開口區域； 導電層；及 其中該透明導電層和 塗佈一保護層於該導電層上，真 圖形化該保護層使裸露出部分該 塗佈一透明導電層於該基板上’ 部分該導電層電性連接。 1 3 ·如申請專利範圍第1 2項所述之 薄膜電晶體的製造 方法，其中該基板為一玻璃基板。 1 4 ·如申請專利範圍第1 2項所述之薄膜；曰曰，體的製造 方法，其中該閘極層為可以以無電鍍方法進灯/儿積的金

1 5 ·如申請專利範圍第丨4項所述之薄膜曰日體的製造 方法，其中該金屬為擇自由鎳、鈷、钯、鉑銅、金、銀 和其組合所組成之中。 1 6 ·如申請專利範圍第1 2項所述之薄膜&電曰日體的製造 方法，其中該金屬層為可氧化形成高介電#數^電層之金 屬。 1 7 ·如申請專利範圍第1 6項所述之薄膜電阳體的製造 方法，其中該金屬為鋁或钽。 〆％曰 1 8 ·如申請專利範圍第1 2項所述之薄膜電B日體的製造 方法，其中該半導體層為CdS或CdSe ° ^ * 1 9·如申請專利範圍第1 2項所述之薄膜:晶體的製造 方法，其中該保護層為可以以旋轉塗佈、的/丨電材料。 2 0 ·如申請專利範圍第1 9項所述之./專1電b曰\體的製造 方法，其中該介電材料為HSQ、PAE、Sl〇2軋凝膠，或Si〇2 乾凝膠。

1228831 六、申請專利範圍 2 1.如申請專利範圍第1 2項所述之薄膜電晶體的製造 方法，其中該透明導電層係為可以旋轉塗佈形成的透明導 電材料。 2 2.如申請專利範圍第2 1項所述之薄膜電晶體的製造 方法，其中該透明導電材料為導電聚合物。

0632-A50064TWf(Nl) ； AU0310004 ； Wayne.ptd 第16頁