TWI228827B - Strained transistor formed by isolation material having different thermal coefficient with the substrate - Google Patents

Strained transistor formed by isolation material having different thermal coefficient with the substrate Download PDF

Info

Publication number
TWI228827B
TWI228827B TW092125700A TW92125700A TWI228827B TW I228827 B TWI228827 B TW I228827B TW 092125700 A TW092125700 A TW 092125700A TW 92125700 A TW92125700 A TW 92125700A TW I228827 B TWI228827 B TW I228827B
Authority
TW
Taiwan
Prior art keywords
substrate
isolation
oxide
thermal expansion
scope
Prior art date
Application number
TW092125700A
Other languages
English (en)
Other versions
TW200427085A (en
Inventor
Min-Hwa Chi
Yee-Chia Yeo
Chenming Hu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200427085A publication Critical patent/TW200427085A/zh
Application granted granted Critical
Publication of TWI228827B publication Critical patent/TWI228827B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

1228827 案號 92125700 五、發明說明（1) 發明所屬之領域 本發明係有關於一種應變電晶體，特別是有關於一、種 利用熱膨脹係數不同於基底之隔離材料形成應變之互補式 金氧半電晶體（CMOS )以及雙軸應變之雙極接面電晶體 (BJT )，藉以提昇元件之效能。 先前技術 隨著半導體積體電路之集成度（integration)的& 力° ’電晶體元件尺寸亦隨之縮小化，要使電晶體元件’例
如金氧半場效電晶體（M0SFET)及雙極接面電晶體（BJT )’能在低操作電壓下，具有高驅動電流和高速的效能是 相當困難的。 為了尋求改善的方法，有人提出利用應力引發的能帶 構變型來增加載子遷移率（easier mobility)，以增 二ί Ϊ的驅動電流，進而電晶體元件之效能，且此種方 雙軸3各種元件中。已有研究指*利用梦通道處於 通道處於雙軸壓縮庫：：二加電子的遷移率，&利用矽鍺 傳統上，係辟：^的情況中可增加電洞的遷移率。 層或基底上磊晶^县^鬆弛的（relaxed)矽鍺（siGe) 變的矽層。然:曰，在：i f層，以製備拉伸應變或壓縮應 之前，通常需於矽伸應變或壓縮應變的矽通道層 中錯的比例χ係自長晶格逐漸變形的叫_七層，1 _9 此種方法有 0503-8134TWFl(Nl).ptc 第8頁 1228827 ---案號92125700_年月日 修正__ 五、發明說明（2) 很多缺點，要成長不同莫耳比例的sii xGex層之製程相當難 控制’相當費時，且成本相對提高。而且當Ge的莫耳比要 ^加時’所蠢晶的S Uex層之總厚度會隨之增加，因而產 生許多的穿透性差排（threading dislocation)。 因此’有人提出將碳原子合併至矽鍺層中，以利用碳 原子來減少矽鍺的晶格常數，使得矽鍺的晶格常數更接近 石夕’藉此來減少應變，並允許成長較厚的矽鍺層，以及降 低侧的擴散。但此種方法，更增加了矽鍺缓衝層的製程困 難度。 然而，結合具有拉伸應變之矽通道之NM0S電晶體以及 具有拉伸或壓縮應變之矽鍺通道之PM0S電晶體以構成CMOS 之製程技術是難以達成的。電晶體之製造上有利用如上述 厚的緩衝層或其他複雜多層結構等許多應變層製造方法， 此些方法並不易於整合到傳統之CMOS製程中或是寄生的垂 直式雙極接面電晶體（BJT )。 因此，為了製造具有高驅動電流和高速的效能之電晶 體元件，亟待針對上述問題謀求改善之道。 Βθ 發明内容 有鑑於此，本發明之目的在於提供一種利用熱膨脹係 數不同於基底之隔離材料形成應變之電晶體，其藉由膨胀、 係數大於基底及小於基底之隔離材料使CM〇s電晶體受 軸應變’以提高CMOS電晶體之驅動電流。 本發明之另一目的在於提供一種利用熱膨脹係數不同
第9頁 0503-8134TWFl(Nl).ptc 1228827 曰 修正 _ 案號 921257f)fl 五、發明說明（3) 於基底之隔離材料形成雜盖山旛纟琴 μ ά ^ m^ Π雙軸應變之雙極接面電晶體，其藉 由膨服係數大於基底或| & 曰_ A fil # ϋ ^ ; 土 &之隔離材料使雙極接面電 日日體文到雙輔應變，以接哀德枚吐 電流。 徒间雙極接面電晶體電晶體之驅動 根據上述之目的，本發明裎板 同於基底之隔離材料形用；；脹係數不 杠· Α ^ α + 應爻之互補式金氧半電晶體，包 括·一基底’基底具有-第一及—第二 晶體及一PMOS電晶體，其閘極分別以一第一方向及一M〇S = 方向設置於第一及第二主動區中；以及第一、第二、 三、第四及第五隔離材料’帛一及第二隔離材料平行設置 區Ϊ;相對邊且第I、第四及第五隔離 材科千仃5又置於第-及第二主動區之另一相對彡，以構成 一隔離區，Μ第一及第=隔離材料之膨脹係數大於基底 之膨脹係數，且第三、第四及第五隔離材料之膨脹係數小 於基底之膨脹係數。或者，第一及第二隔離材料之膨脹係 數小於基底之膨脹係數’且第三、第四及第五隔離材料之 膨脹係數大於基底之膨脹係數。再者，當第一及第二隔離 材料之膨脹係數大於基底之膨脹係數時，NM〇s電晶體之通 道方向大體垂直第一及第二隔離材料。當第一及^二隔離 材料之膨脹係數小於基底之膨脹係數時，NM〇s電晶^之通 道方向大體平行第一及第二隔離材料。 — 根據上述之另一目的’本發明提供一種利用熱膨脹係 數不同於基底之隔離材料形成雙軸應變之雙極接面電晶 體，包括··一基底，基底具有一主動區；一垂直式口叩雙 0503-8134TWFl(Nl).ptc 第10頁 1228827
極接面電晶體，設 設置於主動區周圍 係數大於基底。再 氧化錘、塊滑石、 群〇 置於主動區中；以及 以構成一隔離區，其 者，基底為矽基底且 氧化铭、礙化碎和氮 一隔離材料，環繞 中隔離材料之膨脹 隔離材料係擇自於 化矽所組成之族 又根據上述之另一目的，本發明提供一種利用熱膨脹 不同於基底之隔離材料形成雙軸應變之雙極接面電晶 體’包括·一基底，基底具有一主動區；一垂直式雙極接 面電晶體，設置於主動區中；以及一隔離材料，環繞設置 於主動區周圍以構成一隔離區，其中隔離材料之膨脹係數 小於基底。再者，基底為矽基底。 為讓本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細說明如 下： 實施方式 第一實施例：具有單軸應變之CMOS電晶體 請參照第1圖，其繪示出具有單軸應變之互補式金氧 半電晶體（complementary MOS，CMOS )上視圖。標號200 係一基底，例如一矽基底或其他半導體基底。此處，係以 矽基底作範例。此基底2 0 0具有一第一主動區ΑΑι及一第二 主動區AA2。其中，一NM0S電晶體（未繪示）及一PM0S電 晶體（未繪示）分別設置於第一主動區AA1及第二主動區 AA2以構成一CMOS電晶體。標號201、20 2、203、204、及
0503-B134TWFl(Nl).ptc 第11頁 1228827
20 5分別表示第一、第二、第三、第四、及第五隔離材 料，其同樣藉由習知隔離技術，例如淺溝槽隔離法 (shallow trench isolation，STI)，而環繞形成於第 一及第二主動區AA1及AA2周圍而構成一隔離區。標號210 及212分別表示NM〇S電晶體及PM0S電晶體之閘極。箭頭表 示第一及第二主動區AA1及AA2受到應變的方向。 在本實施例中，第一及第二隔離材料201及2〇2平行設 置於第一主動區AA1及第二主動區AA2的一相對邊，且第 三、第四及第五隔離材料2 03、204及2 05平行設置於第一 主動區AA1及第二主動區AA 2的另一相對邊。再者，第一及 第二隔離材料201及202係使用膨脹係數大於基底2〇〇膨脹 係數之材料，例如氧化锆（Zr〇2 )、塊滑石（Mg〇Si〇2 )、 氧化鋁（A 12 03 )、碳化矽（s i C )、氮化矽（s i N )等或其 他類似此性質者。第三、第四及第五隔離材料2〇3、204及 205係使用膨脹係數小於基底2〇〇膨脹係數之材料，例如氧 化石夕（Si〇2 )或其他類似此性質者。上述材料之性質列於 表一。此處，第一及第二隔離材料2〇1及2〇2可使用相同之 材質，且第三、第四及第五隔離材料2〇3、2〇4及2〇5亦可 使用相同之材質。上述材料之性質列於表一。 由於第一、第二、第三、第四及第五隔離材料2〇1、 202、203、204、205之膨脹係數不同於矽基底2〇〇，使其 在經過半導體製程中所需的高溫沉積或回火製程後，這些 隔離材料自高溫降溫時收縮速度不同於矽基底2 〇 〇，因此 會對第一及第二主動區AA1及AA2產生拉伸或壓縮應力而產
0503-8134TWFl(Nl).pt 第12頁 1228827
Ht，如第1圖中箭頭所示。其中，離開主動區AM及 AA2的前頭（方向大體垂直第一及第二隔離材料2〇ι及
)表示主動區AA1&M2受到拉伸應變，且朝向主動區A 言、，則通道區的方向不論受到拉伸應變或壓縮應變，均對 通道區中電洞遷移率有所助益。如此一來，此CM〇s電晶體 便會同時受到拉伸及壓縮應變而提#CM〇s電晶體之驅動電 流0 的箭頭（方向大體垂直第三、第四及第五隔離材料 、204及205 )表示受到主動區AA1及AA2壓縮應變。此 種單軸式應變對於CM0S電晶體而言，可有效提升其通道區 的電子或電洞的遷移率（m〇biiity)。亦即，可提升cM〇s ，晶體之驅動電流。然而須注意的是，對於NM0S電晶體而 吕’其通道區的方向受到拉伸應變時’通道區電子遷移率 增加的效果優於其受到壓縮應變時；對於PM0S電晶體而 一些絕緣材質之熱膨脹係數及揚氏係數
0503-8134TWFl(Nl).ptc 第13頁 1228827 _ 案號92125700_年月日 修正 五、發明說明（7) 熱膨脹係數 α (K·1) 揚氏係數 E (GPa) 氡4匕錯（zirconiumoxide〕 l.llxlO5 200 塊滑石（steatite ;MgOSi〇2) S.OxlO-6 一 氡4匕招（aluminum oxide〕 7.7xl〇-6 390 II化紹（aluminumnitride) S.lxlO-6 380 礙化梦（siliconcarbide) 4·3χ10·6 400 II化梦〔siliconnitride) 2.8xl〇-6 ~ 3.6xl〇-6 306 梦（silicon) 2-OxlO-6 156 氡化梦〔silicon oxide) 5-OxlO·7 — 在第1圖中，NMOS閘極210及PMOS閘極212分別以一第 一方向及一第二方向設置於第一及第二主動區AA1及AA2 中，其中第一方向相同於第二方向且大體平行第一及第二 隔離材料201及2 02，使NMOS電晶體及PMOS電晶體之通道方 向大體垂直第一及第二隔離材料201及202。亦即，NMOS及 PMOS電晶體之通道區方向皆受到拉伸應變以增加NMOS通道 區中電子遷移率及PMOS通道區中電洞遷移率。 接下來，請參照第2圖’其繪示出具有單轴應變之 CMOS另一配置之上視圖。其中與第1圖相同之部件係使用 相同之標號並省略其說明。其不同於第1圖之處在於PMOS 閘極212的配置，NMOS閘極2 10及PM OS閘極212分別以一第 一方向及一第二方向設置於第一及第二主動區AA1及AA2 中，其中第一方向大體平行第一及第二隔離材料201及
0503-8134TWFl(Nl).ptc 第14頁 1228827
202，且第二方向大體垂直第一及第二隔離材料2〇ι及 20 2 ’使NMOS電晶體之通道方向大體垂直第一及第二隔離 材料201及202及PMOS電晶體之通道方向大體平行第一及第 二隔離材料201及202。其表示PM0S電晶體的通道區方向受 到壓縮應變。由於PMOS電晶體的通道區方向可受到拉伸^ 壓縮應變，所以，同樣可提升PM0S通道區中電洞遷移率二 接下來，請參照第3圖，其繪示出具有單軸應變之 CMOS又另一配置之上視圖。其中與第i圖相同之部件係使 用相同之標號並省略其說明。其不同於第1圖之處在於隔 離材料的配置。標號301、302、30 3、304及305分別表示 第一、第二、第三、第四、及第五隔離材料，且第一及第 二隔離材料301及302係使用膨脹係數小於基底2〇〇膨脹係 數之材料’例如氧化石夕（S i 〇2 )或其他類似此性質者。第 二、第四及第五隔離材料303、304及305係使用膨脹係數 大於基底200膨脹係數之材料，例如氧化鍅（Zr〇2 )、塊滑 石（Mg0Si02 )、氧化鋁（Al2〇3 )、碳化矽（Sic )、氮化 石夕（SiN )等或其他類似此性質者。在第3圖中，nM〇s閘極 210分別以一第一方向及一第二方向設置於第一及第二主 動區AA1及AA2中’其中第一方向相同於第二方向且大體垂 直第一及第二隔離材料301及302，使NM0S電晶體及PM0S電 晶體之通道方向大體平行第一及第二隔離材料3〇1及3〇2。 其表示NM0S電晶體之通道區方向受到來自第三及第四隔離 材料303及304之拉伸應變，且pmos閘極212之配置係表示 PM0S電晶體之通道區方向受到來自第四及第五隔離材料
0503-8134TWFl(Nl).ptc 第15頁 1228827 _案號921257Π0 年月日 條正__ 五、發明說明（9) 304及305之拉伸應變。如同第1圖所述，此種配置方式可 &升CMOS電晶體之驅動電流。此處，第一及第二隔離材料 301及3 02可使用相同之材質。同樣地，第三及第四及第五 隔離材料303、304及305亦可使用相同之材質。 接下來，請參照第4圖，其繪示出具有單軸應變之 CMOS再另一配置之上視圖。其中與第3圖相同之部件係使 用相同之標號並省略其說明。其不同於第4圖之處在於 PM0S閘極212的配置。NM0S閘極210及PM0S閘極212分別以 一第一方向及一第二方向設置於第一及第二主動區^1及 AA2中’其中第一方向大體垂直第一及第二隔離材料及 302，且第二方向大體平行第一及第二隔離材料3〇1及 302 ’使NM0S電晶體之通道方向大體平行第一及第二隔離 材料3 01及3 0 2及PM0S電晶體之通道方向大體垂直第一及第 二隔離材料3 01及302。其表示PM0S電晶體的通道區方向受 到壓縮應變。如同第2圖所述，此種配置方式亦可提升 CMOS電晶體之驅動電流。 第二實施例··具有雙轴應變之雙極接面電晶體 請參照第5圖，其緣示出具有雙軸應變之pnp雙極接面 電晶體（bipolar junction transistor, BJT)上視圖。 標號4 0 0係一基底，例如一石夕基底或其他半導體基底。此 處，係以p型矽基底作範例。此基底40 0具有一主動區，主 動區中設置有一 p型摻雜區401、一η型井區403而構成一垂 直式ρηρ雙極接面電晶體。標號4 02表示一隔離材料，其藉
0503-8134TWFl(Nl).ptc 第16頁 1228827 五、發明說明（10) .由習知隔離技術’例如淺溝槽隔離法（shallow trench :。區I'uw STI) ’而環繞形成於主動區周圍而構成一隔 在本實施例中，隔離材料402可使用膨脹係數大於基 ,00膨服係數之材料，例如氧化銼（Zr02 )、塊滑石 Mg〇SiO#2 )、、氧化銘（Μ〗％ )、碳化矽（以）、氮化矽 S、i N )等或其他類似此性質者。使叩p雙極接面電晶體於 上視面之面内（ln〜plane)方向受到雙軸拉伸應變（如實 線箭頭方向所示），而在面外（〇ut-〇f —plane)方向受 到壓縮應變。另外，隔離材料4〇2亦可使用膨服係數小於 基底4 0 0膨脹係數之材料，例如氧化矽（§丨A )或其他類似 此性質者。使pnp雙極接面電晶體於上視面之面内 (in-plane)方向受到雙轴壓縮應變（如虛線箭頭方向所 不），而在面外（out — of —plane)方向受到拉伸應變。 由於主動區中的電洞無論受到拉伸或壓縮應變均可增 加其遷移率。因此，作為pnp雙極接面電晶體基極（base )的η型井區40 3中，少數載子（電洞）的遷移率可增加 而提升pnp雙極接面電晶體之驅動電流。 接下來，請參照第6圖，其繪示出具有雙軸應變之npn 雙極接面電晶體上視圖。標號500係一基底，例如一矽基 底或其他半導體基底。此處，係以p型矽基底作範例。此 基底500具有一主動區，主動區中設置有一 n型摻雜區 501、一ρ型井區50 3及一 η型深井區5〇5而構成一垂直\ηρη 雙極接面電晶體。標號502表示一隔離材料，其藉由習知 0503-8134TWFl(Nl).ptc 第17頁 921257nn 1228827 修正 年 月 曰 五、發明說明（11) 隔離技術’例如淺溝槽隔離法（shaU〇w trench isolation，STI)，而環繞形成於主動區周圍而構成一 離區。 在本實施例中’隔離材料5 02係使用膨脹係數小於基 底5 00膨脹係數之材料，例如氧化矽（Si〇2 )或其他類似此 性質者。使ηρη雙極接面電晶體於上視面之面内 (in-plane )方向受到雙軸壓縮應變（如箭頭方向所示 ，而在面外（out-〇f -plane )方向受到拉伸應變。 •率由的電子受到拉伸應變均可有效增加其遷 型ί區二Ληρη雙極接面電晶體基極（base)的p
乂載子（電子）的遷移率可增加而提升 ηρη雙極接面電晶體之驅動電流。 * V 根據本發明之熱膨脹择I _ 應變之電晶體之方②，可二==之隔離材料形成 程成本。另-方面；；ί:::易施行，可有效降低製 ”、能應用於關。S電石夕，產生應變 晶體而言，本發明可進一牛軟 日曰體及ηρη雙極接面電 用於㈣雙極接面電晶體/製整作5 W刪電晶體之製作及應 雖然本發明已以較佳實施例 限定本發明，任何熟習此項技蓺 ’、然其並非用以 神和範圍内，當可作更動盥:职不脫離本發明之精 當視後附之申請專利範圍;斤界定者本發明之保護範圍 0503-81341Wl(Nl).ptc 1228827
▲ 第1圖係繪示出根據本發明第一實施例之具有單軸應 變之互補式金氧半電晶體上視圖。 第2圖係緣示出根據本發明第一實施例之具有單轴應 變之CMOS另一配置之上視圖。 第3圖係繪示出根據本發明第一實施例之具有單轴應 變之CMOS又另一配置之上視圖。 第4圖係繪示出根據本發明第一實施例之具有單軸應 變之CMOS再另一配置之上視圖。 ▲ 第5圖係繪示出根據本發明第二實施例之具有雙軸應 變之pnp雙極接面電晶體上視圖。 第6圖係繪示出根據本發明第二實施例之具有雙轴應 變之npn雙極接面電晶體上視圖。 符號說明 200、 400、500 〜基底； 201、 301〜第一隔離材料； 202、 302〜第二隔離材料； 203、 303〜第三隔離材料； 204、 304〜第四隔離材料； 205、 305〜第五隔離材料； 212〜PM0S閘極； 4〇2、502〜隔離材料； 501〜 505〜 21 0〜NM0S閘極； 401〜P型摻雜區 403〜N型井區； 50 3〜P型井區； 501〜N型摻雜區； 505〜N型深井區’·
0503-8134TWFl(Nl).ptc 第19頁 1228827
0503-8134TWFl(Nl).ptc 第20頁

Claims (1)

1228827 案號 92125700_-—-隻正__f · 六、申請專利範圍 於基底之隔離材料形成應變之彡補式金氧半電晶體，其中 該隔離區係一淺溝槽隔離區。 5 ·如申請專利範圍第1項所述之利用熱膨脹係數不同 於基底之隔離材料形成應變之彡補式金氧半電晶體，其中 該基底為石夕基底。 6 ·如申請專利範圍第1項所述之利用熱膨脹係數不同 於基底之隔離材料形成應變之彡補式金氧半電晶體，其中 該第一隔離材料係擇自於氧化锆、塊滑石、氧化鋁、碳化 矽和氮化矽所組成之族群。
7·如申請專利範圍第1項所述之利用熱膨脹係數不同 於基底之隔離材料形成應變之立補式金氧半電晶體，其中 該第二隔離材料係擇自於氧化错、塊滑石、氧化鋁、碳化 矽和氮化矽所組成之族群。 8· 於基底 該第三 9· 於基底 該第四 10 於基底 該第五 11 應變之 如申請專利範圍第1項所述之利用熱膨脹係數不同 之隔離材料形成應變之互補式金氧半電晶體，其^ 隔離材料係由氧化石夕所組成。 如申睛專利範圍第1項所述之利用熱膨脹係數不同 之隔離材料形成應變之互補式金氧半苴 隔離材料係由氧化矽所組成。
•如/明專利範圍第1項所述之利用熱膨脹係數不戸 :::材料形成應變之互補式金氧半電晶體，其4 隔離材料係由氧化矽所組成。 ·$、±種/>]2用熱膨脹係數不同於基底之隔離材料形成 互補式金氧半電晶體，包括：
0503-8134TWFl(Nl).ptc 第22頁 1228827 _案號92125700 A 月曰_ 六、申請專利範圍 一基底，該基底具有一第一及一第二主動區； 一NMOS電晶體及一PMOS電晶體，其閘極分別以一第一 方向及一第二方向設置於該第〆及該第二主動區中；以及 第一、第二、第三、第四及第五隔離材料，該第一及 該第二隔離材料平行設置於該第一及該第二主動區之一相 對邊且該第二、該第四及該第五隔離材料平行設置於該第 一及該第^一主動區之另一相對邊’以構成一隔離區，其中 該第一及該第二隔離材料之膨脹係數小於該基底之膨脹係 數’且該第三、該第四及該第五隔離材料之膨脹係數大於 該基底之膨脹係數。 1 2.如申請專利範圍第丨丨項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之互補式金氧半電晶體，其 中該第一方向相同於該第二方向且大體垂直該第一及該第 二隔離材料，使該NM0S電晶體及該pM〇s電晶體之通道方向 大體平行該第一及該第二隔離材料。 1 3 ·如申請專利範圍第i i項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之互補式金氧半電晶體，豆 ^該第一方向大體垂直該第一及該第二隔離材料，且該^ : = 體平仃該第一及該第二隔離材料，使該NM0S電晶 = 向大體平行該第一及該第二隔離材料，且該 p:s電曰曰體之通道方向大體垂直該第一及該第二隔離材
1228827 ------裝號 92125700 $ 日 j 你 π：_ · 六、申請專職目 "" ' 〜— 中該隔離區係一淺溝槽隔離區。 • 1 5·如申請專利範圍第丨丨項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之立補式金氧半電晶體，其 中該基底為石夕基底。 一 16·如申請專利範圍第11項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之立補式金氧半電晶體，其 中該第一隔離材料係由氧化矽所組成。 1 7.如申請專利範圍第丨丨項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之互補式金氧半電晶體，其 中該第二隔離材料係由氧化石夕所組成。 _ 1 8·如申請專利範圍第11項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之互補式金氧半電晶體，其 中該第二隔離材料係擇自於氧化锆、塊滑石、氧化鋁、碳 化矽和氮化矽所組成之族群。 一 19 ·如申請專利範圍第11項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之互補式金氧半電晶體，其 中該第四隔離材料係擇自於氧化锆、塊滑石、氧化鋁、碳 化矽和氮化矽所組成之族群。 2 0 ·如申叫專利範圍第11項所述之利用熱膨脹係數不 同於基底之隔離材料形成應變之互補式金氧半電晶體，其 中該第五隔離材料係擇自於氧化锆、塊滑石、 化石夕和氮化矽所組成之族群。 氧化紹反 21. —種利用熱膨脹係數不同於基底之隔離材料形成 雙轴應變之雙極接面電晶體，包括：
0503-8134TWFl(Nl).ptc 第24頁 1228827 --— 案號 9212B700___年月日__修正___# 六、申請專利範圍 一基底，該基底具有一主動區； 一垂直式pnp雙極接面電晶體，設置於該主動區中； 以及 一隔離材料，環繞設置於該主動區周圍以構成一隔離 區’其中該隔離材料之膨脹係數大於該基底。 22·如申請專利範圍第2 1項所述之利用熱膨脹係數不 同於基底之隔離材料形成雙軸應變之雙極接面電晶體，其 中該隔離區係一淺溝槽隔離區。 一 23·如申請專利範圍第2 1項所述之利用熱膨脹係數不 同於基底之隔離材料形成雙軸應變之雙極接面電晶體，其 中該基底為矽基底。 一 24·如申請專利範圍第21項所述之利用熱膨脹係數不 同於基底之隔離材料形成雙軸應變之雙極操面電晶體，其 中該隔離材料係擇自於氧化銼、塊滑石、氧化鋁、碳化矽 和氮化矽所組成之族群。 2 5·種利用熱膨脹係數不同於基底之隔離材料形成 雙轴應變之雙極接面電晶體，包括： 一基底，該基底具有一主動區； -垂直式雙極接面電晶體，言史置於該主動區中；以及 :隔離材料，環繞設置於該主動區周圍以構成一隔離 ，、中該隔離材料之膨脹係數小於該基底。 η於m請Λ利範圍第25項所述之利用熱膨服係數不 料形成雙軸應變之雙極接面電晶體，其 中該隔離&係一淺溝槽隔離區。
0503-8134TWFl(Nl).ptc 第26頁
TW092125700A 2003-05-23 2003-09-18 Strained transistor formed by isolation material having different thermal coefficient with the substrate TWI228827B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/444,874 US7081395B2 (en) 2003-05-23 2003-05-23 Silicon strain engineering accomplished via use of specific shallow trench isolation fill materials

Publications (2)

Publication Number Publication Date
TW200427085A TW200427085A (en) 2004-12-01
TWI228827B true TWI228827B (en) 2005-03-01

Family

ID=33450773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125700A TWI228827B (en) 2003-05-23 2003-09-18 Strained transistor formed by isolation material having different thermal coefficient with the substrate

Country Status (2)

Country Link
US (1) US7081395B2 (zh)
TW (1) TWI228827B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US7220656B2 (en) * 2003-04-29 2007-05-22 Micron Technology, Inc. Strained semiconductor by wafer bonding with misorientation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US8158488B2 (en) 2004-08-31 2012-04-17 Micron Technology, Inc. Method of increasing deposition rate of silicon dioxide on a catalyst
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7262484B2 (en) * 2005-05-09 2007-08-28 International Business Machines Corporation Structure and method for performance improvement in vertical bipolar transistors
US7488670B2 (en) * 2005-07-13 2009-02-10 Infineon Technologies Ag Direct channel stress
US20070023795A1 (en) * 2005-07-15 2007-02-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
WO2007035660A1 (en) * 2005-09-20 2007-03-29 Applied Materials, Inc. Method to form a device on a soi substrate
KR100977487B1 (ko) * 2005-12-19 2010-08-23 후지쯔 가부시끼가이샤 반도체 장치 및 그 반도체 장치의 제조 방법
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US8294224B2 (en) * 2006-04-06 2012-10-23 Micron Technology, Inc. Devices and methods to improve carrier mobility
US20070281432A1 (en) * 2006-05-30 2007-12-06 Matthias Goldbach Transistor and method of providing interlocking strained silicon on a silicon substrate
US7485544B2 (en) * 2006-08-02 2009-02-03 Micron Technology, Inc. Strained semiconductor, devices and systems and methods of formation
US7968960B2 (en) * 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US7466008B2 (en) * 2007-03-13 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. BiCMOS performance enhancement by mechanical uniaxial strain and methods of manufacture
JP2008262954A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 半導体装置
US7745847B2 (en) * 2007-08-09 2010-06-29 United Microelectronics Corp. Metal oxide semiconductor transistor
JP2009123890A (ja) * 2007-11-14 2009-06-04 Sharp Corp 半導体装置及びその製造方法
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8390079B2 (en) 2010-10-28 2013-03-05 International Business Machines Corporation Sealed air gap for semiconductor chip
CN102456576B (zh) * 2010-10-29 2015-07-22 中国科学院微电子研究所 应力隔离沟槽半导体器件及其形成方法
US20120199886A1 (en) * 2011-02-03 2012-08-09 International Business Machines Corporation Sealed air gap for semiconductor chip
US10056395B2 (en) * 2016-03-29 2018-08-21 Macronix International Co., Ltd. Method of improving localized wafer shape changes
US9882051B1 (en) 2016-09-15 2018-01-30 Qualcomm Incorporated Fin field effect transistors (FETs) (FinFETs) employing dielectric material layers to apply stress to channel regions
WO2020127041A1 (en) * 2018-12-21 2020-06-25 Abb Power Grids Switzerland Ag Silicon carbide power device with mos structure and stressor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258210B2 (ja) * 1995-08-31 2002-02-18 株式会社東芝 埋込素子分離基板およびその製造方法
US5773329A (en) 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing
KR100230431B1 (ko) 1997-07-25 1999-11-15 윤종용 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
US6297128B1 (en) 1999-01-29 2001-10-02 Vantis Corporation Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
JP2000243854A (ja) 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
KR100382728B1 (ko) * 2000-12-09 2003-05-09 삼성전자주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100346845B1 (ko) * 2000-12-16 2002-08-03 삼성전자 주식회사 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
US6653200B2 (en) * 2001-01-26 2003-11-25 Applied Materials, Inc. Trench fill process for reducing stress in shallow trench isolation
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US6680240B1 (en) * 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US6717216B1 (en) * 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture

Also Published As

Publication number Publication date
TW200427085A (en) 2004-12-01
US20040232513A1 (en) 2004-11-25
US7081395B2 (en) 2006-07-25

Similar Documents

Publication Publication Date Title
TWI228827B (en) Strained transistor formed by isolation material having different thermal coefficient with the substrate
JP4239203B2 (ja) 半導体装置とその製造方法
US8008751B2 (en) Semiconductor device and manufacturing method thereof
TWI285951B (en) Complementary field-effect transistors and methods of manufacture
TWI228754B (en) Semiconductor device and fabrication method thereof
TWI374541B (en) Strained transistor with optimized drive current and method of forming
US7566606B2 (en) Methods of fabricating semiconductor devices having strained dual channel layers
TWI225283B (en) Strained semiconductor on insulator substrate and method of forming the same
JP4318093B2 (ja) 歪シリコン・オン・インシュレータ構造の製造方法
TWI323944B (en) Semiconductor device and fabrication method thereof
JP2017147458A (ja) 集積回路のトランジスタ構造
US20060118880A1 (en) Semiconductor device including field-effect transistor
US20070023795A1 (en) Semiconductor device and method of fabricating the same
CN1503372A (zh) 具有多重闸极及应变的通道层的晶体管及其制造方法
JP2013534052A (ja) 埋め込みストレッサ要素を含む半導体構造およびその製造方法
JP2009043916A (ja) 半導体装置及びその製造方法
JP2002270826A (ja) 半導体装置
US8338895B2 (en) Semiconductor device and method of manufacturing the same
US8975702B2 (en) Semiconductor device and method of manufacturing the same
JPH11163343A (ja) 半導体装置およびその製造方法
US7238567B2 (en) System and method for integrating low schottky barrier metal source/drain
KR100738458B1 (ko) 반도체 기판, 그 제조 방법 및 그 제조 장치
Mooney Improved CMOS performance via enhanced carrier mobility
TW560007B (en) CMOS device and its manufacturing method
JP2005216985A (ja) 半導体装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent