TWI226547B - Bus system and bus interface for connection to a bus - Google Patents

Description

1226547 ⑴

(發明說明應敘明··發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 本發明係關於一種匯流排系統，其包括一第一基台以及 一第二基台，以匯流排耦合傳輸訊息，該匯流排係設計成 依照協定進行作業，其中該第一基台會以預設的順序定期 地傳送訊息給第二基台。 本發明亦關於一種匯流排介面，其包括一匯流排連接線 ;一輸入，用以從可中斷的處理器接收複數個訊息特性序 列；以及一中斷輸出，用以將該中斷信號傳送給該處理器。 此種匯流排系統發表於USB的規格中。USB規格係由

Compaq Computer Corporation、Hewlett-Packard Company 、Intel Corporation、Lucent Technologies Inc、Microsoft Corporation、NEC Corporation 以及 Koninklijke Philips Electronics N.V·等公司共同公佈的一種標準。為暸解本發 明，下面將敘述與其相關的USB的各項觀點。從USB規格 2.0版中可獲取到與USB相關的進一步背景資訊，以引用的 方式將其併入本文中。 USB是一種標準匯流排，其係設計成在個人電腦及各種 週邊（例如，網路攝影機、印表機、掃描機、麥克風及鍵盤） 之間支援資料交換。因此，USB可取代現有的介面，例如 RS-232序列埠、並列埠以及PS/2介面。USB更進一步則是 朝匯流排系統發展（例如USB On-The-Go (USB 0TG))，在 此系統中可以另外的裝置取代個人電腦。舉例來說，此類 裝置可能是數位相機、攝影機、個人數位助理或行動電話。 1226547

(2) 在USB系統之類的匯流排系統中，電子匯流排基台係透 過匯流排相互連接。通常匯流排基台都包括一處理器或計 算系統，用以處理或產生資料，並且控制資料的流動。USB 基台可界疋成主機（例如個人電腦）及裝置（週邊）^ 一般來說 ’在USB系統中只會有一部主機。主機端的USB介面亦稱 為主機控制器。該主機控制器可以硬體、韌體或軟體的方 式來實現。USB裝置可界定成指揮中心，其可提供額外的 連接點或功能，因而可賦予系統處理能力。該些裝置可透 過梯式星狀拓撲連接至該主機。指揮中心會指示連接或移 除USB裝置。該主機會判斷新連接的USB裝置是一指揮中 〜或疋一項功旎，並且分配一唯一的USB位址給該USB裝 置。所有的USB裝置都可以唯一的usb位址進行存取。每 個裝置另外還支援一個或多個結束點，主機可與其進行通 訊。其餘的說明將限制於界定為功能的USB裝置中。 USB係一被輪詢的匯流排。該主機控制器會啟動所有的 資料傳輸。大部份的匯流排交易都可傳輸高達三個封包。 δ主機控制器依照排程傳送一用以描述交易的類型及方向 、USB裝置的位址以及結束點編號的uSB封包時，便會開 始執行每項交易。此封包稱為「符記封包」。被定址的USB 裝置可藉由解碼正確的位址欄以選擇本身。在特定的交易 中’資料可從該主機傳輸至一裝置，或是從一裝置傳輸至 該主機。在符記封包中會規定資料傳輸的方向。接著，交 易源便會傳送資料封包或是表示並無資料傳輸◊一般來說 ’目的地可依照表不該傳輸是否成功的交握封包進行響應。 (3) (3)1226547 USB架構包括二種基本的資料傳輸類型：（丨）等時傳輸. 在主機及裝置之間進行週期性、連續通訊，其通常使用4於 與時間相關的資訊中，其會佔用具有事先約定之等待時間 的事先約定數量的USB頻寬；（2)中斷傳輸：低頻、有限^ 的等待時間通訊，其通常使用於非同步的資料中，例如字 元或具有人類可察覺之響應座標或回授響應特徵；以及（3) 整體傳輸：非週期性、大型封包的叢發通訊，其通常使用 於能夠使用任何可用頻寬並且亦能夠延遲直到有頻寬可用 為止的資料中。 产通常兩種匯流排基台（主機及裝置）都包括一處理器或計 算系統，用以處理或產生資料、控制資料的流動或是兩者 並行。在上述的USB系統最直接的實現方式中，其一方 可能會在該處理器與該主機的匯流排介面之間進^通訊= 造成嚴重的通訊時序問題，另一方面亦會在該主機的匯流 排介面與一裝置之間造成嚴重的通訊時序問題。在等 輸的類型中尤其嚴重。在該些傳輸中，包含即時的資料， 該主機會定期地傳送符記封包給一USB裝置，每個符記封 包之後，便會從該主機傳輸一資料封包給該Usb裝置，或 反向進行。因為該資料的即時性，該主機的處理器及該= 機的匯流排介面之間的通訊必須與該主機的匯流排介S及 該USB裝置之間的通訊一致，否則便會遺失資料。 美國專利案號6，145,045發表一種此問題的部份解決方 ，其重點在於解決非等時傳輸期間USB裝置内的通訊時^ 問題。該專利案發表一種匯流排基台，其包括—匯流排介 (4) (4)1226547

面、一處理器、一第一緩衝器以及一第二缓衝器。在第一 (微）訊框令，該處理器會與該第一緩衝器進行通訊（例如， 讀取或寫入資料），同時，該匯流排會與該第二緩衝器及該 第一基台進行通訊，用以從該第二緩衝器傳送資料至該第 二基台’或是將從該第二基台所接收到的資料寫入該第二 緩衝器。在第一（微）訊框之後的第二（微）訊框中，該處理器 會與該第二緩衝器進行通訊（例如，讀取或寫入資料），同 時，該匯流排會與該第一緩衝器及該第一基台進行通訊， 用以從該第二緩衝器傳送資料至該第二基台，或是將從該 第一基口所接收到的資料寫入該第一緩衝器。通常該匯流 排介面會中斷該處理器，通知其應該將新的資訊寫入其中 一個緩衝器，或是從其中一個緩衝器讀取資訊。 對-般的USB系統以及特殊的聰統來說，匯流 排基口（例如主機）中的匯流排介面較佳的係應該與各種的 處理窃及δ十异系統共同作業。然而，大部份的處理器雖然 適合’卻具有非常長的中斷響應時間，如果作為匯流排基 台（例如主機）中的虚踩哭 们處理的話，便可能導致資料遺失或毀 損。 發明概要 本發明的目的之一 #县4&山上 使疋七鬲處理器與匯流排系統（其包 括一第一基台以及一第-且^、 _ 基台）之第一基台内的匯流排介 面之間的通訊時序的彈性。 為達此目的，本發^明挺讲 敌供一種如開頭段落所界定的匯流 拂系統’其特徵為： -10- 1226547 (5) •該第一基台包括一可中斷的處理器、一包含緩衝器的記 憶體元件以及一匯流排介面， 其中該可中斷的處理器能夠操作以產生複數個訊息特 性序列； •其中，該可中斷的處理器能夠進一步地操作用以從該複 數個訊心特性序列中送出—第一訊息特性序列給該緩衝器 ，並且在從該匯流排介面接收到中斷信號時，便會從該複 數個訊息特性序列中送出一第二訊息特性序列； 其中，該緩衝器的儲存容量可由該處理器來調整，並且 可匹配以儲存該訊息特性的該第一序列以及該訊息特性的 該第二序列；以及 其中’該匯流排介面能夠操作用以從該緩衝器中擷取該 第-訊息特性序列，以便從該訊息特性中產生該訊息特性 的第一序列，將該訊息的該第一序列傳送給該第二基台， 以及將該中斷信號傳送給該處理器。 在作業中，該第一基台内的處理器必須以即時的方式提 供資訊給該第二基台。為達此㈣，該處理器必須提供該 訊息特性給該匯流排介面。該匯流排介面會從該訊息特性 中產生訊息，並且傳送給該第二基台。 在慣用的方法中，該匯流排介面應該傳送該第一訊息特 性給該匯流排介面或是與該匯流排介面相關的緩衝器。必 要時，該匯流排介面可從該緩衝器中擷取該第一訊息特性 ，從該第一訊息特性中產生一第一訊息，將該第一訊息傳 送給該第二基台。當該匯流排介面需要第二訊息特性時， 1226547

其便會傳送中斷信號給該處理器。之後，該處理器將會響 應以傳送該第二訊息特性給該緩衝器或該匯流排介面。最 — 後’必要時’該匯流排介面可從該缓衝器中擷取該第二訊 息特性’從該第二訊息特性中產生一第二訊息，將該第二 訊息傳送給該第 二基台。 如果在傳送該中斷信號給該處理器以及傳送該第二訊息 特性之間的等待時間非常長的話，換言之，如果該處理器 的中斷響應時間非常長，那麼該等待時間將會使得該第二 · 訊息特性抵達該匯流排介面的時間太晚，造成資料遺失或 毁損。否則’此類處理器非常適合使用於該匯流排系統中 °因此’慣用的方法因為對中斷響應時間有嚴格的條件限 制，所以會侷限處理器的選擇。 當從該匯流排介面接收到中斷信號時，藉由讓該處理器 能夠事先發出一訊息特性序列而非僅發出單訊息的訊息特 性，該處理器便具有足夠的時間能夠響應，並且可避免產 生長中斷響應時間的缺點。藉由讓該處理器將該緩衝器的 儲存容量調整成其需要的容量，該緩衝器介面便能夠與各 種的處理器共同作業’並且可確保所選擇的該緩衝器的儲 · 存容量不會過大。因此，可能的話，便可產生一具有小型 儲存容量的緩衝器，用以儲存短訊息特性序列或是僅儲存 該些訊息中其中一個的訊息特性；以及必要時，便可產生 一具有大型儲存容量的緩衝器，用以儲存較長的訊息特性 序列。其可提南該處理器與該匯流排系統之該第一基台内 · 的該匯流排介面之間的通訊時序的彈性0 . -12- 1226547

⑺ 其中一種實例疋，該處理器可能具有與抵達該第二基台 的資料品質相關的資訊，舉例來說，包括所偵測到的錯誤 數量。如果該品質滑落至某種程度以下，該處理器便可能 會決定提咼該缓衝器的健存容量。再者，如果僅需要小型 儲存容量的緩衝器的冑，便可將更多#空間分配給該記憶 體元件内的其它緩衝器作為其它用途。 根據本發明的匯流排系統的其中一種具體實施例，其特 徵為： 八 -該記憶體元件包括-第—緩衝器，用以储存該第一訊息 特性序列；以及-第二緩衝器，用以儲存該第二訊息特性 序列；以及 -該匯流排介面能夠操作用以從該第_緩衝器中摘取該第 -訊息特性序列，同時該處理器會發出該第二訊息特性序 列給該第二緩衝器。 在此具體實施例的作業中，在該處理器（透過該匯流排介 面）與該第二基台之間的通訊中，並沒有直接的串鏈。該第 -訊息特性序列係根據該處理器及該第一緩衝器之間的鏈 路的時序傳送至該第-缓衝器 列便會根據該處理器及該第二緩衝器之間的鏈路的時序傳 送至該第二緩衝器。同時，該緩衝器會定期地傳送由健存 在該第-緩衝器中之第一訊息特性序列所產生的訊息給該 第二基台。該處理器及該第二緩衝器之間的鏈路的時序唯 -的限制就是，必須在該匯流排介面從該第二訊息特性序 列中摘取訊息特性所需要的時間之前，完成傳輸該第二訊 -13- 1226547 ⑻ 息特性序列。 根據本發明的匯流排系統的進_步具體實施例，其特徵 為.該訊息特性包括時序資訊，以及(適當的話)酬載。依 照此方式，便可提高該匯户M入 门^匯机排介面不必介入該處理器便能 夠決定該些訊息的正確時序的能力。再者，在該訊息特性 中包含該酬載(其可能包括即時資料），可簡化該處理器及 該匯流排介面之間的通訊，因為兩者之間不再需要額外的 通訊鏈路來供應該酬載。再者，該匯流排介面不再需要額 外的處理來分配正確的即時資料給該正確的訊息。 根據本發明的匯流排系統之進-步具體實施例，其特徵 為： -該匯流排介面能夠操作用以從該第二基台定期地接收具 有資料項目的訊息； -該匯流排介面能夠進一步地操作用以從該所接收到的訊 息中擷取該資料項目；從該所接收到的訊息、中擷取時序資 訊；將該時序資訊與儲存在該緩衝器中該第一訊息特性序 列的該訊息特性中的時序資訊作比較；如果該擷取的時序 資訊與儲存在該緩衝器中該第一訊息特性序列的該訊息特 性中的時序資訊匹配的話，便將該擷取的時序資訊加入該 酬載中；以及 -當從該匯流排介面接收進一步的中斷信號時，該處理器 便能夠操作用以從儲存在該緩衝器中該第一訊息特性序列 的該訊息特性中摘取該酬載。 當該處理器需要該第二基台的即時資料時，此具體實施 -14- (9) 1226547

例便可簡化該處理器與該匯流排介面之間的通訊。在此情 形中，該處理器較佳的係、發出不含實際酬載的訊息特性^ 列。不過，如果該訊息特性不包括酬載的肖，便：須將該 訊息特性序列儲存在該緩衝器内。依照此方式，便會保留 空間以便將酬載加入該訊息特性中。該匯流排介面；加入 該酬載。該匯流排介面會從該所接收的訊息中擷取時序資 訊，並且將該擷取的時序資訊與該訊息特性中的該時序資 訊作比較。如果匹配的話，該匯流排介面便會在該訊息特 性中加入該擷取的資料項目當作酬載，接著，該處理^便 可擷取該訊息特性中的該酬載。較佳的係，從該匯流排介 面接收進一步的中斷信號之後，該處理器才會擷取該酬載 。因此，不需要額外的供應以幫助從該第二基台内傳輸即 時資料給該處理器。 根據本發明，如第二段所界定的匯流排介面其特徵為： 該匯机排介面包括一控制器、一包含緩衝器的記憶體元 件， •其中，該緩衝器的儲存容量可由該處理器來調整，並且 當該處理器透過該中斷輸出接收到中斷信號之後，其便可 匹配以儲存從該處理器所接收到的該複數個訊息特性序列 中該訊息特性的第一序列，以及從該處理器所接收到的該 複數個訊息特性序列中該訊息特性的第二序列； •其中’該控制器能夠操作用以從該緩衝器中擷取該第一 訊息特性序列，從該訊息特性的該第一序列中產生一第一 訊息特性序列，將該第一訊息特性序列傳送給該匯流排的 -15- (10) 1226547

該連接線，以及將該中斷信號傳送給該處理器。 ’其特 根據本發明的匯流排介面的其中一種具體實施例 徵為 -該匯流排介面包括一額外的緩衝器； -該額外的緩衝器能夠操作以從該處理器接收儲 制項目；以及 -該控制器能夠操作用以從該額外的緩衝器中揭取該健存 容量控制項目，並且能夠操作用以根據内含於該儲存容量 控制項目中的資訊調整該儲存容量。 · 此具體實施例可簡化該處理器及該匯流排介面之間的通 訊。該處理器會讓該匯流排介面知道其所需要的儲存容量 。該匯流排介面會負責實際調整該儲存容量。舉例來說， 如果該處理器偵測到抵達該第二基台的即時資料品質已經 滑落至某種程度以下的話，甚至可在作業期間進行此項調 參考下文中詳細說明的具體實施例即可明白本發 有觀點。 吓 圖式簡單說明 圖1所示的係USB規格2.0版中所規定的等時交易格式示 意圖； 》 圖2所示的係根據本發明之匯流排系統的方塊圖； 圖3 A所示的係資料傳輸交易的訊息示意圖； 圖3B所示的係資料傳輸交易的訊息示意圖； 圖4所示的係根據本發明之匯流排介面的方塊圖；以及 •16- 1226547

(π) 圖5所不的係控制器與該匯流排系統之第一基台内的處 理器之間的通訊方塊圖。 在該些圖式中，相同的部件標示著相同的符號。 發明詳細說明 圖1所示的係USB規格2.0版中所規定的等時交易袼式示 〜圖在USB中’所有的通訊都是由主機啟動。所有的usb 裝置都可以唯一的USB位址進行存取。每個裝置另外還支 援個或夕個結束點，主機可與其進行通訊。 USB可支援功能性資料並且控制該usb主機與裝置 之門的父換。USB資料傳輸係發生於主機軟體與USB裝置 中一特殊的結束點之間。該刪架構包括三種基本的傳輸 -4時傳輸··等時或流動即時資料，其會佔用具有事先 定之等待時間的事先約定數量的USB頻寬； -中斷傳輸：非同步的互動資料，例如字元或具有人類 察覺之響應座標或回授響應特徵；以及

• f體傳輸··非同步的區塊傳輸資料，其係以大量及叢‘ =1的方式產生或消耗，並且具有非常大的動態範圍及/ 輸限制。 ^果沒有進行中的交易的話，USBs統係處於閒置模式 Λ 含資料傳輸的等時匯流排交易包括兩個階段：設 :=2及資料階段103。包含資料傳輸的等時匯流排交 =傳輸兩種不同的封包，例如符記封包⑽、1〇5及資料 封包106、107。等時夺层祐丁 + 易並不支援用以傳輸交握封包的狀 •17- 1226547

(12) 態相位或是重試功能。 等時交易可能係由IN傳輸或OUT傳輸所組成的。在IN傳 輸中，該USB主機會藉由傳送一 IN符記104開始進行交易。 當接收到該IN符記104時，USB裝置便會以資料封包106的 形式回傳資料。舉例來說，如果因為匯流排的錯誤，使得 該並未接收到該IN符記104或是遭到毁損時，該USB裝置便 不會回傳資料封包106。此種情況如線108所示。當完成IN 傳輸之後，該USB系統便會返回閒置模式101中。 在OUT傳輸中，該USB主機會藉由傳送一 OUT符記105開 始進行交易。隨後該USB主機將會以資料封包107的形式傳 送資料。當完成OUT傳輸之後，該USB系統便會返回閒置 模式101中。 圖2所示的係根據本發明之匯流排系統的方塊圖。匯流排 系統201包括一作為USB主機的第一基台202 ;以及作為 USB裝置的第一基台203、204。基台202、203、204會以連 接線205耦合。圖中詳細地顯示出第一基台202。其包括一 可中斷的處理器206及一匯流排介面207。該匯流排介面包 括一記憶體元件208，其包含第一緩衝器及第二緩衝器以及 一控制器209。記憶體元件208並不需要是該匯流排介面的 一部份。在替代的配置中，可將該記憶體元件208放置在該 第一基台202内部，但是在該匯流排介面的外面。處理器206 及控制器209都會存取該記憶體元件208内的第一及第二緩 衝器。該控制器會耦合至匯流排連接線205。再者，該控制 器209具有一連接至該處理器206的中斷連接線210。 1226547 uSB主機202以及USB裝置203、204之間的等時通訊係由 第一缓衝器及第二緩衝器中的雙重資料緩衝來支援。在該 等時通訊中，資料會定期地（每個（微）訊框）從該USB主機傳 送至該USB裝置203、204或反向進行。下面的實例中將圖 解此情形，其中等時資料係從該USB主機2〇2傳輸至該USB 裝置 203、204。 在第一N個（微）訊框間隔中，處理器2〇6會將第一N個訊息 序列的訊息特性寫入第一緩衝器中。該些訊息特性包括 USB訊框編號及該些訊息的酬載。在第一間隔之後的第二n 個（微）訊框間隔中，控制器209會從該第一緩衝器中擷取該 些訊息特性，並且傳送第一 ；^個等時訊息序列。在同一個 間隔中，經由該控制器209透過中斷輸出210所傳送的中斷 信號觸發之後，該處理器206便會將第二N個訊息序列的訊 息特性寫入第二緩衝器中。在第二間隔之後的第三N個（微） 訊框間隔中，控制器209會從該第二緩衝器中擷取該些訊息 特性’並且傳送第二N個等時訊息序列。在同一個間隔中 ，經由該控制器209透過中斷輸出210所傳送的中斷信號觸 發之後’該處理器206便會將第三N個訊息序列的訊息特性 寫入第一緩衝器中。在進一步的間隔中，會繼續進行該項 過程，每一次該控制器209都會從其中一個緩衝器中擷取該 處理器206於前一個間隔中所寫入的n個訊息特性序列；同 時經由該控制器209透過中斷輸出210所傳送的中斷信號觸 發之後’該處理器206便會將新的N個訊息特性序列寫入另 一個緩衝器中。 1226547

每個間隔的時間長度N係由處理器206來調整。為達此目 的，該處理器206必須將包含時間長度N的控制項目寫入第 三資料缓衝器中。此資料缓衝器可能是記憶體元件2〇8的一 部份，或可能是控制器209内的暫存器。配合儲存在該第三 資料缓衝器中的時間長度N，該控制器209會調整第一緩衝 裔及第二緩衝器的儲存容量，使其能夠剛好儲存N個訊氣 特性。該€憶體元件208中任何剩餘的記憶體空間則可作為 其它用途。 4' 舉例來說，如果寫入該控制項目的N值為4的話，那麼該 處理器206便必須將4個訊息特性序列（包含訊框編號及酬 載）寫入第一緩衝器或第二緩衝器中。該處理器2〇6具有4亳 秒的時間可響應經由該控制器21〇透過中斷輸出21〇所傳送 的中斷信號，並且寫入該4個訊息特性序列。在同一個間隔 中，該控制器便會從該處理器2〇6所寫入的前一個訊息特性 序列中產生4個等時訊息，且傳送給另一個緩衝器。 依照此方式，便可瞭解該控制器2〇9可能會與各種的處理 器206共同作業。對具有非常長的中斷響應時間的處理器來 說，N值將會非常大。對具有較短的中斷響應時間的處理 器來說，N值則會比較小。n的最小值等於1。 圖3A所示的係資料傳輸交易的訊息示意圖。該訊息示意 圖係針對圖2之系統作業中由out傳輸所構成的等時交易 。時間t會從上至下遞增。處理器2〇6及記憶體元件2〇8内的 第一緩衝器之間的資訊交換係由第一直線3〇1及第二直線 302之間的箭頭來表示。處理器2〇6及記憶體元件2〇8内的第 -20- 1226547

(15) 二缓衝器之間的資訊交換係由第一直線301及第三直線3〇3 之間的箭頭來表示。處理器206及匯流排介面207之間的資 訊交換係由第一直線301及第四直線304之間的箭頭來表示 ^ s己憶體元件2 0 8的第一緩衝器及匯流排介面2 0 7之間的資 訊交換係由第二直線3 02及第四直線3 04之間的箭頭來表示 。記憶體元件208的第二緩衝器及匯流排介面207之間的資 訊交換係由第三直線303及第四直線304之間的箭頭來表示 。匯流排介面207及第二基台203、204之間的資訊交換係由 第四直線304及第五直線305之間的箭頭來表示。 在第一時間期間306中，處理器206會將第一訊息特性序 列以第一寫入動作309寫入第一缓衝器中。該第一訊息特性 序列包括兩個等時USB傳輸的特性。接著，該匯流排介面 207便會傳送中斷信號31〇給該處理器2〇6。 在第二時間期間3〇7中，該匯流排介面2〇7會從儲存於該 第一缓衝器的第一訊息特性序列中擷取第一等時USB傳輸 的特性31卜接著，在第一 uSB(微）訊框中，該匯流排介面 207便會將OUT符記3 12傳送給第二基台2〇3、2〇4。在該〇υτ 符圯之後便疋 > 料封包3 13。接著，該匯流排介面π?便會 從儲存於該第-緩衝器的第_訊息特性序列中擷取第二等 時USB傳輸的特性314。在第二刪（微）訊框中，該匯流排 介面207會將第二_符記315傳送給第二基台2〇3、2〇4。 後面便疋第一貝料封包316。在此同時，響應中斷信號Η。 該處理器206便會將第二訊息特性序列以第二寫入動作 317寫入第二緩衝器中。此第二訊息特性序歹丨！包括兩個等時 -21 - 1226547 (16) USB傳輸的特性。當傳送該第二資料封包316之後，該匯流 排介面207便會傳送第二中斷信號318給該處理器206。 在第三時間期間308中，該匯流排介面207會從儲存於該 第二緩衝器的第二訊息特性序列中擷取第三等時USB傳輸 的特性319。接著，在第三USB(微）訊框中，該匯流排介面 207便會將第三OUT符記320傳送給第二基台203、204。在 該OUT符記之後便是第三資料封包32卜接著，該匯流排介 面207便會從儲存於該第二緩衝器的第二訊息特性序列中 擷取第四等時USB傳輸的特性322。在第四USB(微）訊框中 ，該匯流排介面207會將第四OUT符記323傳送給第二基台 203、204。後面便是第四資料封包324。在此同時，響應第 二中斷信號3 1 8，該處理器206便會將第三訊息特性序列以 第三寫入動作326寫入第一緩衝器中。此第三訊息特性序列 包括兩個等時USB傳輸的特性。當傳送該第二資料封包316 之後，該匯流排介面207便會傳送第三中斷信號328給該處 理器206。 寫入該第一緩衝器及該第二緩衝器的訊息特性包括以該 USB(微）訊框編號表示的時序資訊及酬載，應該在該訊框中 的即時資料部份則係以該（微）訊框編號的表示。因此，不 需要向該處理器206要求進一步的動作，該匯流排介面207 便能夠執行該向傳輸，用以提供該即時資料。依照此方式 便可簡化該處理器206及該匯流排介面207之間的通訊，因 為兩者之間不再需要額外的通訊鏈路來供應該即時資料。 再者，該匯流排介面不再需要額外的處理來分配正確的即 1226547

(17) 時資料給該正確的等時USB傳輸。 應該清楚的係，圖3 A以及上述的通訊僅係示範性的實例 ，用以闡明該匯流排系統的功能，而且該匯流排系統的功 能既不受限於圖中的通訊方式，亦不受限於圖中的顯示順 序。 圖3B所示的係資料傳輸交易的訊息示意圖。該訊息示意 圖係針對圖2之系統作業中由IN傳輸所構成的等時交易。時 間t會從上至下遞增。處理器206及記憶體元件2〇8内的第一 緩衝器之間的資訊交換係由第一直線301及第二直線3〇2之 間的箭頭來表示。處理器206及記憶體元件208内的第二緩 衝器之間的資訊交換係由第一直線3〇 1及第三直線3〇3之間 的箭頭來表示。處理器206及匯流排介面207之間的資訊交 換係由第一直線301及第四直線304之間的箭頭來表示。記 憶體元件208的第一緩衝器及匯流排介面2〇7之間的資訊交 換係由第二直線302及第四直線304之間的箭頭來表示。記 憶體元件208的第二緩衝器及匯流排介面2〇7之間的資訊交 換係由第二直線303及第四直線304之間的箭頭來表示。匯 流排介面207及第二基台203、204之間的資訊交換係由苐四 直線304及第五直線305之間的箭頭來表示。 在第一時間期間329中，處理器206會將第一 列以第-寫入動作332寫入第一緩衝器中。該第；= 序列包括兩個等時USB傳輸的特性。接著，該匯流排介面 207便會傳送中斷信號333給該處理器2〇6。 在第二時間期間330中，該S流排介面207會從儲存於該 -23- 1226547

(18) 第一緩衝器的第一訊息特性序列中擷取第一等時USB傳輸 的特性334。接著，在第一 USB(微）訊框中，該匯流排介面 207便會將IN符記335傳送給第二基台203、204。被定址的 USB裝置會傳送資料封包336以響應該IN符記335。在該匯 流排介面207的第一寫入動作337中，會將該資料封包336 内的資料當作酬載加入儲存於該第一緩衝器中的第一訊息 特性序列的第一訊息特性中。接著，該匯流排介面207便會 從儲存於該第一緩衝器的第一訊息特性序列中擷取第二等 時USB傳輸的特性338。接著，在第二USB(微）訊框中，該 匯流排介面207便會將IN符記3 39傳送給第二基台203、204 。被定址的USB裝置會傳送資料封包340以響應該IN符記 339。在該匯流排介面207的第二寫入動作341中，會將該資 料封包340内的資料當作酬載加入儲存於該第一緩衝器中 的第一訊息特性序列的第二訊息特性中。該匯流排介面207 現在便會傳送第二中斷信號343給該處理器206。在此同時 ，響應中斷信號333，該處理器206便會將第二訊息特性序 列以第二寫入動作342寫入第二緩衝器中。此第二訊息特性 序列包括兩個等時USB傳輸的特性。 在第三時間期間331中，該匯流排介面207會從儲存於該 第二緩衝器的第二訊息特性序列中擷取第三等時USB傳輸 的特性344。接著，在第三USB(微）訊框中，該匯流排介面 207便會將IN符記345傳送給第二基台203、204。被定址的 USB裝置會傳送資料封包346以響應該IN符記345。在該匯 流排介面207的第三寫入動作347中，會將該資料封包346 -24- 1226547

(19) 内的資料當作酬載加入儲存於該第二缓衝器中的第二訊息 特性序列的第一訊息特性中。接著，該匯流排介面207便會 從儲存於該第二緩衝器的第二訊息特性序列中擷取第四等 時USB傳輸的特性348。接著，在第二USB(微）訊框中，該 匯流排介面207便會將IN符記349傳送給第二基台2〇3、2〇4 。被定址的USB裝置會傳送資料封包35〇以響應該IN符記 349。在該匯流排介面207的第四寫入動作351中，會將該資 料封包350内的資料當作酬載加入儲存於該第一緩衝器中 的第二訊息特性序列的第二訊息特性中。隨即，該匯流排 介面207便會傳送第二中斷信號354給該處理器2〇6。在此同 時，響應中斷信號333 ,該處理器2〇6便會以第一讀取動作 352讀取儲存於第一緩衝器中的第一訊息特性序列。該些訊 息特性目前已經包括由被定址的USB裝置所傳送的資料封 包336及340中的資料當作酬載。接著，該處理器2〇6便會將 第二訊息特性序列以第三寫入動作353寫入第一緩衝器中 。此第二訊息特性序列包括兩個等時USB傳輸的特性。 應該用邊的係，圖3B以及上述的通訊僅係示範性的實例 ，用以闡明該匯流排系統的功能，而且該匯流排系統的功 能既不受限於圖中的通訊方式，亦不受限於圖中的顯示順 序。 圖4所示的係根據本發明之匯流排介面的方塊圖。此圖中 的方塊圖所不的係匯流排介面積體電路之方塊圖。該匯流 排介面積體電路4〇1扮演兩種角色。其可能是作為USB裝置 的匯流排基台的一部份，亦可能是作為USB主機的匯流排 •25- 1226547

(20) 基台的一部份。這對於USB On-The-Go (OTG)裝置來說特 別有用。此類USB OTG裝置可能例如是數位相機、數位攝 影機、個人數位助理或示波器，其中的某些作業模式可透 過USB連接至大型的儲存裝置（例如硬碟機、光記錄器或固 態記錄器）、印表機或行動電話。在此作業模式中，該USB OTG裝置應該當作USB主機。在另一種作業模式中，該USB OTG可透過USB連接至個人電腦。在此作業模式中，該USB OTG裝置則應該當作USB裝置。該USB OTG裝置的匯流排 介面積體電路的作業模式可能是由軟體決定，並且由該 USB OTG裝置内的處理器來控制。 如果該USB OTG裝置係攜帶型的話，其最好是能夠包含 低功率模式，讓該匯流排介面積體電路能夠關閉某些功能 區塊，或是在低匯流排流量或沒有任何匯流排流量時以較 低的時脈速度進行作業。如果包含所謂的遠端喚醒特點， 由該USB OTG裝置的處理器來控制，重新喚回某些或所有 功能區塊，或是提高該匯流排介面積體電路的時脈速度， 便可增強此低功率模式。舉例來說，如果該處理器預期匯 流排流量會提高的話，便可啟動該項遠端喚醒特點。 該匯流排介面積體電路401包括一連接至處理器的連接 線402 ; —連接至USB的連接線403，此時該匯流排介面積 體電路401係當作USB主機；以及一連接至USB的連接線 404，此時該匯流排介面積體電路401係當作USB裝置。請 注意，在實際的作法中，連接線403及404可共用相同的I/O 終端，同時可利用一内部多工器負責該些匯流排信號的内 -26- 1226547

(21) 部傳遞。如果確定連接線403及404不會同時使用的話，此 種作法相當有利。 該匯流排介面積體電路401進一步包括一主機-裝置多工 器405、一時序區塊406、一主機介面407、一裝置介面408 、一主機控制器409、一裝置控制器41〇、一主機記憶體元 件41卜一裝置記憶體元件412、一主機傳收器413及一裝置 傳送器414。 主機-裝置多工器405會連接至具有處理器的連接線4〇2 。較佳的係’其可在該處理器的控制下，決定含該處理器 的匯流排介面積體電路4 01的内部通訊傳遞。如果該匯流排 介面積體電路401當作USB主機的話，主機-裝置多工器4〇5 便會透過主機介面407將主機控制器409連結至該處理器。 如果該匯流排介面積體電路401當作USB裝置的話，主機_ 裝置多工器便會透過裝置介面4〇8將裝置控制器41〇連結至 該處理器。主機控制器409可透過主機傳收器413存取匯流 排連接線403。裝置控制器410可透過裝置傳送器414存取匯 流排連接線404。 主機記憶體元件411能夠被主機控制器409存取，亦能夠 被該處理器透過主機-裝置多工器405來存取。舉例來說， 其可用以儲存該處理器所發出的要求特性，並且用以儲存 該主機控制器409與USB裝置之間的通訊結果。 裝置記憶體元件412能夠被裝置控制器41〇存取，亦能夠 被該處理器透過主機-裝置多工器405來存取。舉例來說， 其可將該處理器所產生欲傳送至USB主機的資料進行緩衝 •27- 1226547

(22) 處理β 為支援該匯流排介面積體電路與各種處理器之間的共同 作業’主機記憶體元件411及裝置記憶體元件412較佳的係 能夠以直接記憶體存取（DMA)模式及平行輸入·輸出模式 存取該處理器。 其優點是，能夠支援該處理器與該匯流排介面積體電路 4〇1内部的記憶體元件之間的數種通訊方式。因此對於處理 器的選擇性較大❶舉例來說，較精密的計算系統可支援 DMA作業。如果該匯流排介面亦支援dma作業的話，便可 進一步地降低該處理器通訊的經常性運算數量。相反地， 在較低階的匯流排基台中，該處理器便必須負責所有的通 訊，而得不到DMA控制器的支援。在此情形中，該匯流排 介面便必須以平行輸入-輸出模式支援其與該處理器之間 的資料交換。 雖然，上述的具體實施例係關於匯流排介面積體電路， 不過，熟習本技藝的人士將會瞭解亦可將該圖中不同的方 塊或方塊群具體實現於不同的積體電路及離散組件中。因 此’與該方塊圖所述之匯流排介面相關的替代具體實施例 可月b會包括可貫施各種方塊功能的複數個積體電路及離散 組件。 視該匯流排系統的需求而定，可有利地將該匯流排介面 以積體電路的方式實現《該積體電路中的功能整合性可降 低組件的數量並且佔用最小的面積，因此便可縮小包含該 匯流排介面的匯流排基台的實際尺寸。再者，以積體電路 1226547

的方式實現該匯流排介面亦可降低功率。 視該匯流排系統的需求而定，可有利地將該匯流排介面 以複數個積體電路及離散組件的方式實現，盡可能地使用 標準建立方塊。如此便可降低匯流排介面的成本價格。 圖5所示的係控制器與該匯流排系統之第一基台内的處 理器之間的通訊方塊圖。此方塊圖顯示出控制器2〇9、處理 器206、一第一緩衝器5〇卜一第二緩衝器5〇2及一第三緩衝 器503,用以儲存決定第一緩衝器5〇1及第二緩衝器5〇2之儲 存容量的控制項目。在該處理器206開始將訊息特性序列寫 入第一緩衝器501及第二緩衝器502之前，該處理器會將數 值N(每個序列所包含的訊息特性數量）寫入第三緩衝器5〇3 。該控制器209會從第三緩衝器中擷取出數值1^，並且藉以 調整第一緩衝器501及第二緩衝器502的儲存容量。 曰 在第一緩衝器501中，504代表的是一序列的第一訊息特 性的位置，505代表的是同一序列的第二訊息特性的位置， 而506代表的則是同一序列的最後一個（第1^個）訊息特性的 位置。507代表的是同一序列的其它訊息特性的位置。 在第二緩衝器502中，508代表的是第二序列的第一訊幸 特性的位置，509代表的是同一序列的第二訊息特性的位置 ，而510代表的則是同一序列的最後一個（第n個）訊息特性 的位置。511代表的是同一序列的其它訊息特性的位置。 該些訊息特性可分割成兩部份，傳輸描述符號或頭標5 12 以及酬載或資料513。在OUT傳輸中，酬載513應該内含於 欲從USB主機傳送至被定址的USB裝置的資料封包中。在 -29- 1226547

(24) IN傳輸中，酬載513的空間剛開始是空的，之後才會由被定 址的USB裝置所傳送的資料封包中的資料填滿。控制器2〇9 亦了使用傳輸描述符號儲存交易的結果。基於該路原因， 處理器206及控制器209都必須能夠對第一缓衝器5〇1及第 二緩衝器5 02進行讀取及寫入存取。 下面表格所示的係一種傳輸描述符號的格式。所示的格 式係由8個位元組所構成’分別是位元組〇、位元組1、、

位元組7。每個位元組則是由8個位元所構成，編號為〇 、…、Ί 〇 - 7 6 5 4 3 2 1 0 ^元組0 實際位元組（7:0) 位元組1 完成碼 活動 雙態 觸變 實際位元組 (9:8) 元組2 最大封包大小（7:0) 位元組3 結束點編號（3:0) 最終 速率 最大封包大 小（9:8) 元組4 總位元組（7:0) 位元組5 0 0 保 留 保 留 Dir·符記 (1：〇) 總位元組 (9:8) ^4元組6 1 裝甏位址 元組7 起始訊框編號（7:〇) _

下面表格係說明上表中各項參數的意義。 -30 - 1226547 (25)

參數名稱 長度 (位元） 意義說明 實際位元 組 10 被傳輸的位元組數量 完成碼 4 表示如何完成相關傳輸描述符號的 最後交易，包含錯誤情形 活動 1 表示是否應該執行交易 雙態觸變 1 用以產生或比較資料PID值。每當成 功地傳輸或接收一筆資料封包之後 便會更新 最大封包 大小 10 表示能夠傳送給相關的結束點或從 相關的結束點接收的單筆資料封包 中的最大位元組數量 保留 1 未使用 速率 1 表示相關的結束點的速率 總位元組 10 表示欲傳輸的位元組總數量 Dir.符記 2 表示該傳輸描述符號是否與IN傳輸 或OUT傳輸有關 裝置位址 7 表示應該定址的USB裝置的位址 起始訊框 編號 8 表示應該於何時傳送該等時封包

Claims (1)

1. 7月）

   12輪?期 號專利申請案 文申請專利範圍替換本(93年 圍 I、申請專利範 :種匯流排系，統，其包括1 一基 Μ匯流排耦合傳輪訊息，弟—基Q 行作業，其中該第一排係設計成依照協定:

   息給該第二基台，其；…預設的順序定期地傳送1 器、包含緩衝器一 以產生複數個訊 記

   -該第-基台包括-可中斷的處理 憶體元件以及一匯流排介面， '其中該可中斷的處理器能夠操作 特性序列； 、，、中該可中斷的處理器能一 -^ ^ ώ 幻運步地操作用以從Ρ 數個讯心特性序列中送出一第一· y Μ洽％ "。°孔心特性序列給謂 合"/°，亚在從該匯流排介面接收到+斷信號時，侵 ㈢從該複數個訊息特性序％巾 列； 寸旺斤幻r达出一第二訊息特性序 中該緩衝器的儲存容量可由該處理器來調整，並卫 ^以儲存該訊息特性的第_序列以及該訊息㈣ 的第二序列；以及 上:中α亥匯⑽排介面能夠操作用以從該緩衝器中擷取 :第-訊息特性序列，以便從該訊息特性中產生該訊息 I (4的第$列’將該訊息的該第一序列傳送給該第二 基台，以及將該中斷信號傳送給該處理器。 如申請專利範圍第1項之匯流排系統，其中： -该記憶體元件包括一第一緩衝器， 心特性序列以及一第二緩衝器，用以 用以儲存該第一訊 儲存該第二訊息特 2. 1226547

   性序列；以及 -該匯流排介面能鈞 访锋 ^ 约知作用以從該第一緩衝器中擷取 v第一 心特性序列 ^ ^ 〜同時該處理器會發出該第二訊息 特性序列給該第二緩衝器。 3. 4. 之匯流排系統，其中該等訊息特 如申請專利範圍第1項 性包含時序資訊。 申。月專利圍第3項之匯流排系統，其中該時序資訊 包含訊框編號。 5. 如申請專利範圍第3項之匯流排系統，其中該等訊息特 性進一步包含一酬載。 6. 如申請專利範圍第5項之匯流排系統，其中： -5亥匯流排介面能夠操作用以從該第二基台定期地接 收具有資料項目的訊息； -該匯流排介面能夠進一步地操作，用以從該所接收到 的汛息中擷取該資料項目；從該所接收到的訊息中擷取 時序資訊；將該時序資訊與儲存在該缓衝器中該第一訊 息特性序列的訊息特性中的時序資訊作比較，而且如果 該擷取的時序資訊與儲存在該緩衝器中該第一訊息特 性序列的訊息特性中的時序資訊匹配的話，便將該抽取 抬員取的資料項目加入該酬載中；以及 -當從該匯流排介面接收一進一步的中斷信號時，該處 理器便能夠操作用以從儲存在該緩衝器中該第一訊息 特性序列的訊息特性中擷取該酬載。 7·如申請專利範圍第1項之匯流排系統，其中該匯流排系 ^226547 Qa 7. 22

   統係USB系統。 2匯f排介面裝置’其包括—匯流排連接線；-輪入 :攸可中斷的處理器接收複數個訊息特性序列；以 ::中斷輸出’用以將該中斷信號傳送給該處理器，其 包含緩衝器的記憶 •該匯流排介面包括一控制器及一 體元件， 者二中3緩衝5的儲存容量可由該處理器來調整，並且 备該處理器透過該中斷輸出接收到中斷信號之後，呈便 I匹配以儲存從該處理器所接收到的複數個訊息特性 序列中遠訊息特性的第一序列，以及從該處理器所接收 到的複數個訊息特性序列中該訊息特性的第二序列； 其中忒控制器能夠操作用以從該緩衝器中擷取該第 ‘ ^特性序列，從該訊息特性的第一序列中產生一第 - Λ息特性序列，將該第一訊息特性序列傳送給該匯流 排的4連接線，以及將該中斷信號傳送給該處理器。 9·如申請專利範圍第8項之匯流排介面裝置，其中： -忒Ζ憶體70件包括一第一緩衝器，用以儲存該第一訊 息特性序列以及一第二緩衝器，用以儲存該第二訊息特 1生序列；以及 -泫控制器能夠操作用以從該第一緩衝器中擷取該第 一 Λ息特性序列，同時該第二緩衝器能夠從該處理器接 收該第二訊息特性序列。 10·如申請專利範圍第8項之匯流排介面裝置，其中··

   -該匯流排介面包括—額外的緩衝器· -該額外的緩衝器能夠操作用 7 ’ 容量控制項目；m 亥處^接收儲存 -β亥控制态能夠操作用以從該額外 儲在交旦挾4丨s 彳疋3額外的緩衝器中擷取該 儲存谷里控制項目，並且能夠握、 在交旦狄去丨 用以根據内含於該儲 存里控制項目中的資訊調整該儲存容量。 如申請專利範圍第8項之匯流排介面裝I 息特性包含該等訊息中的時序資訊。、 12·如申請專利範圍第n項之匯流排介 資訊包含一訊框編號。 U.如申請專利範圍第u項之匯流排介面裝置 息特性進一步包含該等訊息之一酬載。 M.如申請專利範圍第13項之匯流排介面裝置—τ -該控制器能夠择作用以代坊膂 / a 1 右次桩语口Μ 第二基台定期地接收 有貝枓項目的訊息； -該控制器能夠進一+砧^^田、 i , ^ v地插作用以從該所接收到的机 L 中摘取該資料項目；從該所接收到的訊息中擷取時序 ::::5亥時序資訊與儲存在該緩衝器中該第—訊息特 性序列的訊息特性中的本床次 τ的時序貝汛作比較，而且如果該擷 、/序賁訊與儲存在該緩衝器中該第一訊息特性 =的Α心特性中的時序資訊匹配的話，便將該梅取的 料項目加入該酬載中；以及 透過該中斷輸出傳送進一步的中斷信號給該處理 ，：通知該處理器將該擷取的資料項目加入該酬載中 •:入°月專利耗圍第8項之匯流排介面裝置，其中該匯 排；I面能夠如USB介面般地作業。 11 其中該些訊 其中該時序 其中該些訊 其中 訊 序 資 器 流