TWI224385B - Semiconductor chip scale packaging method - Google Patents

Semiconductor chip scale packaging method Download PDF

Info

Publication number
TWI224385B
TWI224385B TW92102323A TW92102323A TWI224385B TW I224385 B TWI224385 B TW I224385B TW 92102323 A TW92102323 A TW 92102323A TW 92102323 A TW92102323 A TW 92102323A TW I224385 B TWI224385 B TW I224385B
Authority
TW
Taiwan
Prior art keywords
protective layer
substrate
wafer
pad
circuit
Prior art date
Application number
TW92102323A
Other languages
English (en)
Other versions
TW200414470A (en
Inventor
Yu-Nung Shen
Original Assignee
Yu-Nung Shen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yu-Nung Shen filed Critical Yu-Nung Shen
Priority to TW92102323A priority Critical patent/TWI224385B/zh
Publication of TW200414470A publication Critical patent/TW200414470A/zh
Application granted granted Critical
Publication of TWI224385B publication Critical patent/TWI224385B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

!224385 五、發明說明(1) 【發明所屬之技術領域】 =明係有關於’種半導體晶元封裝體的封裝 更特別地,係有關於一種成本得以降, 體的封裝方法。 R之+導體曰曰兀封裝 【先前技術】 曰_第-圖顯示-種習知的半導體晶元封裝體 :…體包含一具有一電路執跡佈設表面!。。的基:體 具有一焊墊安裝表面和數個安裝於該焊墊安裝 二焊墊110 (圖中僅顯示—個焊塾)的晶元11」第\ 保護層1 2、和一第二保護層1 3。 弟 該基體10具有數個用於曝露該晶元u之對應之 1 1 0的穿孔1 0 1 。 邊晶兀11係在其之焊墊110由該基體1〇之對應之穿孔 的豚?露的情況下藉由一設置在該晶元11與該基體10之間 佛(圖中未示)來被固定於該基體1〇之與該電路軌跡 3广表面100相對的晶元設置表面上。該晶元21的焊墊 no係經由穿過對應之穿孔101的導線U1來與該基體ι〇 連接路軌跡佈設表面i 00上的電路軌跡(圖中未示)電氣 忒第一保護層1 2係以環氧樹脂為材料覆蓋於該基體J 〇 的曰日凡設置表面上俾可覆蓋該晶元丨j。 1 (1 66忒第二保護層1 3亦係以環氧樹脂為材料覆蓋於該基體 電路執跡佈設表面100上俾可覆蓋該等導線ill和該 等穿孔1 〇 1 。
1224385 發明說明(2) 然而,膠帶另g ~ u 半導體晶元封裂體:單價係相當高以致於如此之 n㈣n的封#成本係相對較高。 、有鑑於此,本案發明人 ,並本著精益求精之精神, 半導體晶元封裝體之封裝方 本發明之目的是為提供 凡封裝體之封裝方法。 根據本發明之一特徵, 方法,包含如下之步驟:提 一焊墊安裝表面及數個安裝 體,该基體具有一電路軌跡 設表面相對之晶元安裝表面 的穿孔,在該基體的電路軌 電路執跡;把該晶元置放於 於該晶元的焊墊係由該基體 材料於該基體的晶元安裝表 保護層俾可把該晶元固定於 層的第一部份曝露於紫外線 曝露於紫外線及藉由後續的 四周之該第一保護層的第一 理,該晶元的焊墊係經由穿 來與該電路執跡佈設表面上 利用光阻材料於該基體的電 遂以其從事該行業之多年經驗 積極研究改良,遂有本發明『 法·』產生。 一種成本得以降低之半導體晶
一種半導體晶元封裝體之封裝 供一半導體晶元,該晶元具有 於該表面上的焊墊;提供一基 佈設表面、一與該電路軌跡佈 、及數個與該晶元之焊墊對應 跡佈設表面上係佈設有預定的 該基體的晶元安裝表面上以致 之對應的穿孔曝露;利用光阻 面上形成一覆蓋該晶元的第一 該基體上;藉由把該第一保護 而其之第二部份被遮蔽而不被 化學沖洗處理,僅位於該晶元 部份係被保留;藉由打線處 過該基體之對應之穿孔的導線 之對應的電路執跡電氣連接; 路軌跡佈設表面上形成一第二
1224385 保遵層,精由與施加於第一 處理,僅該第二保護層之覆 於4基體之電路軌跡佈設表 跡電氣連接的導電球。 根據本發明之另一特徵 裝方法’包含如下之步驟: 有一焊墊安裝表面和數個安 墊,把該晶元置放於一基體 一第一保護層於該基體的表 $亥苐一保護層之第'一部份曝 遮蔽而不曝露於紫外線及藉 元四周之該第一保護層的第 墊安裝表面係被曝露;於該 方式形成數個導電體,每一 應之焊塾的第一部份和一與 弟一部份,利用光阻材料形 層之第一部份的表面上俾可 於該第一保護層類似的曝光 層係形成有數個用於曝露對 孔;及於每一曝露孔内形成 根據本發明之再一特徵 裝方法,包含如下之步驟: 路軌跡佈設表面、一與該電 裝表面、及數個與該晶元之 保護層類似的曝光及化學沖洗 蓋該等導線的部份被保留;及 面上形成數個與對應之電路執 ,一種半導體晶元封裝體之封 提供一半導體晶元,該晶元具 裝於該焊墊安裝表面上的焊 的表面上;利用光阻材料形成 面上俾可覆蓋該晶元;藉由把 露於紫外線而其之第二部份被 由化學沖洗處理,僅位於該晶 一部份係被保留且該晶元的焊 晶元的焊墊安裝表面上以印刷 導電體具有一延伸至晶元之對 違第一部份相隔預定之距離的 成一第二保護層於該第一保護 覆蓋該等導電體;藉由與施加 及化學沖洗處理,該第二保護 應之導電體之第二部份的曝露 有一導電球。 ^ 一種半導體晶元封裝體之封 提供一基體,該基體具有一電 路執跡佈設表面相對之晶元安 焊墊對應的穿孔,在該基體的 «
A224385 五、發明說明(4) 電路軌跡佈設 材料於該基體 把該第一保護 被遮蔽而不被 僅位於該晶元 可形成一晶元 裝於該 致於該 線處理 導線來 接;利 第二保 沖洗處 留;及 電路執 根 封裝方 上;藉 第二部 該第一 有一焊 表面上 晶元的 ’該晶 與該電 用光阻 護層; 理,僅 於該基 跡電氣 據本發 法,包 由把該 份被遮 保護層 墊安裝 的晶元置放於 面係被曝露; 數個導電體, 表面上 的晶元 層的第 曝露於 四周之 容置孔 之焊墊 焊墊係 元的焊 路軌跡 材料於 藉由與 該第二 體之電 連接的 明之又 含如下 第一保 蔽而不 的第一 表面及 δ亥晶元 於該 曰曰 每一導 係佈設有預定的電路軌跡 安裝表面上形成一第一保 線而其 的化學 保護層的第一部份 具有一焊塾 一部份曝露於紫外 及藉由後續 紫外線 該第一 ;把一 的半導 由該基 墊係經 佈設表 該基體 施加於 保護層 路軌跡 導電球 再一特徵,一 體晶元置放 體之對應的 由穿過該基 面上之對應 的電路軌跡 第一保護層 之覆蓋該等 佈設表面上 安裝表 於該晶 穿孔曝 體之對 的電路 佈設表 類似的 導線的 形成數 ;利用光阻 護層;藉由 之第二部份 沖洗處理, 係被保留俾 面及數個安 元容置孔以 露;藉由打 應之穿孔的 軌跡電氣連 面上形成一 曝光及化學 部份被保 個與對應之 之步驟 遵層之 曝露於 部份俾 數個安 容置孔 元的焊 電體具 種半導 •形成一第一 第一部份曝露 紫外線及藉由 可形成 裝於該 内以致 曰曰 元 焊墊安 於該晶 墊安裝表面上 有一延伸至晶 體晶元 保護層 於紫外 化學沖 容置孔 裝表面 元的焊 以印刷 元之對 封裝體之 於一基體 線而其之 洗處理, ;把一具 上之焊墊 墊安裝表 方式形成 應之焊墊
a^4385 發明說明(5) 的第一部份和一 份;利用 一部份的 一保護層 成有數個 於每一曝 【實施方 在本 明當中, 了清楚揭 尺寸及不 光阻材 表面上 類似的 用於曝 露孑L内 式】 發明被 相似的 示本發 是按比 與該第一部份相隔預定之距離的第—& 料形成一第二保護層於該第—伴 二部 俾可覆蓋該等導電體;藉由斑祐1層之第 曝光及化學沖洗處理,該第-仅祕、μ弟 露對應之導電體之第二部份的曝 = 形成有一導電球。 ’及 第一至六圖 方法之第 請參 元2具有 墊21 (在 接著 體3具有 面3 0相對 對應的穿 設有預定 該晶 情況下被 然後 一較佳 詳細說明之前,應要注韋的 元件係由相同的標號標示。 明之特徵,該等附圖並不是 例來描繪。 是為顯示本發明半導體晶元 實施例的示意流程圖。 是,在整個說 另一方面,為 按元件實際的 « 封裝體之封 裝 閱第二圖所示,首先,一晶元2係 一焊塾安裝表面2〇及數個安裝於該 圖式中僅顯示一個焊墊)。 ’如在第三圖中所示,一基體3係 執跡佈設表面30、一與該電 安裝表面31、及數個與該晶 在違基體3的電路執跡佈設 執跡(圖中未示)。 在其之焊墊21由該基體3之 ϋ亥基體3的晶元安裝表面31 光阻材料於該基體3的晶元 一電路 之晶元 孔32。 的電路 元2係 置放於 ,利用 被提供。該晶 表面20上的焊 被提供。該基 路執跡佈設表 元2 之焊墊21 表面3 0上係佈 牙孔3 2曝露的 上。 安裝表面3 1上
第9頁 !224385 五、發明說明(6) 固定 $成一覆蓋該晶元2的第一保護層4俾可把該晶元2 於該基體3上。 曰曰 在形成遠弟一保護層4之後,藉由把該第一保護層4 的第一部份40曝露於紫外線而其之第二部份被遮蔽而^被 》曝露於紫外線及藉由後續的化學沖洗處理,僅位於該晶元 2四周之該第一保護層4的第一部份4〇係被保留,如在第 四圖中所示。 接著,藉由打線處理,該晶元2的焊墊2 1 #妳*穿過 該基體3之對應之穿孔32的導線5來與該電路 面3〇上之對應的電路軌跡電氣連接。 方佈°又牙 在打線處理之後,係利用光阻材料於該基體3的電路 執跡佈設表面30上形成一第二保護層6 ,如在第五圖中所 、、ψ、然後,藉由與施加於第一保護層4類似的曝光及化學 、士、先處理,僅該第一保護層6之覆蓋該等導線5的部份6 0 被保留,如在第六圖中所示。 最後,係於該基體3之電路軌跡佈設表面3 0上形成數 固與對應之電路軌跡電氣連接的導電球7 。 應要注意的是,為了加強導線5的強度,在打線步驟 後,係更可以包含如下之步驟。
μ參閱第二十圖所示,在打線步驟之後’係至少於 2 路佈設表面30之接近穿孔的表面部份及該晶 月匕十^墊女裝表面之在焊墊21附近的表面部份上以環氧 3卩材料般之絕緣材料形成一非常薄的絕緣層8俾
、發明說明(7) 加強導線5與對應之焊墊 應要注意的是,右艰#今 電路執跡之間的物理連接。 會附著形成該絕ΐ;8成層8的同時,於導線5上亦 有一加強導線5之強产的力強=致於在母—導線5係形成 的處理中發生斷裂的J /強層50俾可避免導線5在後續 利用= = : 晶元2固定於基體3且 和第m,材枓代替較昂貴的環氧樹脂來形成第- 口弟-保護層4和6 ,因此整體封裝成本得以有效地降 1& 0
、j七至十一圖顯示本發明半導體晶元封裝體之封裴方 法的弟一較佳實施例。 f芩閱第七圖所示,一半導體晶元2係首先被置放於 一基體3’的表面33上。 然後’利用光阻材料形成一第一保護層4,於該基體3, 的表面上俾可覆蓋該晶元2 ,如在第八圖中所示。 接著’藉由把該第一保護層4,之第一部份曝露於紫外 線而其之第二部份被遮蔽而不曝露於紫外線及藉由化學沖 洗處理’僅位於該晶元2四周之該第一保護層的第一部份
40’係被保留且該晶元2的焊墊安裝表面20係被曝露,如 在第九圖中所示。 隨後’於該晶元2的焊墊安裝表面2 0上係以印刷方式 形成有數個導電體9 。每一導電體9具有一延伸至晶元2 之對應之焊墊21的第一部份和一與該第一部份相隔預定之 距離的第二部份。
1224385 五、發明說明(8) "" ' ^-- ^ 一現在請參閱第十圖所示,然後,利用光阻材料形成一 第二1呆護層6,於該第一保護層之第一部份40,的表面上俾 叮復盖η亥專‘電體g 。隨後,籍由與施加於該第一保護層 類似的曝光及化學沖洗處理,該第二保護層6,係形成有& 個用於曝露對應之導電體9之第二部份的曝露孔6〇。 接著,於每一曝露孔60内係形成有一導電球61,如在 第Η—圖中所示。 第十二至十六圖顯示本發明半導體晶元封裝體之封裝 方法的第三較佳實施例。 ^ ,參閱第十二圖所示,與第一較佳實施例不同,在本 較佳貫施例中,一由光阻材料形成的第一保護層4係首先 形成於一基體3的晶元安裝表面31上。該基體3的結構係 與在第一較佳實施例中所描述的相同。 接著—藉由把該苐一保護層4之第一部份曝露於紫外 線而其之第二部份被遮蔽而不被曝露於紫外線及藉由後續 的化學沖洗處理,言亥第一保護層4的第二部份係被移去俾 可形成一晶元容置孔41,如在第十三圖中所示。 曰-iU:在第十四圖中所示,-晶元2係被置放於該 曰曰兀^置孔41以致於該晶元2的焊墊21係由該基體3之對 曝露。接著,-由光阻材料形成的定位層42係 =於保護層的第—部⑽上俾可覆蓋該晶以。 =於該第一保護層類似的曝光及後續的化 子冲,处里,5亥疋位層42的中央部份係 元2之與焊墊安梦#而如科夕本二秒云以蚁於这日日 女威表面相對之表面的一部份係被 五、發明說明(9) :第十五圖中所*。應要注意的 定位 部份移去的步驟是可以被省略。 之t央 二伴=:配合參聞第十五和十六圖所示,導線5和第 ^保濩層之覆蓋該等導線5的部份6〇係以與在第一較 :例中所描述之步驟相肖的步驟來被形&,其 二 於此恕不再贅述。 H兄明 第十七至十九圖顯示本發明半導體晶元封裝體 方法的第四較佳實施例。 封裝 請參閱第十七圖所示’與第二較佳實施例 二佳Λ鉍例中,_由光阻材料形成的第一保護 :形成於-基體3,上。然後,藉由與在以上之較佳= ::斤述之相同的曝光與化學沖洗處理,該第一保護 :邛份係被移去俾可形成一晶元容置孔41,如在第^八 中所不。然後,一晶元2係被置放於該晶元容置 7 : 致於該晶元2的焊墊安裝表面20係被曝露,如在第 ^ 中所示。隨後,導雷鲈、釐_瓜崎成 ^ 乐十九圖 第保濩層、及導電球係以盘在 之詳細說明於此係被省略。 郑木破形成,其 應要注意的是,在本發明之以上的說 塾係設置在晶元之焊塾安裝表面的中央部份中缺^之焊 置在晶兀之焊塾安裝表面之 ^ :塾 發明。 日几耶可適用於本 綜上所述,本發明之『 法』’確能藉上述所揭露之構造、裝置、:體之封裝方 1224385 五、發明說明(ίο) 與功效’且申請前未見於刊物亦未公開使用,符合發明專 利之新穎、進步等要件。 惟,上述所揭之圖式及說明,僅為本發明之實施例而 已,非為限定本發明之實施例;大凡熟悉該項技藝之人仕 ,其所依本發明之特徵範疇,所作之其他等效變化或修飾 ,皆應涵蓋在以下本案之申請專利範圍内。
第14頁 1224385 圖式簡單說明 第一圖是為描繪一種習知半導體晶元封裝體的示意剖 視圖, 第二至六圖是為描繪本發明半導體晶元封裝體之封裝 · 方法之第一較佳實施例的示意流程圖; , 第七至十一圖是為描繪本發明半導體晶元封裝體之封 裝方法之第二較佳實施例的示意流程圖; 第十二至十六圖是為描繪本發明半導體晶元封裝體之 封裝方法之第三較佳實施例的示意流程圖; 第十七至十九圖是為描繪本發明半導體晶元封裝體之 封裝方法之第四較佳實施例的示意流程圖;及 第二十圖是為描繪可應用於第一和第三較佳實施例之 步驟的不意剖視圖。 【圖式之主要元件代表符號表】 10 基 體 100 電 路 執 跡 佈 設 表面 101 穿 孔 11 晶 元 110 焊 墊 111 導 線 12 第 _ 一 保 護 層 13 第 二 保 護 層 2 晶 元 20 焊 墊 安 裝 表 面 21 焊 塾 3 基 體 31 晶 元 安 裝 表面 30 電 路 軌 跡 佈 設 表面 32 穿 孔 4 第 一 保 護 層 40 第 一 部 份 6 第 二 保 護 層 60 部 份 5 導 線 7 導 電 球 3, 基 體
第15頁 1224385
第16頁

Claims (1)

1224385 六、申請專利範圍 1 ·種=導體晶元封裴體之封裝方 提供一半導體晶元,該0曰开/目,包含如下之步驟: 數個,裝於該表面上的焊墊;曰兀、有一焊墊安裝表面及 提供一基體,該基體且右一 與該電路軌跡佈設表面相對:曰電路執跡佈設表面、-該晶元之焊塾對應的穿孔,“表面、及數個與 面上係佈設有預定的電路軌跡 土 _的電。路救應旅設表 把該晶元置放於該基體的 晶-的烊塾係由該基體之對應的面上以致於該 利用光阻材料於該基體的·"路, 蓋該晶a的第—保護層肖可把女農表面上形成一覆 藉由把該第一保護層的第」;二固定於該基體上; 之第二部份被遮蔽而不被曝露於曝露於紫外線而其 學沖洗處理,僅位於該晶元四周及藉由後續的化 部份係被保留; 之°亥第一保護層的第一 對應:元的焊塾係經由穿過該基體之 電路軌跡電ΐ;ί該電路軌跡佈設表面上之對應的 -第材料於該基體的電路軌跡佈設表面上形成 理,一保護層類似的曝光及化學沖洗處 蓋該等導線的部份被保留;及 電路二:連;設表面上形成數個與對應之 第17頁 1224385 六、申請專利範圍 2 ·如申請專利範 方法,在該打 至少於該 伤及该晶元之 以環氧樹脂或 緣層俾可加強 連接,在形成 該絕緣層的材 之強度的加強3 · 一種半導體晶 提 數個安 把 利 俾可覆藉 之第二 理,僅 保留且 供一半 裝於該 該晶元 用光阻 蓋該晶 由把該 部份被 位於該 該晶元 於該 電體, 一部份 利 第一部 每一導 和一與 用光阻 份的表 圍第1項所述之半導體晶 日日凡封裝體之封裝 線處理的步驟之後,更台. 装触 ^ 又巴3如下之步驟: 基體之電路佈設表面之接 士曰劫—,士士 心银迎牙孔的表面部 :墊女裝表面之在焊墊附近的表面部份上 =材料般之絕緣材料形成一非常薄的絕 2與對應之焊塾及電路軌跡之間的物理 :絕緣層的同時’於導線上亦會附著形成 =以致於在每一導線係形成有一加強導線 層0 元封裝體之封裝方法,包含如下之步驟: 導體晶元,該晶元具有一焊墊安裝表面和 焊墊安裝表面土的焊墊; 置放於一基體的表面上; 材料形成一第一保護層於該基體的表面上 元; 第=保護層之第一部份曝露於紫外線而其 遮蔽而不曝露於紫外線及藉由化學沖洗處 曰曰元四周之該第一保護層的第一部份係被 的焊墊安裝表面係被曝露; 的焊墊安裝表面上以印刷方式形成數個導 電體具有一延伸至晶元之對應之烊墊的第 該第一部份相隔預定之距離的第二部份; 材料形成一第二保護,層於該第一保護層之 面上俾可覆蓋該等導電體; s
1224385 六、申請專利範圍 籍由與施加於該第一保護層類似的曝光及化 處理’該第二保護層係形成有數個用 ’ 體之第二部份的曝露孔;及 电 於每一曝露孔内形成有一導電球。 4.—種=導體晶S封裝體之封裝方法,包含如下之步驟: #币供一基體,该基體具有一電路軌跡栋設表面、一 與該皂路軌跡佈設表面相對一 #曰- 々日ΪΤ I日日凡女裝表面、及數個與 该晶70之焊墊對應的穿孔,在 二 -.^ ^ ^ ^ ^ ^ °亥基體的電路執跡佈設表 面上係佈故有預疋的電路執跡; 利用光阻材料於該基體的曰 一保護層; 基體的…裝表面上形成一第 藉:把該第-保護層的第—部份曝露於紫外線而其 與、ϊ Γ ί份被遮蔽而不被曝露於紫外線及藉由後續的化 “ :U位於該晶元四周之該第一保護層的第一 邛伤係被保留俾可形成一晶元容置孔; Ρ把:具有一焊墊安裝表面及數個安裝於該表面上之 揑^的半導體晶元置放於該晶元容置孔以致於該晶元的 知墊係由該基體之對應的穿孔曝露; 藉由打線處理,該晶元的焊墊係經由穿過該基體之 t應之穿孔㈣、線來與該電路軌跡㈣表面上之對應的 電路轨跡電氣連接; 利用光阻材料於該基體的電路轨跡佈設表面上形成 一第二保護層;
第19頁 1224385 六、申請專利範圍 理’ 保護層之覆蓋該等導線的部份被保留;及 電路:ίί:之電路軌跡佈設表面上形成數個與對應之 %路軌跡氣軋連接的導電球。 5. η::”第4項所述之半導體晶元封裂體之封裝 ^在该打線處理之前,更包含如下之牛驟· 部份形成一定位層於該第-嚴麵 #伤上俾可覆蓋該晶元; 學沖ίΐί施加於該第一保護層類似的曝光及後續的化 該定位層的中央部份係被移去以致於該晶 6如申安裝表面相對之表面的一部份係被曝露。 6. 士申”利範圍第4項所述之半導體晶元封裝體之封裝 万沄,,該,線處理的步驟之後,更包含如下之步驟: 兮^农忒基體之電路佈設表面之接近穿孔的表面部 二元之焊墊安裝表面之在焊塾附近的表面部份上 緣Γ ί脂或光阻材料般之絕緣材料形成一非常薄的絕 涑ς,可加強導線與對應之焊墊及電路軌跡之間的物理 访^ ΐ形成該絕緣層的同時,於導線上亦會附著形成 ^s的材料以致於在每一導線係形成有一加強導線 之強度的加強層。 7 ·種半導體晶元封裝體之封裝方法,包含如下之步驟: $成一第—保護層於一基體上; 之第氡,=忒第一保護層之第一部份曝露於紫外線而其 ^伤被遮蔽而不曝露於紫外’線及藉由化學沖洗處 ί ,该弟一保護層的第一部份俾可形成一晶元容置孔;
第20頁
i巴 表面Jl夕# 知墊安裝表面及數個安裝於該焊墊安裝 元的焊= 該晶元容置孔内以致於該晶 電體於:晶兀的焊墊安裝表面上以印刷方式形成數個導 一部彳八/ 一導電體具有一延伸至晶元之對應之焊墊的第 ^ ^ 一與该第一部份相隔預定之距離的第二部份; 第一邱用光阻材料形成一第二保護層於該第一保護層之 ^仏的表面上俾可覆蓋該等導電體; 處理错f ^施加於該第一保護層類似的曝光及化學沖洗 :* μ 4第二保護層係形成有數個用於曝露對應之導電 體之弟^部份的曝露孔;及 於知一曝露孔内形成有一導電球。
TW92102323A 2003-01-30 2003-01-30 Semiconductor chip scale packaging method TWI224385B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92102323A TWI224385B (en) 2003-01-30 2003-01-30 Semiconductor chip scale packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92102323A TWI224385B (en) 2003-01-30 2003-01-30 Semiconductor chip scale packaging method

Publications (2)

Publication Number Publication Date
TW200414470A TW200414470A (en) 2004-08-01
TWI224385B true TWI224385B (en) 2004-11-21

Family

ID=34568301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92102323A TWI224385B (en) 2003-01-30 2003-01-30 Semiconductor chip scale packaging method

Country Status (1)

Country Link
TW (1) TWI224385B (zh)

Also Published As

Publication number Publication date
TW200414470A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
TWI633631B (zh) 封裝結構
TW594889B (en) Wafer level package method and chip packaged by this method
US7981730B2 (en) Integrated conformal shielding method and process using redistributed chip packaging
TW434848B (en) Semiconductor chip device and the packaging method
TW513793B (en) Chip-type semiconductor device
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
TW200847308A (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
JP2019075578A (ja) 半導体パッケージ及びその製造方法
JPH10214923A (ja) チップ・オン・ボード遮蔽構造およびその製造方法
TW201128721A (en) Manufacturing method of semiconductor device
TW494548B (en) Semiconductor chip device and its package method
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI765873B (zh) 半導體封裝件及其製造方法
TWI224385B (en) Semiconductor chip scale packaging method
TW201025523A (en) Chip package structure and packaging method
JP2734424B2 (ja) 半導体装置
US10115704B2 (en) Semiconductor device
JP2005317578A (ja) 半導体装置及びその製造方法
JP2018041827A (ja) 部品内蔵基板及び電子装置
TW200952135A (en) Integrated circuit package module and method of the same
JP2004022653A (ja) 半導体装置
TW200824072A (en) Carrier film and semiconductor package improving thermal dissipation
JP2009289926A (ja) 電子部品装置の製造方法
JP5069879B2 (ja) 回路装置
JP2000091496A (ja) 半導体装置及びその製造方法