TWI223373B - Fixture and method for leveling flip-chip substrate bump - Google Patents

Fixture and method for leveling flip-chip substrate bump Download PDF

Info

Publication number
TWI223373B
TWI223373B TW092132056A TW92132056A TWI223373B TW I223373 B TWI223373 B TW I223373B TW 092132056 A TW092132056 A TW 092132056A TW 92132056 A TW92132056 A TW 92132056A TW I223373 B TWI223373 B TW I223373B
Authority
TW
Taiwan
Prior art keywords
fixture
leveling
carrier
strip
jig
Prior art date
Application number
TW092132056A
Other languages
English (en)
Other versions
TW200406866A (en
Inventor
Chian-Wei Jang
Jing-Kuan Liou
Original Assignee
Kinsus Interconnect Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kinsus Interconnect Tech Corp filed Critical Kinsus Interconnect Tech Corp
Priority to TW092132056A priority Critical patent/TWI223373B/zh
Publication of TW200406866A publication Critical patent/TW200406866A/zh
Application granted granted Critical
Publication of TWI223373B publication Critical patent/TWI223373B/zh

Links

Landscapes

  • Wire Bonding (AREA)

Description

1223373
【發明所屬技術領域] 本發明是有關於半導體積體電路封裝製程中載板凸 整平治具與方法,尤其是有關於覆晶載板(Flip chip substrate)凸塊(pres〇ider or solder Bump)整平所用之 【先前技術】 眾所周知,目前一般之半導體積體電路製造過程之主 要^程包括:拉晶成長晶塊,晶圓切片與拋光,晶圓製作 (氧化、擴散、沉積、以光罩經微影術形成圖案、蝕刻), 晶圓測試,晶圓切割,封裝等階段。因此,在此製程最後 階段晶圓被切割成晶片之後,必須經由封裝製程,以便製 成具有各種特定功能之半導體積體電路製成品單元,供各 種特定目的之使用。 在目4關於封裝製程中所使用載板之產品與技術發展 以BGA(Ball Grid Array)封裝最為成熟,所發展之技術, 載板材料之種類也隶豐富。目前之β^Α有眾多種類,包 括·陶瓷BGA、塑膠BGA、金屬bga以及捲帶BGA等。BGA封 裝,是指單顆ic晶片或多顆Ic晶片以打線(W/B)、捲帶
1223373 、發明說明(2) (TAB)以及覆晶^〇等方式與載板接合,載板下緣再以設 成=列之錫球(Solder Ball )凸塊與母板連接,而載板 上所密佈精密複雜之線路具有取代傳統導線架之功能。 相較於其他ic封裝,BGA裝在應用上具有多項優點:i SolderBal 1 )引腳之矩陣排列方式可滿足更高集積度 、士幅,更多I/O數的封裝;2·錫球提供絕佳散熱途徑,同 =使彳于封裝電性更為優異;3 ·錫球高度低於引腳,可達到 溥形化封裝之目的,且引腳不易扭曲變形;4· 封裝之 引腳接合失敗率較其他種類之封裝為低;5•於lc線幅間 距與錫球大小還有甚大之改善空間,其所提供引腳數是目 刖所知最高者,可達2500個。 此外 •,臾btup)封裝,其所使用之方 法為,1C晶片反置,藉由精密對位及貼合技術,利用設置 於ic晶片上之錫鉛凸塊(s〇lder Bump)於熱熔後將ic晶片 貼合於載板上之封裝技術。 人由1C晶片上接點與載板面對面接合,改善傳統打線接 t(Wlre Bonding )封裝體積過大之缺點,加以毋須經過 模封步驟(Molding),晶粒背面裸露可提供更佳散熱效 果。尤其FC裝所提供之1/〇數目是目前已知最高者,能達 fljOO點以上,可以充份因應現今電子產品講求高效能及 輕:短小之趨勢。而且,由於晶片與載體之間是經由凸塊 而非接線,因此可大幅降低晶片與載體間之電感,以提升 接點數目與表現。亦可於此覆晶之背面裝附散熱器,可將 此I C晶片於操作過程中所產生之熱快速消散。因此,覆晶 五、發明說明(3) 技術尤其適用於須要高速運作且產生高献量之 目前有多種覆晶技術正在發展之中',、 :里 凸塊(Bump)之材料與形成之方式 常 二在於 B^n;;ct:;e j;iyffle; ;r, : : ? :"λ "(p〇1^ 门T又以錫鉛凸塊應用最為廣泛。第2 :為覆晶之標準化製程’包括組裝前置作業之凸 (=ng、晶圓切割(Die Saw ),以及組裝作業 接合(Bondlng)、回焊(Refl〇w)、清洗(Ciean)、填膠 (UnderfiU)、烘烤固化(Cure)等。其中,晶片接合製程 與本發明所主張之標的有直接密切之關聯。 首先s吻筝考第2圖中之晶片接合製程。晶片接合之 主要目的疋將長了錫鉛凸塊之晶片翻覆後與載板之焊墊接 在起再進入回焊爐進行加溫,使錫錯凸塊與載板之焊 墊接合在一起。在接合之前凸塊需沾上助焊劑(Flux),在 =接^機辨識對位後將晶片置放於載板上,由於在經過回 知爐’錫錯凸塊溶融後產生的表面張力具有自動對位之 效應使件可以放寬晶片置放之誤差值。一般自行對位值 約為^墊直徑之四分之一,亦及晶片與載板之置放偏移可 f 25 %以内。助焊劑不僅具有暫時固定晶片與載板之功 此’而且可使錫鉛凸塊表面的氧化物得以活化,以形成良 好之接合效果。 在晶片接合過程中,由於在基板上所裝附之以錫鉛凸 塊之高度與形狀並不規則均勻一致,因此在將晶片與載板 1223373
用,以確保晶片與 域之技術水準可將 ingle unit )形 成單顆之後再行整 組合成條形載板體 整平。 塊整平機之性能, 以手工操作式或自 上之凸塊並無自動 程之產量 ,而且經此整平製 接合之A必須將此等凸塊整平 (Level ing’ C〇ining,Flatten)才可供使 載板之間結實牢固之接合。卩目前此領 此種載板製成兩種形式:其一為單顆㈠ 式,必須將此等裝附有凸塊之載板切割 平’而另一種方式為將複數個此等載板 (Strip)使經成形(R〇uting)後,再實施 然而’以目前技術水準所設計之凸 只能對於此等單顆式載板上之凸塊進行 動化之整平,但是對於製成條形載板體 化整平之能力。因此,目前載板整平製 (thoroughput)與效率受到相當的限制 程載板翹曲變形之比例甚高。 由於目前習知技術之覆晶載板凸塊整平技術之功能具 有上述之缺點與限制,因此本案發明人?盡心智,依據其 於此行業領域中之經驗與創見,不斷投入研究發展與實驗 改良,於是有本發明之產生。 【發明内容】 因此,本發明之目的為提供一種新穎之覆晶載板凸塊 整平治具與方法’以達成提升凸塊整平效率與自動化量產 之目標。此種裝置是以現有覆晶載板凸塊整平技術為基礎
五、發明說明(5) G;2(!\xture) ’其兼具對於上述單顆載板上凸 之敕平:及對於所製成條形載板體上載板凸塊 ΐ;:ί:田ΐ可提升此種凸塊整平機之產量,而且 J徒供其使用姓,μ* & 所原在/ = 亦可改善此等載板於此製程中 所原存在赵曲變形之問題。 【實施方式 本發明之原理、特徵與優 _ ^ 圖式而獲得更進一步之:可错由以下說明並參考所附 平機f 1 (η 考第1圖,其顯示本發明所使用之凸塊整 上設置於整平機主體(12 )之右側為輸入 方式從輸入單元之載板(14)可以單片或堆疊之 理,然德脾μ*榮 二左輪入至整平機主體内實施整平處 i #J I 專凸塊經整平之載板(15)從此整平機主体之 輸出單元(13)。藉由使用本發明之治具於= Κ;;ί理,:達成一:欠整平多顆載板(其可取決於客 a λα ' "而凋整至多達9、12或16顆等數目)之功能盘 目的,因而大幅提升製程之產能與效率。 、 η番亡、/,請參考第4圖’其顯示本發明之治具(2〇),盆 銘:ΓΠϊ板體(21);此治具由金屬(包括含不鱗鋼、’、 具形至屬)或非金屬(以塑膠為主)所製成,其為平板 "》,厚度例如大約2公分,該板上設有一或多個凹
第9頁 1223373 五、發明說明(6) =,此等凹槽之目的在於容納條形載板體,在凹槽内依據 =板内部之排列結構,將須要整平之下方去除。本發明治 =之,點為,其可依據相對應條形載板體所須尺寸而製 夕若此條形載板體之外形較小,則可在一個治具上製作 、,们凹槽,而此治具摟空部份可提供下壓頭上升以進行整 =。若其材料為金屬,則該治具可以機械加工方式製成; 右其材料為非金屬,則該治具可以機械加工方式、或以射 出成形方式製成。此外,可將此等治具堆疊。 丄其次,請參考第5(a)至5(C)圖,其顯示使用本發明之 治具實施覆晶載板凸塊整平方法之步驟: ' (1)將條形載板體(strip substrate)置放於本發明之 /口^、上其可以人工用手置放,或以設備自動吸取置放 (請參閱第5(a)圖); (2)在完成上述置放之後,將治具連同載板移至適當 之預設位置,以電荷耦合顯示器(CCD)進行對位(請參閱第 5 (a )圖); (3 )在;^查對位正確後,將治具連同條形載板體移至 整平區段進行整平(請參閱第5(a)圖); 4 )於整平過程期間,首先將此治具與條形載板體移 f第-:置且停止定位後,下整平製具上升將條形載板體 了:參i同時上整平治具下降直到與條形載板體接觸為 止以,'施整平(請參閱第5 ( b )圖); 於此整平過程中,可依據實際須求將上下治具設定至 各種不同溫度,其範圍在25-25(rc之間,並可視須求
五、發明說明(7) 設定不同之壓力與壓力保持 测…力保持時間範圍為心^ (5)經過以上之壓製整平過 &, 治具移自至原*位置而完成第 爰’將此等上下整平 明之治具連同其上所置放之載板驟;然後,將本發 便進行下一個載板之整平 弟^位置並停止,以 ⑷以此方式重覆_^(^參閲弟5(〇圖),·以及 之凸塊均整平為止,·然,麦,將體上所有載板上 排出,以人工方式或以自動吸嘴將7 ^狀載板體一起 具可重覆使用。 、” 7栽板體取出;此治 可以兩種方
此外,在使用本發明之治具進行整 式實施I ^ 第一種為單顆作業模式 尺寸略大於單顆載板之大小 作業; 其所使用之上下整平治具之 一次只對一個載板進行整平 第一種為夕顆作業模式,上下整平治具可依據實際須 次同時壓製整平條形載板體之例如9、12或16個之多 個載板。 戈曰為突顯本發明之特徵與優點,請參考第6(a)、(b)圖之 兄明。第6 (a )圖顯示,以現有習知技術之載板凸塊整平裝 、>、方法’一次僅能壓製整平一顆其上設有凸塊之載體; ^而’第6 (b)圖顯示藉由使用本發明之凸塊整平治具與方 $ ’ 一次可整平多顆設有凸塊之載體(其可視客戶實際須 >、而調整多達至9、12或16顆等數目),因而可大幅提升此 1223373 五、發明說明(8) 凸塊整平機之產能與效率。因此,由以上之說明可之知, 本發明之覆晶載板凸塊整平治具與方法確優於習知技術 者。本發明確具產業上利用價值,具有新穎性與進步性, 符合專利要件。 以上所述僅為本發明之較佳實施例而已,其僅用於說明目 的而非用以限制本發明與申請專利範圍之内容;凡是其他 未偏離本發明所揭示之精神下所作之等效改變或修飾,均 應包含在以下所述之申請專利範圍之範圍内。
第12頁 ^ZSS/3
圖為顯示覆晶封裝製程之流程圖; 二2圖為顯示晶粒接合之概要側視圖; S:覆晶載板凸塊整平機之侧視
第4圖為根據本發明較每 ^ ^ Λ ^ ^ ML ^ S 之俯視圖,其中顯示1此細^ja之覆晶載板凸塊整千治具 substrate); 、,…、上之條狀載板體(s t r 1 p 第5(a)至5(c)圖顯 塊整平方法之實施 第6(a)與6(b)圖為 顆載板凸塊整平之 示根據本發明較佳實 步驟;以及 習知技術單顆載板凸 概要比較圖。 施例之覆晶載板凸 塊整平與本發明多 【符號元件說明】 10 凸塊整平機 11 輸入單元 12 整平機主體 13 輸出單元 14 凸塊待整平之載板 15凸塊經整平4板 16 晶片 17 載板 18 真空吸嘴
第13頁 1223373 圖式簡單說明 19 錫 鉛 凸 塊 20 治 具 21 條 形 載 板 體 22 載 板 23 上 整 平 治 具 24 下 整 平 治 具 27 單 個 載 板 28 複 數 個 載 板 liBll 第14頁

Claims (1)

1223373 六、申請專利範圍 1 豆: = 板凸塊整平所用之治具, 八為千板長方行形形狀、 製成,其上設有-或:個凹槽,2公分,由金屬或 =、、内條形載板體,在凹槽内“匕專凹槽之 之下方去除,若此條形;;Γ部之排列 邻Μ担在一個治具上製作多個凹槽栽而體之外部形狀 2:》供下壓頭上升以進行整平, 此治具之摟空 該治具可㈣其相對應條形載板體所 、寸與形狀製成。 2· 4如申請專利範圍第1項之治具,其中 若其材料為包括不銹鋼、鋁合金箄 機械加工方式製成;若其材料為以塑脒f,則該治具可以 該治具可以機械加工方式製成、或以=二主之非金屬,則 成。 耵出成形之方式製、 3 ·如申請專利範圍第1項之治具,其中 該治具可依此整平製程中實際需求製 以承載容納例如以9、12或16顆载战。不_同尺寸與形狀, 載板體。 早元所組成之條形 4 ·如申請專利範圍第1項之治具,其 可將該等治具堆疊。 /、中 第15頁 1223373 六、申請專利範圍 5 ·如申請專利範圍第1項之治具,其中 該治具可重覆使用。 6 · 一種覆晶載板凸塊整平所用之方法,包括以下步驟: 將條形載板體(strip substrate)置放於治具上,其可 以人工用手置放,或以設備自動吸取置放; 在完成上述置放之後,將治具連同載板移至適當之預 設定位置,以電荷耦合顯示器(CCD)進行對位; 在檢查對位正確後,將治具連同條形載板體移至整平 區段進行整平; 於整平過程期間,首先將 位置且停止定位後,下整平 並且同時上整平治具下降直 實施整平; 此治具與條形載板體移至第一 製具上升將條形載板體頂起, 到與條形載板體接觸為止,以 在以上壓製整平過程之後,將此等上下 原先位置而完成第一整平步驟. /α 同其上所置放之載板移:ί:位=停:本連 個載板之整平;以及 止以便進仃下一 :覆此整平過程’一直至 塊均整平為止;錢,將該上所有載板上之& 出,以人工方式<以自二具連同條狀載板體一起排 戈自動吸嘴將條形载板體取出。 其中 如申請專利範圍第6項之方法
第16頁 1223373 六、申請專利範圍 於該整平過程中,可依據實際須求將上下治具設定至各 種不同溫度,其範圍在25-250 °C之間,並可視實際須求設 定不同之壓力與壓力保持時間,其壓力範圍為Ο-ΐ 00 Okgf , 以及 壓力保 持時間 範圍為0-10 秒。 IIH· 第17頁
TW092132056A 2003-11-14 2003-11-14 Fixture and method for leveling flip-chip substrate bump TWI223373B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092132056A TWI223373B (en) 2003-11-14 2003-11-14 Fixture and method for leveling flip-chip substrate bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092132056A TWI223373B (en) 2003-11-14 2003-11-14 Fixture and method for leveling flip-chip substrate bump

Publications (2)

Publication Number Publication Date
TW200406866A TW200406866A (en) 2004-05-01
TWI223373B true TWI223373B (en) 2004-11-01

Family

ID=34546519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132056A TWI223373B (en) 2003-11-14 2003-11-14 Fixture and method for leveling flip-chip substrate bump

Country Status (1)

Country Link
TW (1) TWI223373B (zh)

Also Published As

Publication number Publication date
TW200406866A (en) 2004-05-01

Similar Documents

Publication Publication Date Title
US8556158B2 (en) Thermal compress bonding
US8317077B2 (en) Thermal compressive bonding with separate die-attach and reflow processes
US8278142B2 (en) Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
TWI523121B (zh) 鍵合方法及裝置
US10950572B2 (en) Die bonder and methods of using the same
US7863731B2 (en) Heat-dissipating structure and heat-dissipating semiconductor package having the same
US9985013B2 (en) Package-on-package structure and methods for forming the same
US20120088362A1 (en) Thermal Compressive Bond Head
US10483217B2 (en) Warpage balancing in thin packages
JP2009110995A (ja) 3次元実装方法及び装置
CN105938790B (zh) 制造半导体器件的方法
US8609462B2 (en) Methods for forming 3DIC package
TWI223373B (en) Fixture and method for leveling flip-chip substrate bump
US10658271B2 (en) Die pad including projections
Abdullah et al. Die attach capability on ultra thin wafer thickness for power semiconductor
US10490523B2 (en) Semiconductor device with a wire bonding and a sintered region, and manufacturing process thereof
CN101373721B (zh) 集成电路结构的制造方法及内插板晶片的处理方法
TWI484546B (zh) 補償晶粒厚度之覆晶接合製程
US20070166878A1 (en) Package structure and method for fabricating the same
TWI749465B (zh) 積體電路的轉移封裝方法
TWI271839B (en) Chip package process and heat sink structure thereof
JP2003318203A (ja) ダイボンディング方法
CN113178395A (zh) 多层堆叠模组层间互联工艺
JPH0410631A (ja) 半導体チップ吸着治具
TW200845357A (en) Chip-stacked package structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees