TWI222132B - Etching method and plasma etching apparatus - Google Patents

Etching method and plasma etching apparatus Download PDF

Info

Publication number
TWI222132B
TWI222132B TW91133415A TW91133415A TWI222132B TW I222132 B TWI222132 B TW I222132B TW 91133415 A TW91133415 A TW 91133415A TW 91133415 A TW91133415 A TW 91133415A TW I222132 B TWI222132 B TW I222132B
Authority
TW
Taiwan
Prior art keywords
frequency
lower electrode
etching
plasma
power
Prior art date
Application number
TW91133415A
Other languages
English (en)
Other versions
TW200300578A (en
Inventor
Masanobu Honda
Kazuya Nagaseki
Hanako Kida
Koichi Yatsuda
Youbun Ito
Original Assignee
Tokyo Electron Ltd
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Toshiba Corp filed Critical Tokyo Electron Ltd
Publication of TW200300578A publication Critical patent/TW200300578A/zh
Application granted granted Critical
Publication of TWI222132B publication Critical patent/TWI222132B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

1222132 玖、發明說明 (發明說明應敘明··發明所屬之技術領域、先前技術、内今實施方式及圊式簡單說明） 【發明戶斤肩之技術領域】 發明領域： 本發明係有關於蝕刻方法及電槳蝕刻裝置。 5 【先前技術】 技術背景二 現今於半導體裝置之製造步驟中’已利用著在氣密的 處理容器內形成電漿而對半導體晶圓等進行一定（預定）處 理的技術。在此利用電漿的技術中’要結合半導體裝置之 10 高密度高積體化傾向而如何地以高精密度來進行細微的加 工乃成爲重要課題之一。 例如對形成在半導體晶圓上之被處理膜製作細微之構 造的蝕刻步驟，乃有將處理氣體導入兼具載置半導體晶圓 之載置台功能的下部電極與對向於前述下部電極而配置之 15上部電極之間，並且對上述兩個電極之中至少一方供給高 頻電力而形成電漿，利用於此電漿中與電子一同產生之離 子及自由基(radical)而進行加工的方法。 第10圖表示習知電漿蝕刻裝置之一例之電漿蝕刻裝 置10之構成的槪略斷面圖，第11圖表示習知電漿蝕刻裝 20置之另一例之電漿蝕刻裝置20之構成的槪略斷面圖。 如第10圖所示，於電漿蝕刻裝置10在接地的氣密處 理容器104內使兼具載置半導體晶圓之載置台之下部電極 106設置成可上下移動。下部電極ι〇6藉著溫度調節機構 8 1222132 玖、發明說明 蝕刻裝置20進行處理時的條件。 如第12圖所示於習知電漿蝕刻裝置1〇中，可得知低 自生偏壓電壓Vdc、低電漿電子密度Ne，或是高自生偏 壓電壓Vdc、高電漿電子密度Ne那般地自生偏壓電壓 5 Vdc與電漿電子密度Ne略呈比例的領域，於電漿蝕刻裝 置20係可使用高電漿電子密度Ne的情形。 然而，以上述習知電漿蝕刻裝置1〇或20所構成之軸 刻，於進行細微加工之際乃有不能充分確保對遮覆材之被 蝕刻材的蝕刻選擇比，且不能充分獲得孔深的問題，若是 10要改善此問題，則有比較於孔開口部的寬度不能充分獲得 底面的密度問題，或是所形成之孔的側壁呈錐狀等問題。 本發明係鑑於習知蝕刻方法及電漿蝕刻處理裝置所具 有之上述問題而完成者，本發明之目的係在於提供充分的 蝕刻選擇比而能形成適當之孔的新穎且經改良之電漿蝕刻 15 方法及電漿蝕刻處理裝置。 【日月内 發明揭示： 依據本發明人等的檢討結果，有機系材料膜（光阻膜） 之蝕刻由電漿密度所支配，相對於離子能量之增加小，而 20要弄高無機系材料膜（矽氧化膜）之蝕刻選擇比，乃有必要 降低電漿密度且提高離子能量。此情形下，電漿之離子能 量於蝕刻之際以電極之自生偏壓電壓間接地把握，因此要 以阔鈾刻率及局鈾刻選擇比條件來鈾刻砍氧化膜，則以低 11 1222132 玖、發明說明 電浆密度及高偏壓條件來蝕刻的狀態爲有效。提高施加於 電極之高頻電力之頻率的話，以低電量可獲得所希望之電 紫密、度’故能大幅地降低使用電力。 胃此’以此原理而要解決上述課題，而依據本發明之 5 話’乃提供一種蝕刻方法，係將處理氣體導入氣密 容器內，以對於對向設置之上部電極及下部電極之 少-方施加高頻電力而將前述處理氣體予以電漿化，且 圖案化之遮罩材作爲遮罩而對形成在載置於前述 Τ*$«極之被處理體的被處理膜進行蝕刻的方法，其特徵 10在於前述處理氣體所形成之電漿中的電子密度爲8 X 109 /cm3以上8 X l〇1()/Cm3以下，且前述電漿中之前述電極 間之下部電極附近所產生之自生偏壓電壓爲2000V以上 3000V以下。 依據本發明之上述蝕刻方法，藉著低電漿電子密度、 15 高自生偏壓電壓以進行蝕刻處理，而能更大幅地獲得對被 蝕刻膜之蝕刻率與遮罩材膜之被蝕刻膜的蝕刻選擇比，且 側面能相對於被處理體表面以略垂直的平滑面狀態，底面 之寬度亦以相對於開口部之寬度而將充分確保寬度之細微 孔形成在被蝕刻材。 20 又，最好是可對下部電極施加具有第1頻率之第1高 頻電力、及具有比第1頻率低之第2頻率的第2高頻電力 。此情形下，第1頻率最好是設成40MHz，第2頻率設 成3.2MHz。而且，最好是施加於前述下部電極之40MHz 12 1222132 玖、發明說明 的電力密度設爲0.32W/cm2以上3.2W/cm2以下，施加 於前述下部電極之3.2MHz的電力密度設爲1.6W/cm2以 上6.4W/cm2以下。 爲了解決上述課題，依據本發明之其他觀點，乃提供 5 —種蝕刻方法，係將處理氣體導入氣密的處理容器內，以 對於對向設置之上部電極及下部電極之至少一方施加高頻 電力而將前述處理氣體予以電漿化，且以預先經圖案化之 遮罩材作爲遮罩而對形成在載置於前述下部電極之被處理 體的被處理膜進行蝕刻的方法，其特徵在於前述下部電極 10 被施加電力密度爲0_32W/cm2以上3.2W/cm2以下且具 有40MHz之第1頻率的第1高頻電力，及被施加電力密 度爲1.6W/cm2以上6.4W/cm2以下且具有3·2ΜΗζ之 第2頻率的第2高頻電力。 依據本發明之上述蝕刻方法，藉著對電漿蝕刻裝置之 15 下部電極施加頻率不同之二系統高頻電力(例如第1頻率 爲40MHz，第2頻率爲3·2ΜΗζ)而能以低電漿電子密度、 高自生偏壓電壓來進行蝕刻處理。 又，前述被蝕刻膜可爲含有矽之氧化膜，而且前述蝕 刻亦可相對於矽氮化膜而選擇性地蝕刻含有矽之氧化膜。 2〇 爲了解決上述課題，本發明之其他觀點，乃提供一種 電漿蝕刻裝置，係將處理氣體導入氣密的處理容器內，以 對於對向設置之電極施加高頻電力而將前述處理氣體予以 電駿化’且以預先經圖案化之遮罩材作爲遮罩而對形成在 13 1222132 玖、發明說明 載置於前述下部電極之被處理體的被蝕刻膜進行蝕刻的電 漿蝕刻裝置，其特徵在於前述處理氣體所形成之電漿中的 電子密度爲8 X 109/cm3以上8 X 101()/cm3以下，且前 述電漿中之前述電極間之下部電極附近所產生之自生偏壓 5 電壓爲2000V以上3000V以下，且前述下部電極被施加 具有第1頻率之第1高頻電力、及具有比第1頻率低之第 2頻率的第2高頻電力。 依據本發明之上述電漿蝕刻裝置，藉著低電漿電子密 度、高自生偏壓電壓以進行蝕刻處理，而能更大幅地獲得 10對被蝕刻膜之蝕刻率與遮罩材膜之被蝕刻膜的蝕刻選擇比 ，且側面能相對於被處理體表面以略垂直的平滑面狀態， 底面之寬度亦以相對於開口部之寬度而將充分確保寬度之 細微孔形成在被蝕刻材。 又，前述第1頻率最好是設成40MHz，前述第2頻率 15設成3·2ΜΗζ。而且，最好是施加於前述下部電極之 40MHz的電力密度設爲〇.32W/cm2以上3.2W/cm2以下 ，施加於前述下部電極之3·2ΜΗζ的電力密度設爲1.6W/ cm2以上6.4W/cm2以下。 爲了解決上述課題，本發明之其他觀點，乃提供一種 2〇電漿蝕刻裝置，係將處理氣體導入氣密的處理容器內，以 對於對向設置之電極施加高頻電力而將前述處理氣體予以 電漿化，且以預先經圖案化之遮罩材作爲遮罩而對形成在 載置於前述下部電極之被處理體的被蝕刻膜進行蝕刻的電 14 1222132 玖、發明說明 漿蝕刻裝置，其特徵在於前述下部電極被施加電力密度爲 0.32W/cm2以上3.2W/Cm2以下且具有40MHz之第1 頻率的第1高頻電力，及被施加電力密度爲1.6W/cm2 以上6.4W/cm2以下且具有3·2ΜΗζ之第2頻率的第2高 5 頻電力。 依據本發明之上述蝕刻裝置，藉著對下部電極施加頻 率不同之二系統高頻電力(例如第1頻率爲40MHz，第2 頻率爲3·2ΜΗζ)而能以低電漿電子密度、高自生偏壓電壓 來進行蝕刻處理。 10 爲了解決上述課題，本發明之其他觀點，乃提供一種 蝕刻方法，係將處理氣體導入氣密的處理容器內，以對於 對向設置之電極施加高頻電力而將前述處理氣體予以電漿 化，且以預先經圖案化之遮罩材作爲遮罩而對形成在載置 於前述下部電極之被處理體的被蝕刻膜進行蝕刻的方法， 15 其特徵在於前述處理氣體所形成之電漿中的電子密度爲1 X 101()/cm3以上8 X HT/cm3以下，且前述電漿中之前 述電極間之下部電極附近所產生之自生偏壓電壓爲1000V 以上3000V以下。 依據本發明之上述蝕刻方法，藉著低電漿電子密度、 20 高自生偏壓電壓以進行蝕刻處理，而能更大幅地獲得對被 蝕刻膜之蝕刻率與遮罩材膜之被蝕刻膜的蝕刻選擇比，且 側面能相對於被處理體表面以略垂直的平滑面狀態，底面 之寬度亦以相對於開口部之寬度而將充分確保寬度之細微 1222132 玖、發明說明 孔形成在被蝕刻材。 又，最好是可對下部電極施加具有第1頻率之第1高 頻電力、及具有比第1頻率低之第2頻率的第2高頻電力 ，此情形下，第1頻率最好是設成1⑻MHz，第2頻率設 5 成3.2MHz。而且，最好是施加於前述下部電極之 100MHz的電力密度設爲0.13W/cm2以上1.4W/cm2以 下，施加於前述下部電極之3.2MHz的電力密度設爲2.7W /cm2 以上 8.2W/cm2 以下。 爲了解決上述課題，依據本發明之其他觀點，乃提供 10 —種蝕刻方法，係將處理氣體導入氣密的處理容器內，以 對於對向設置之上部電極及下部電極之至少一方施加高頻 電力而將前述處理氣體予以電漿化，且以預先經圖案化之 遮罩材作爲遮罩而對形成在載置於前述下部電極之被處理 體的被處理膜進行蝕刻的方法，其特徵在於前述下部電極 被施加電力密度爲0· 13W/cm2以上1.4W/cm2以下且具 有100MHz之第1頻率的第丨高頻電力，及被施加電力密 度爲2 · 7W/cm2以上8 · 2W/cm2以下且具有3·2ΜΗζ之 第2頻率的第2高頻電力。 依據本發明之上述蝕刻方法，藉著對電漿蝕刻裝置之 20下部電極施加頻率不同之二系統高頻電力(例如第1頻率 爲100MHz，第2頻率爲3.2MHz)而能以低電漿電子密度 、高自生偏壓電壓來進行蝕刻處理。 又，則述遮罩材可爲有機物膜，而且此有機膜亦可爲 16 1222132 玖、發明說明 遮罩。又，前述被蝕刻膜亦可爲無機絕緣膜。 爲了解決上述課題，本發明之其他觀點，乃提供一種 電漿蝕刻裝置，係將處理氣體導入氣密的處理容器內，以 對於對向設置之電極施加高頻電力而將前述處理氣體予以 5 電漿化，且以預先經圖案化之遮罩材作爲遮罩而對形成在 載置於前述下部電極之被處理體的被蝕刻膜進行蝕刻的電 漿蝕刻裝置，其特徵在於前述處理氣體所形成之電漿中的 電子密度爲1 X 101()/cm3以上8 X 101Q/cm3以下，且前 述電漿中之前述電極間之下部電極附近所產生之自生偏壓 10 電壓爲1000V以上3000V以下，且前述下部電極被施加 具有第1頻率之第1高頻電力、及具有比第1頻率低之第 2頻率的第2高頻電力。 依據本發明之上述蝕刻裝置，藉著低電漿電子密度、 高自生偏壓電壓以進行蝕刻處理，而能更大幅地獲得對被 15 蝕刻膜之蝕刻率與遮罩材膜之被蝕刻膜的蝕刻選擇比，且 側面能相對於被處理體表面以略垂直的平滑面狀態，底面 之寬度亦以相對於開口部之寬度而將充分確保寬度之細微 孔形成在被蝕刻材。 又，前述第1頻率最好是設成100MHz，前述第2頻 2〇 率設成3.2MHz，而且’最好是施加於下部電極之 100MHz的電力密度設爲0.13W/cm2以上1.4W/cm2以 下，施加於前述下部電極之3.2MHz的電力密度設爲2.7W /cm2 以上 8.2W/cm2 以下。 17 1222132 玖、發明說明 爲了解決上述課題，依據本發明之其他觀點，乃提供 一種電漿蝕刻裝置，係將處理氣體導入氣密的處理容器內 ，以對於對向設置之上部電極及下部電極之至少一方施加 筒頻電力而將前述處理氣體予以電漿化，且以預先經圖案 5化之遮罩材作爲遮罩而對形成在載置於前述下部電極之被 處理體的被處理膜進行蝕刻的方法，其特徵在於前述下部 電極被施加電力密度爲〇· 13W/cm2以上1.4W/cm2以下 且具有100MHz之第1頻率的第1高頻電力，及被施加電 力密度爲2.7W/cm2以上8.2W/cm2以下且具有3·2ΜΗζ 10 之第2頻率的第2高頻電力。 依據本發明之上述蝕刻裝置，藉著對電漿蝕刻裝置之 下部電極施加頻率不同之二系統高頻電力(例如第1頻率 爲100MHz，第2頻率爲3·2ΜΗζ)而能以低電漿電子密度 、高自生偏壓電壓來進行蝕刻處理。 15 又’於本說明書中，高頻電力之電力密度乃指施加於 電極之每一單位面積之高頻電力量。又，本說明書中之 lmTOrr 設爲（10_3 X l〇l325/760)Pa，lsccm 設爲（ΗΓ6/ 60)m3/sec 〇 t實施方式3 20 發明之最佳實施樣態： 以下參照所附圖式來詳細說明本發明之處理裝置之最 佳實施樣態。又，於本說明書及圖式中，有關實質上具有 相同功能構成之構成要素則賦予相同標號而省略重複的說 18 1222132 玖、發明說明 明。 (第1實施樣態） 首先’〜邊參照圖式一邊來說明本發明之一實施樣態 之電娥触刻裝置的構成。第1圖表示電漿蝕刻裝置1〇〇之 5構成的槪略斷面圖。 如第1圖所示，電漿蝕刻裝置1〇〇具有接地之氣密的 處理容器104。處理室102形成在處理容器1〇4內部。於 處理室102內，被處理體之例如兼具載置半導體晶圓w 之載置台的導電性下部電極106呈可上下移動地配置。下 1〇部電極106藉著溫度調節機構（圖式未顯示）而維持在一定 溫度’且傳熱氣體以一定的壓力從傳熱供給機構（圖式未 顯示）供給至半導體晶圓W與下部電極106之間。對向於 下部電極106之載置面的位置形成上部電極108，在圖式 之例子中係藉由處理容器104而接地。 又，處理容器104之上部形成連接氣體供給源（圖式 未顯示）之導入口 132，而形成可將一定的處理氣體導入 處理容器104內的狀態。已導入處理容器104內之處理氣 體藉著多數形成在上部電極108之氣體吐出口 109而可導 入處理室102內。處理氣體例如爲C4F6氣體、Ar氣體及 20 〇2氣體之混合氣體。 處理容器104下部設置與排氣機構（圖式未顯示）連接 之排氣管136，藉此排氣管136達到真空抽引的狀態而使 處理容器104內保持一定的真空度例如50mTon:。又，於 19 1222132 玖、發明說明 體的構成。第2圖表示本實施樣態之被處理體200之構成 的槪略斷面圖。同圖（a)表示實施本實施樣態之蝕刻處理 前的斷面圖，同圖（b)表示該蝕刻處理中途的斷面圖，同 圖（c)表示實施該蝕刻處理後的斷面圖。 5 被處理體200係如第2圖（a)所示，形成在例如以光 刻（照射蝕刻）步驟預先圖案化之遮罩層202及其下層之被 蝕刻層204例如矽基板206上部。遮罩層202可使用例如 X線用或準分子雷射用光阻。被蝕刻層204例如爲矽氧化 膜，然而亦可爲添加了硼或磷的矽氧化膜。又，亦可在遮 10罩層202與被蝕刻層204之間具有其他材料所構成之膜的 構成。 對如此的被處理體200施予本實施樣態之蝕刻處理的 話，如第2圖（c)所示相對於遮罩層202之孔徑CD1(以下 亦稱頂CD)形成底徑CD2(以下亦稱底CD)、從被触刻層 15 204表面至深度D3的孔。此時，遮罩層202之孔入口附 近的肩部208形成從初期表面至涂度D2最被削除的狀態 〇 (蝕刻結果之裝置依賴性） 其次說明藉著本實施樣態之電漿蝕刻裝置100及習知 20 電漿蝕刻裝置10及20而對上述被處理體200施予軸刻處 理時的結果。 第3圖表示使用被處理層204以熱氧化在砂基板上形 成之厚度2100nm之砂氧化膜，遮罩層202以厚度650nm 21 1222132 玖、發明說明 之流量爲33sccm、Ar氣體之流量爲500sccm、02氣體之 流量爲24sccm。處理容器內的壓力爲50mTorr，施加電力 爲40KHZ500W與3.2KHZ1500W。上部電極與被處理體之 半導體晶圓表面的距離爲27mm，半導體晶圓內面之傳熱 5 氣體壓力在中心部位爲7Torr，在周緣部位爲40ΤΟΙΓ，下 部電極106的溫度設定在20°C。對於被處理體的構成、 各測定項目等與對於第3圖相同的部分將省略其說明。 依據測定結果，蝕刻率依照裝置20、裝置10、裝置 100的順序而變高，在相同的時間若是蝕刻率愈高則蝕刻 10 深度獲得愈深。但是蝕刻選擇比以裝置100爲最高。如前 述內容，在要形成深的孔時亦不會破壞遮罩層202而進行 蝕刻處理，故蝕刻選擇比高的情形爲重要。 由以上的結果可得知特別是触刻選擇比，裝置100爲 最大而約比裝置10及裝置20高二倍，因此可得知裝置 15 100於有必要將蝕刻選擇比弄大的蝕刻處理步驟中乃爲有 用的裝置。 第5圖係綜合表示第3圖及第4圖的結果。在此說明 依據第3圖及第4圖所示之各裝置之蝕刻條件下表示電漿 電子密度Ne及自生偏壓電壓vdc。 20 裝置100之電漿電子密度Ne在取代處理氣體而改以 僅供給Ar氣體的情形下，每lcm3爲3·〇 X 1〇ig。又，自 生偏壓電壓Vdc取代處理氣體而僅供給Ar氣體時爲 147〇V。裝置10之電漿電子密度Ne在僅爲Ar氣體的情 24 1222132 玖、發明說明 自生偏壓電壓Vdc之上限從選擇性之觀點(一旦自生偏壓 電壓Vdc過大就會降低蝕刻選擇比)而論係在2000V以下 ，最好是在1600V以下爲實用。 (蝕刻結果之磁場依賴性） 5 其次說明蝕刻結果之賦予垂直於電場之方向之水平磁 場強度依賴性。第6圖及第7圖表示蝕刻結果之磁場依賴 性。在此說明，被蝕刻層204係以CVD法於矽氮化膜 (SiN)層上形成之厚度1500nm之矽氧化膜(BSG)，遮罩層 202係使用以多層光阻步驟而形成0 0.17/zm之孔圖案厚 10 度900nm的有機遮罩’對120、60、30、OGauss之各磁場 強度變化C4F6氣體流量而獲得底CD及蝕刻選擇比的變化 。過蝕刻全部爲40%。 此時，共通的蝕刻條件在處理容器內壓力爲40mToir 、上部電極108/處理容器104內壁溫度係設定60/60°C 15 ，下部電極106之溫度乃與晶圓內面之傳熱氣體壓力（例 如對晶圓之中心部、周緣部的背側氣體壓力）一同地依各 條件而調整成使晶圓溫度達到140〜15CTC。施加壓力爲 40MHz450W、3.2MHzl800W。又，上部電極 1〇8 與晶圓 之間的距離ye4爲27mm。此情形下於分別的處理氣體流 20 量，對Ar氣體爲500sccm、02氣體爲20sccm變更C4F6 氣體的流量而進行蝕刻處理，並測定底CD及蝕刻選擇比 〇 第6圖中的橫軸爲底CD(nm)，縱軸爲蝕刻選擇比。 26 1222132 玖、發明說明 寫在標繪圖附近的數字袠示c4f6氣體流量。將磁場強度 在半導體晶圓中心部位變更成〇、30、60、120Gauss的情 形下，GF6氣體流量小而氧氣流量比率大時，可獲得大的 底CD，然而會有降低蝕刻選擇比的傾向。 5 可獲得相同底CD之c4F6氣體流量條件的情形下，可 得知磁場強度弱的話則蝕刻率低，可獲得大的蝕刻選擇比 而移至較佳方向。亦即，藉著將磁場強度弄小而使電子封 閉效果小且電子會被接地吸收。因此，要降低電漿電子密 度Ne而提高電子溫度。以上昇電子溫度而使電子的運動 1〇活潑，電子變得易進入下部電極106，其結果則使自生偏 虜電壓Vdc變高。即’將磁場強度設得小的話，電漿電子 密度Ne降低而自生偏壓電壓Vdc變高，故此可作爲較佳 的蝕刻條件。又，可獲得相同底CD之C4F6氣體流量條件 的情形下’可獲得大的底CD，因此可達到高電漿電子密 15度N2、低自生偏壓電壓Vdc之最佳蝕刻條件。 第7圖表示以第6圖之虛線表示之底CD相等（175nm 附近)時之蝕刻率、蝕刻選擇比及底CD，如此一來，磁場 強度爲零且〇2氣體流量爲34sccm的情形下，可大幅獲得 對於ArF準分子雷射用光阻之蝕刻選擇比。此時電漿電子 2〇密度Ne在僅供給Ar氣體的情形下爲1() X 1〇iG/cm3， 自生偏壓電壓Vdc同爲1200V，而在實用上之蝕刻選擇比 有必要確保在10以上’右是也考慮蝕刻率及底CD之値 的話，則磁場最好是在30GaiiSS以下。 27 1222132 玖、發明說明 (蝕刻結果之施加電力依賴性） 其次就半導體晶圓中心部位磁場爲零的情形’說明蝕 刻結果之施加電力依賴性。第8圖表示蝕刻結果之施加電 力依賴性的表。與第7圖所示相同被處理體構造。又’上 5 部電極108與晶圓之間的距離設爲27mm，過蝕刻全部爲 30% 〇 如第8圖所示，裝置100之處理容器內的壓力爲 ^ 60mTorr、上部電極108/處理容器104內壁/下部電極 106的溫度分別設定爲60/60/30°C，處理氣體之流量上 10 ，相對於C4F(H)氣體設定爲3〇SCCm、Ar氣體設定爲 500sccm、02氣體設定爲20sccm，施加電力爲 3.2MHzl400W(45W/cm2)，將由 40MHz 高頻電源 122 所 賦予之電力變更爲 300(0.96W/cm2)、450(1.4W/cm2)及 600(1.9W/cm2)而進行蝕刻處理，以測得遮罩層202的殘 15 餘厚度。 由上述結果可得知施加電力低的話，肩部及平坦部/ 光阻大幅地殘餘，可得知至少此時於僅供給Αι:氣體時之 每lcm3電漿電子密度Ne爲7 X 109〜1.5 X 101G及相同 地僅供給Ar氣體時之自生偏壓電壓VdclOOOV，乃可實用 20 。由於電漿電子密度Ne過小則會降低蝕刻率，因此在僅 供給Ar氣體時是1 X 109/cm3以上，最好是5 X 1〇9/ cm3 ° (蝕刻時之電漿狀態) 28 1222132 玖、發明說明 第9圖係綜整各電漿蝕刻裝置所構成之蝕刻條件的表 。如第9圖所示，電漿蝕刻裝置1〇 一般使用之蝕刻條件 係對下部電極106施加13.56MHz的高頻電力，水平磁場 設定爲129GauSS，僅供給Ar氣體時之電漿中的電子密度 5爲3 X 1〇1G/cm3以上1 X lon/cn^以下。且在電極間之 下部電極106附近所產生之自生偏壓電壓爲400V以下。 又，電漿蝕刻裝置20 —般使用的蝕刻條件係對上部 電極8施加60MHz，對下部電極1〇6施加2MHz的高頻電 力，以不賦予磁場的狀態而僅供給Ar氣體時之電漿中的 10 電子密度爲1 X 10u/cm3以上2 X 10u/cm3以下。且在 電極間之下部電極106附近所產生之自生偏壓電壓爲 700V以下。 另一方面，本實施樣態之電獎蝕刻裝置100係對下部 電極106施加40MHz及3.2MHz之二系統高頻電力，以 15 30Gauss以下的強度施加水平磁場。 此時如上述已說明對各參數的依賴性，於低電漿電子 密度Ne，高自生偏壓電壓Vdc的領域使各參數最適切化 的話，則可在寬廣範圍中實用，因此僅供給Ar氣體時之 電漿電子密度Ne爲1 X 10n/cm3以上1 X 10n/cm3以 20 下。且可得知在電極間之下部電極106附近所產生之僅供 給Ar氣體時之自生偏壓電壓最好爲500V以上700V以下 。而且更好的情形是僅供給Ar氣體時之電漿電子密度 爲5 X 109/cm3以上3 X l〇1G/cm3以下。且可得知在戆 29 1222132 玖、發明說明 極間之下部電極106附近所產生之僅供給Ar氣體時之自 生偏壓電壓最好爲900V以上1600V以下。 可得知進行此蝕刻處理之電漿電子密度Ne及自生偏 壓電壓Vdc的領域，於前述圖式第12圖c領域乃係利用 5與習知不同之電漿狀態之蝕刻方法及電漿蝕刻裝置。 (使用處理氣體時） 說明對上述電漿蝕刻裝置100供給處理氣體而進行餓 刻時的結果。又’磁石並非賦予垂直於電場的水平磁場者 ，係於半導體晶圓W之周圍形成磁場而封住電漿的磁石 10 ，且半導體晶圓W之端部磁場強度形成在10高斯以下。 首先，導入處理氣體而將施加於下部電極之不同的頻率設 成40MHz與3_2MHz，改變分別的電力大小而進行蝕刻處 理，電力大小而進行蝕刻處理而測定此時之自生偏壓電壓 Vdc與電漿電子密度。將標繪此測定結果表示於第13圖 15 。此第13圖之橫軸表示自生偏壓電壓Vdc，縱軸表示電 漿電子密度。 對第14圖(a)所示之被處理體300進行蝕刻處理。此 被處理體300如下所示而形成。在半導體基板之矽基板 302上形成氮化膜層306以作爲保護膜。其次，全而地以 2〇 例如VCD(化學氣相沉積法)形成BPSG等矽氧化膜層3〇8 以作爲絕緣膜層。接著於矽氧化膜層308上塗布光阻膜之 後，藉著形成孔312之光阻圖案而形成光阻層310 ° 其次，相對於上述如此形成之被處理體’藉著上 30 1222132 玖、發明說明 述電漿蝕刻裝置100而將作爲被蝕刻層之矽氧化膜層308 相對於矽氮化膜層306選擇性地蝕刻，而在閘304間極形 成孔312。 進行此蝕刻處理之際，其基礎條件（1)係供給C4F6氣 5 體28sccm、Ar氣體500sccm、02氣體20sccm作爲處理氣 體，處理容器內之壓力爲50mTorr，上部電極108與被處 理體之半導體晶圓表面之距離爲27mm，半導體晶圓內面 之傳熱氣體壓力在中心部設爲7Torr，周緣部爲40Torr， 上部電極108之溫度設定在6(TC，下部電極106之溫度 10 設定在20°C，側壁爲60°c。被處理體之半導體晶圓的直 徑爲8英吋。 以此基礎條件（1)，首先將施加於下部電極106之電力 3.2MHz設爲Ολν，即，不施力口 3.2MHz的高頻電力而僅將 40MHz之高頻電力分別以變更爲500W(1.6W/cm2)、 15 1000W(3.2W/cm2)、1500W(4.8W/cm2)、2000W(6.4W/ cm2)而進行蝕刻。接著將施加於下部電極106之施加電力 固定在40MHz500W(1.6W/cm2)、且將3.2MHZ之高頻電 力分別以變更爲 5〇〇W(1.6W/cm2)、1000W(3.2W/cm2) 、1500W(4.8W/cm2)而進行蝕刻。於此等分別的蝕刻實 20 驗中，將測定電漿電子密度Ne與電極間之下部電極1〇6 附近產生之自生偏壓電壓所標繪的結果表示於第13圖。 而且，變更處理氣體而分別進行同樣的蝕刻處理。具 體而言，以C5H8氣體llsccm、Ar氣體500sccm、02氣體 31 1222132 玖、發明說明 llsccm作爲處理氣體且以上述條件進行蝕刻處理，接著 以 C4H6 氣體 lOsccm、Ar 氣體 200sccm、C0 氣體 50sccm 、〇2热體5sccm作爲處理氣體且以上述條件進行触刻處 理。將此條件下的電漿電子密度Ne與自生偏壓電壓所標 5 繪的結果亦表示於第13圖。 依據此第13圖所示之測定結果，可得知僅改變 40MHz之高頻電力而施加於下部電極1〇6的情形下，而 隨著將40MHz之施加電力大小漸漸設大成爲500W(1.6W /cm2)、1000W(3.2W/cm2)、1500W(4.8W/cm2)、 10 2000W(6.4W/Cm2)則電漿電子密度Ne亦變大。相對於此 ，可得知僅改變3·2ΜΗζ之高頻電力而施加於下部電極 106的情形下，而隨著將3.2MHz之施加電力大小漸漸設 大成爲 〇W、500W(1.6W/cm2)、1000W(3.2W/cm2)、 1500W(4.8W/cm2)則電漿電子密度Ne幾乎不變。又，依 15 據此第13圖所示之測定結果，可得知即使處理氣體之種 類不同亦具有與上述情形同樣的傾向。 其次說明以上述如此獲得之第13圖所示之測定結果 爲基礎且以各式各樣的電漿電子密度Ne與自生偏壓電壓 的組合而對第14圖所示之被處理體300進行蝕刻處理， 20 測定戈5刻率、所形成之孔的錐形角、選擇比的結果。 首先，進行此蝕刻處理之際的基礎條件(2)，係供給 C4F6 氣體 22sccm、Ar 氣體 500sccm、〇2 氣體 20sccm 作 爲處理氣體，處理容器內之壓力爲50mTotT，上部電極 32 1222132 玖、發明說明 108與被處理體之半導體晶圓表面之距離爲27mm，半導 體晶圓內面之傳熱氣體壓力在中心部設爲7T0rr，周緣部 爲40Torr，上部電極108之溫度設定在60°C，下部電極 106之溫度設定在2(TC，側壁爲60°C。 5 以此基礎條件(2)，首先(a)以低電漿電子密度Ne(低密 度)且爲高自生偏壓電壓(高偏壓)進行蝕刻。具體而言，例 如將施加於下部電極106之施加電力設爲40MHz500W， 3.2MHzl600W。 其次以低電漿電子密度Ne(低密度)且係低自生偏壓電 10壓(低偏壓)進行蝕刻。具體而言，例如將施加於下部電極 106之施加電力設爲40MHz500W，3.2MHz800W。接著(c) 以高電漿電子密度Ne(高密度）且爲高自生偏壓電壓(高偏 壓)進行蝕刻。具體而言，例如將施加於下部電極106之 施加電力設爲 40MHzl900W，3.2MHz800W。 15 其次(d)係以高電漿電子密度Ne(高密度)且係高自生偏 壓電壓(高偏壓)進行蝕刻。具體而言，例如將施加於下部 電極106之施加電力設爲40MHzl900W，3.2MHzl600W 。接著(e)以中等電漿電子密度Ne(中密度)且爲中等自生 偏壓電壓（中偏壓)進行蝕刻。具體而言，例如將施加於下 20 部電極106之施加電力設爲40MHzl200W， 3.2MHzl200W。 進行此等蝕刻處理而將測定蝕刻率、錐形角、選擇比 的結果綜整於第15圖。於第15圖中，蝕刻率係測定被蝕 33 1222132 玖、發明說明 刻膜之BPSG膜的蝕刻率，錐形角係測定第14圖卬)所示 之相對於被處理體上面成平行線之蝕刻後之孔的側壁的傾 斜角0，選擇比係測定相對於遮罩材之光阻膜的BPSG膜 之3¾擇比(BPSG |吴之触刻率/光阻膜之触刻率)者。 5 依據第15圖所7K之測定結果，可得知以(a)低電漿電 子密度Ne(低密度)且高自生偏壓電壓(高偏壓)進行蝕刻的 情形下，不但爲較高的蝕刻率，且垂直形狀亦佳，而且選 擇比亦變大。 如此一來，以低電漿電子密度Ne且高自生偏壓電壓 10 Vdc的範圍進行蝕刻處理的狀態下，能獲得被蝕刻膜之 BPSG膜之蝕刻率能以高的狀態，而相對於遮罩材之光阻 的BPSG膜的蝕刻選擇比大，且能形成具有平滑的略垂直 側壁而相對於開口部之寬度亦能確保底面寬度的孔。
在實用上，例如低電漿電子密度Ne爲5 X 109/cm3 15 〜1 X l〇n/cm3且高自生偏壓電壓Vdc爲1000V〜3000V 的範圍爲宜，而且低電漿電子密度Ne爲8 X 109/cm3 〜8 X 101G/cm3且高自生偏壓電壓Vdc爲2000V〜3000V 的範圍更佳。施加電力的情形在40MHz爲100W(0.32W/ cm2)以上 1000W(3.2W/cm2)以下，3·2ΜΗζ 爲 20 200W(0.64W/cm2)以上 2000W(6.4W/cm2)以下爲宜，而 且 3.2MHz 爲 500W(1.6W/cm2)以上 2000W(6.4W/cm2) 以下更好。 (第2實施樣態） 34 1222132 玖、發明說明 其次參照圖式來說明本發明之第2實施樣態。上述第 1實施樣態已就於電漿蝕刻裝置100將施加於下部電極 106之二種高頻電力設定在40MHZ與3.2MHz的狀態提出 說明，而第2實施樣態係說明將施加於下部電極1〇6之二 5 種高頻電力設定在100MHz與3·2ΜΗζ的狀態。因此’第 2實施樣態之電漿蝕刻裝置1〇〇的高頻電源122係構成可 將100MHz之高頻電力予以變化的狀態。 又，磁石130係於半導體晶圓W之周圍形成磁場而 封住電漿的磁石，且半導體晶圓W之端部磁場強度形成 10 在10高斯以下。 說明對上述電漿蝕刻裝置100供給處理氣體而進行蝕 刻的結果。首先，導入處理氣體而將施加於下部電極之不 同的頻率設成100MHz與3.2MHz，改變分別的電力大小 而進行蝕刻處理，並測定此時之自生偏壓電壓Vdc與電漿 15 電子密度。將標繪此測定結果表示於第16圖。此第16圖 之橫軸表示自生偏壓電壓Vdc，縱軸表示電漿電子密度。 在此說明對使用第2圖所示之直徑300mm之半導體 晶圓的被處理體200進行蝕刻處理以形成孔。又，各膜厚 例如虧罩層202爲202mm，被蝕刻層204爲2//m。 2〇 進行此蝕刻處理之際，其基礎條件(3)係供給C4F6氣 體70sccm、Ar氣體lOOOsccm、02氣體47sccm作爲處理 氣體，處理容器內之壓力爲50mT〇rr，上部電極108與被 處理體之半導體晶圓表面之距離爲40mm，半導體晶圓內 35 1222132 玖、發明說明 面之傳熱氣體壓力在中心部設爲lOTorr，周緣部爲50Torr ，上部電極108之溫度設定在60°C，下部電極106之溫 度設定在20°C，側壁爲6(TC。磁石130之磁場強度約略 300Gauss以達到晶圓周緣部約略5Gauss的狀態。 5 以此基礎條件(3)，首先將施加於下部電極106之電力 3.2MHz設爲0W，即，不施力口 3.2MHZ的高頻電力而僅將 100MHz之高頻電力分別以變更爲100W(0.13W/cm2)、 200W(0.27W/cm2)、500W(0.68W/cm2)、1000W(1.4W/ cm2)、1500W(2.1W/cm2)、2000W(2.7W/cm2)、 10 2500W(3.1W/cm2)而進行蝕刻處理。接著將施加於下部 電極106之施加電力固定在100MHz500W(0.68W/cm2)、 且將3.2MHZ之高頻電力分別以變更爲1000W(1.4W/ cm2)、2000W(2.7W/cm2)、3000W(4.2W/cm2)、 4000W(5.6W/cm2)、5000W(6.2W/cm2)、6000W(8.2W/ 15 cm2)而進行蝕刻。於此等分別的蝕刻實驗中，將測定電漿 電子密度Ne與電極間之下部電極106附近產生之自生偏 壓電壓所標繪的結果表示於第16圖。 依據此測定結果，可得知僅改變100MHz之高頻電力 而施加於下部電極106的情形下，而隨著將100MHz之施 20 加電力大小漸漸設大成爲100W、200W、500W、1000W 、1500W、2000W、2500W則電漿電子密度Ne亦變大。 相對於此，可得知僅改變3.2MHz之高頻電力而施加於下 部電極106的情形下，即使是隨著將3·2ΜΗζ之施加電力 36 1222132 玖、發明說明 大小漸漸設大成爲500W、1000W、2000W、3000W、 4000W、5000W、6000W則電漿電子密度Ne亦幾乎不變 。又，處理氣體係使用包含C4F8的處理氣體來取代C4F6 的情形下，即使處理氣體之種類不同亦具有與上述情形同 5 樣的傾向。 其次，除了以上述實驗所進行之蝕刻處理之外，亦進 行將施加於下部電極之100MHz的電力大小與3.2MHz電 力大小的組合予以變更而進行各式各樣的蝕刻處理，而測 定進行各蝕刻處理後之蝕刻膜204的蝕刻率與蝕刻選擇比 1〇 。在此說明，所謂蝕刻選擇比係對於遮罩層202之被蝕刻 層204之蝕刻率的比，若是使用第2圖(b)所示之參數時則 爲 D3，/D2,。 以第17圖及第18圖表示此測定結果。第17圖係橫 軸取3·2ΜΗζ高頻電力的大小(Pawer)，縱軸取100MHz高 15 頻電力的大小(Pawer)者，且係以圖表示連接相同鈾刻率之 蝕刻率等高線與連接相同蝕刻選擇比之等高線者。又，第 18圖橫軸取高自生偏壓電壓Vdc，縱軸取低電漿電子密度 Ne者，與第17圖同樣地以圖表示連接相同蝕刻率之触刻 率等高線與連接相同蝕刻選擇比之等高線者。 2〇 首先看第17圖即可瞭解在測定的範圍愈朝向該圖右 下的領域，即100MHz之高頻電力的大小爲小，而在 3.2MHz之高頻電力愈大貝[J被鈾刻膜204之倉虫亥[J率與蝕亥[j 選擇比均愈大。3·2ΜΗζ之高頻電力大小至6000W具有同 37 1222132 砍、發明說明 樣的傾向。 在此說明100MHz之電力(即電漿電子密度Ne)太小的 話，則蝕刻率會變得太小而非適當，一旦3.2MHz電力太 大則會降低蝕刻選擇比，故不適當。 5 實用上，由於被蝕刻膜204之蝕刻率有必要在2000/ min以上，而蝕刻選擇比爲3以上，因此以3.2MHz之高 頻電力大小爲 2000W(2.7W/cm2)以上 6000W(8.2W/cm2) 以下，100MHz之高頻電力大小爲i〇〇w(〇.13W/cm2)以 上1000W(1.4W/cm2)以下範圍之各電力大小的組合爲宜 10 。即，藉著使用此範圍之各高頻電力大小的組合而能同時 獲得被蝕刻膜204之蝕刻率與蝕刻選擇比。 又，第18圖係改變看法的圖式，觀看此結果可得知 測定的範圍愈向同圖右下的領域的話，即電發電子密度 Ne愈低而自生偏壓電壓Vdc愈高，則被蝕刻膜204之蝕 15 刻率與蝕刻選擇比均愈大。 實用上，電漿電子密度Ne爲1 X i〇iG/cm3以上8 X 101G/cm3以下且自生偏壓電壓Vdc爲ιοοον以上 3000V以下的範圍爲宜。即，以將電漿電子密度Ne、自 生偏壓電壓Vdc設成此範圍而能同時獲得大的被蝕刻膜 20 204之蝕刻率與蝕刻選擇比。 如以上詳細的說明，藉著電漿蝕刻裝置1〇〇，以低電 漿電子密度Ne、高自生偏壓電壓Vdc的範圍且低磁場強 度來進行蝕刻處理的狀態，可獲得高的蝕刻率、餓刻選擇 38 1222132 玖、發明說明 比且能形成適正形狀的孔。 在此說明低電漿電子密度Ne、高自生偏壓電壓Vdc 的範圍係，例如在僅供給Ar氣體的情形下，電漿電子密 度Ne爲1 X 109/cm3以上1 X l〇u/cm3以下且自生偏 5 壓電壓Vdc爲500V以上2000V以下的範圍。 又，供給處理氣體的情形下，如第1實施樣態對下部 電極施加40MHz與3·2ΜΗζ的高頻電力時，實用上的電 漿電子密度Ne爲5 X 109/cm3以上1 X loH/cm3以下 且自生偏壓電壓Vdc爲1000V以上3000V以下的範圍爲 10 宜。更好的是電漿電子密度Ne爲8 X 109/cm3以上8 X 101G/cm3以下且自生偏壓電壓Vdc爲2000V以上3000V 以下的範圍。又，有關施加電力在40MHz爲100W(0.32W /cm2)以上 1000W(3.2W/cm2)以下，在 3_2MHz 爲 200W(0.64W/cm2)以上 2000W(6.4W/cm2)以下爲宜，更 15 好的是在 3·2ΜΗζ 爲 500W(l_6W/cm2)以上 2000W(6.4W /cm2)以下。 又，如第2實施樣態對下部電極施加100MHz與 3.2MHz的高頻電力時，實用上的電漿電子密度Ne爲1 X 101()/Cm3以上8 X 101G/Cm3以下且自生偏壓電壓Vdc 20 爲1000V以上3000V以下的範圍爲宜。施加電力在 100MHz 爲 100W(0.13W/cm2)以上 1000W(1.4W/cm2)以 下，在 3·2ΜΗζ 爲 2000W(2.7W/cm2)以上 6000W(8.2W/ cm2)以下爲宜。 39 1222132 玖、發明說明 又，低磁場強度係例如被處理體上的磁場強度爲 lOGauss以下來進行蝕刻處理爲宜。此情形下之磁場最好 是於處理容器壁附近形成用以封住電漿的磁場爲宜。本實 施樣態之一例係以磁石130構成磁石之N極與S極交互 5 配列於處理容器之周邊方向的多極磁石(MPM)。 以上已參照圖式而說明了本發明之蝕刻方法及電漿鈾 刻處理裝置之最佳實施樣態，惟本發明並不限於該例子。 明顯可知只要是此項業者在申請專利範圍所記載之技術思 想的範圍內可想到各種的變更例或修正例，而此等變更例 10 或修正例當然屬於本發明之技術範圍者。 例如，對於被蝕刻膜已舉出矽氧化膜的例子，惟並不 限於此。其他含有矽的氧化膜，例如添加碳的矽氧(SiOC) 膜、添加氫的矽氧(SiOH)膜、添加氟的矽氧(SiOF)膜等其 他低介電率膜亦可應用。 15 又，本發明除了平行平極型(平行平板電極型)之電漿 蝕刻裝置以外，亦可應用於誘導結合型電漿蝕刻裝置或電 子迴旋加速器共鳴型電漿蝕刻裝置等其他電漿蝕刻裝置。 又，上述第1及第2實施樣態之蝕刻處理的實驗，將 電極間距離設爲27mm，但不一定限定於此。然而電極間 2〇 距離設得太小的話，則被處理體表面之壓力分布（中心部 與周邊部的壓力差)會變大，而會產生降低蝕刻均一性的 問題，因此電極間距離爲35〜50mm爲宜。 參照第19圖來說明此情形。第19圖表示電漿氣體係 40 1222132 玖、發明說明 使用Ar氣體時之Ar氣體流量與晶圓中心部與周邊部的壓 力差ΛΡ的關係，比較電極間間距25mm之情形與40mm 之情形。如此圖所示，間距40mm的情形比25mm之情形 的壓力差ΛΡ小，又，間距25mm的情形下有隨著Ar氣 5 體流量之上昇而使壓力差ΛΡ急劇地變大的傾向，相對於 氣體流量爲〇.3L/min程度以上而壓力差AP超過 0.27Pa(2mTorr)的情形，間距40mm時不限於氣體流量而 壓力差小於〇.27Pa(2mTorr)。從此第19圖可想而知間距 約35mm以上不限於流量而可產生較佳的壓力差。 10 又，依據帕申定律(Paschens’law)，開始放電電壓Vs 於氣體壓力P與電極間距d的積pd爲某値時獲得極小値（ 帕申最小値），由於獲得帕申最小値之pd値在高頻電力之 頻率愈大會變得愈小，因此，如本發明要於高頻電力之頻 率大的情形下，將開始放電電壓Vs設小而容易地放電， 15 而使其穩定的話，若是氣體壓力p爲一定，則有必要將電 極間距離設得小，爰此，本發明之電極間距離以設於 50mm以下爲宜。又，以將電極間距離以設於50mm以下 的狀態而能將在處理室內的氣體存留時間弄短，因此可有 效地排出反應生成物，且亦能獲得可降低蝕刻中止的效果 20 ° 依據本發明，藉著對電漿蝕刻裝置之下部電極施加頻 率不同之二系統高頻電力，而能以低電漿電子密度Ne、 高自生偏壓電壓Vdc、低磁場強度來進行蝕刻處理，因此 41 玖、發明說明 能將被蝕刻膜蝕刻率與對於遮罩材膜之蝕刻膜的触刻選擇 比均設得大，且能形成具有平滑略垂直的側壁，且相對於 開口部之寬度亦能充分確保底面寬度的孔。 產業上的利用性： 5 本發明能適用於半導體裝置之製造步驟中的蝕刻方法 及電漿蝕刻處理裝置’特別是能適用於可提昇對於遮罩材 之被蝕刻材之蝕刻選擇比的蝕刻方法及電漿蝕刻處理裝置 者。 【圈式簡單說明】 10 第1圖表示有關本發明之第1實施樣態之電漿蝕刻裝 置100之構成的槪略斷面圖。 第2圖（a)〜（C)表示有關同該實施樣態之被處理體 200之構成的槪略斷面圖。 第3圖表示將X線用光阻使用於遮罩層2〇2時之各裝 15 置所形成之蝕刻結果的比較圖。 第4圖表示將波長193nm之ArF準分子雷射用光阻使 用於遮罩層202時之各裝置所形成之蝕刻結果的比較圖。 第5圖表示各裝置之蝕刻條件所構成之電漿電子密度 Ne及自生偏壓電壓Vdc圖。 20 第6圖表示蝕刻結果之磁場依賴性。 第7圖表示蝕刻結果之磁場依賴性。 第8圖表示蝕刻結果之施加電力依賴性。 第9圖係綜整各電漿蝕刻裝置所形成之蝕刻處理條件 42 1222132 玖、發明說明 Ο 第10圖表示電漿蝕刻裝置10之構成的槪略斷面圖。 第11圖表示電漿蝕刻裝置20之構成的槪略斷面圖。 第12圖表示蝕刻時之電漿蝕刻裝置內之自生偏壓電 5 壓Vdc及電漿電子密度Ne圖。 第13圖表示蝕刻時之電漿蝕刻裝置內之自生偏壓電 壓Vdc及電漿電子密度Ne圖。 第14圖（a)〜（b)表示有關同該實施樣態之被處理體 300之構成的槪略斷面圖。 10 第15圖係改變施加於下部電極之40MHz與3.2MHz 之高頻電力的大小而比較進行蝕刻實驗的結果。 第16圖表示本發明之第2實施樣態之蝕刻時之電漿 蝕刻裝置內之自生偏壓電壓Vdc及電漿電子密度Ne圖。 第17圖表示蝕刻率與蝕刻選擇比之等高線。 15 第18圖表示蝕刻率與蝕刻選擇比之等高線。 第19圖表示使用Ar氣體作爲電漿氣體時之Ar氣體 流量與晶圓中心部與周邊部之壓力差ΛΡ之關係，比較於 電極間之間距25mm時與40mm時之圖。 【囷式之主要元件代表符號表】 10 mmmmm 102 處ϊ醒 20 mmmmm 106 下部w 100 mmm 108 上部葡 43 1222132 玖、發明說明
109 氣髒±m?L 112 電力供糸纖置 114 第1電力供給徽冓 116 第2力供給攤冓 118、124 濾波器 120、126 整合器 122、128 高頻電源 130 磁石 133 氣體導入口 137 排氣管 W 半導體晶圓 200 纖理體 202 遮罩層 204 被_層 206 藤板 208 肩部 300 纖理體 302 藤板 306 mmm 308 砂氧化膜® 310 光 IS® 312 孔 44

Claims (1)

1222132 拾、申請專利範圍 第91133415號申請案申請專利範圍修正本92年12月5曰
1. 一種鈾刻方法，係將處理氣體導入氣密的處理容器內’ 以對於對向設置之上部電極及下部電極之至少一方施加 5 高頻電力而將前述處理氣體予以電漿化’且以預先經圖 案化之遮罩材作爲遮罩而對形成在載置於前述下部電極 之被處理體的被處理膜進行蝕刻的方法，其特徵在於： 前述處理氣體所形成之電漿中的電子密度爲8 X 109 /cm3以上8 X 101()/cm3以下，且前述電漿中之前述電極 10 間之下部電極附近所產生之自生偏壓電壓爲2000V以上 3000V以下。 2. 如申請專利範圍第1項之蝕刻方法，其中對前述下部電 極施加具有第1頻率之第1高頻電力、及具有比第1頻 率低之第2頻率的第2高頻電力。 15 3.如申請專利範圍第2項之蝕刻方法，其中前述第1頻率 爲40MHz，第2頻率爲3·2ΜΗζ。 4. 如申請專利範圍第3項之蝕刻方法，其中施加於前述下 部電極之40MHz的電力密度設爲0.32W/cm2以上3.2W/ cm2以下，施加於前述下部電極之3.2MHz的電力密度設 20 爲 1.6W/cm2以上 6.4W/cm2以下。 5. —種蝕刻方法，係將處理氣體導入氣密的處理容器內， 以對於對向設置之上部電極及下部電極之至少一方施加 高頻電力而將前述處理氣體予以電漿化，且以預先經圖 案化之遮罩材作爲遮罩而對形成在載置於前述下部電極 45 1222132 d2.12. 拾、申請專利範圍 . 之被處理體的被處理膜進行蝕刻的方法，其特徵在於： 前述下部電極係被施加電力密度爲0.32W/cm2以上 3.2W/cm2以下且具有40MHz之第1頻率的第1高頻電 力，及被施加電力密度爲1.6W/cni2以上6.4W/cm2以下 5 且具有3· 2MHz之第2頻率的第2高頻電力。 6·如申請專利範圍第1項之蝕刻方法，其中前述被蝕刻膜 係含有砂之氧化膜。 7·如申請專利範圍第6項之蝕刻方法，其中前述蝕刻係相 對於矽氮化膜而選擇性地蝕刻含有矽之氧化膜。 10 8. —種電漿蝕刻裝置，係將處理氣體導入氣密的處理容器 內，以對於對向設置之上部電極及下部電極之至少一方 施加高頻電力而將前述處理氣體予以電漿化，且以預先 經圖案化之遮罩材作爲遮罩而對形成在載置於前述下部 電極之被處理體的被蝕刻膜進行蝕刻，其特徵在於： 15 將前述處理氣體所形成之電漿中的電子密度設爲8 X 109/cm3以上8 X 101Q/cni3以下，且前述電漿中之前 述電極間之下部電極附近所產生之自生偏壓電壓設爲 2000V以上3000V以下，且使前述下部電極被施加具有第 1頻率之第1高頻電力、及具有比第1頻率低之第2頻率 20 的第2高頻電力。 9. 如申請專利範圍第8項之電漿蝕刻裝置，其中前述第1 頻率爲40MHz，第2頻率爲3·2ΜΗζ。 10. 如申請專利範圍第8項之電漿蝕刻裝置，其中施加於前 述下部電極之40MHz的電力密度設爲〇.32W/cm2以上 46 1222132 正替换只% 曰 拾、申請專利範圍 3.2W/cm2以下，施加於前述下部電極之3.2MHz的電力 密度設爲1.6W/ciii2以上6.4W/cm2以下。 5 10 11· 一種電漿蝕刻裝置，係將處理氣體導入氣密的處理容器 內，以對於對向設置之上部電極及下部電極之至少一方 施加高頻電力而將前述處理氣體予以電漿化，且以預先 經圖案化之遮罩材作爲遮罩而對形成在載置於前述下部 電極之被處理體的被蝕刻膜進行蝕刻，其特徵在於： 將前述下部電極被施加電力密度設爲〇.32W/cm2以 上3.2W/cm2以下且具有40MHz之第1頻率的第1高頻電 力，及被施加電力密度設爲1.6W/cm2以上6.4W/cm2以 下且具有3·2ΜΗζ之第2頻率的第2高頻電力。 12.—種蝕刻方法，係將處理氣體導入氣密的處理容器內， 以對於對向設置之上部電極及下部電極之至少一方施加 高頻電力而將前述處理氣體予以電漿化，且以預先經圖 15 案化之遮罩材作爲遮罩而對形成在載置於前述下部電極 之被處理體的被蝕刻膜進行蝕刻，其特徵在於： 前述處理氣體所形成之電漿中的電子密度爲1 X 101° /cm3以上8 X 1〇1()/cm3以下，且前述電漿中之前述電極 間之下部電極附近所產生之自生偏壓電壓爲1000V以上 20 3000V 以下。 13. 如申請專利範圍第12項之蝕刻方法，其中對前述下部電 極施加具有第1頻率之第1高頻電力、及具有比第1頻 率低之第2頻率的第2高頻電力。 14. 如申請專利範圍第13項之蝕刻方法，其中前述第1頻率 47 1222132
拾、申請專利範圍 爲100MHz，第2頻率爲3.2MHz。 15·如申請專利範圍第Η項之蝕刻方法，其中施加於前述下 部電極之100MHz的電力密度設爲0.13W/cm2以上1.4W /cm2以下，施加於前述下部電極之3.2MHz的電力密度 5 設爲 2.70W/cin2以上 8.2W/cm2以下。 16.—種蝕刻方法，係將處理氣體導入氣密的處理容器內， 以對於對向設置之上部電極及下部電極之至少一方施加 高頻電力而將前述處理氣體予以電漿化，且以預先經圖 案化之遮罩材作爲遮罩而對形成在載置於前述下部電極 10 之被處理體的被蝕刻膜進行蝕刻，其特徵在於： 前述下部電極被施加電力密度爲0.13W/cm2以上 1.4W/cm2以下且具有100MHz之第1頻率的第1高頻電 力，及被施加電力密度爲2.7W/cm2以上8.2W/cm2以下 且具有3· 2MHz之第2頻率的第2高頻電力。 15 17.如申請專利範圍第12項之蝕刻方法，其中前述被蝕刻膜 係無機絕緣膜。 18.—種電漿蝕刻裝置，係將處理氣體導入氣密的處理容器 內，以對於對向設置之上部電極及下部電極之至少一方 施加高頻電力而將前述處理氣體予以電漿化，且以預先 20 經圖案化之遮罩材作爲遮罩而對形成在載置於前述下部 電極之被處理體的被蝕刻膜進行蝕刻，其特徵在於： 將前述處理氣體所形成之電漿中的電子密度設爲1 X HT/cm3以上8 X 101Q/cm3以下，且前述電漿中之前 述電極間之下部電極附近所產生之自生偏壓電壓設爲 48 1222132 Γ7 格- L 拾、申請專利範圍 1000V以上3000V以下，且使前述下部電極被施加具有第 1頻率之第1高頻電力、及具有比第1頻率低之第2頻率 的第2高頻電力。 19.如申請專利範圍第18項之電漿蝕刻裝置，其中前述第1 5 頻率爲100MHz，第2頻率爲3.2MHz。 20.如申請專利範圍第19項之電漿蝕刻裝置，其中施加於前 述下部電極之100MHz的電力密度設爲0.13W/cm2以上 1.4W/cm2以下，施加於前述下部電極之3.2MHz的電力 密度設爲2.7W/cm2以上8.2W/cm2以下。 10 21.—種電漿蝕刻裝置，係將處理氣體導入氣密的處理容器 內，以對於對向設置之上部電極及下部電極之至少一方 施加高頻電力而將前述處理氣體予以電漿化，且以預先 經圖案化之遮罩材作爲遮罩而對形成在載置於前述下部 電極之被處理體的被蝕刻膜進行蝕刻，其特徵在於： 15 將前述下部電極被施加電力密度設爲0.13W/cm2以 上1.4W/cm2以下且具有100MHz之第1頻率的第1高頻 電力，及被施加電力密度設爲2.7W/cm2以上8.2W/cm2 以下且具有3.2MHz之第2頻率的第2高頻電力。 49 1222132 Μ正替換頁; ，年/2月c日 圖 6第 ο 5. 0.05.0 ο 0. 5.00.0· (C4F6Flow)(sccm) \36.5 + 120G + 80G …30G + 0 \ 36 \ \ \ N \ ^ 、、 * \ 30 \33 、34 \ \ \ 30 \ ‘----、 \ 24 \26 24 1 1 1 175 120 140 160 180 200 220 240 底 GD (nm) 1222132
第7圖 名虫刻結果之磁場依賴性 測定項目 磁場強度（Gauss)/G4F6 流量 x(sccm) 120/24 * 60/24 30/33 0/34 Ί虫刻率 (nm/min.) 519 439 396 338 触刻選擇比 5.5 5.7 9.9 13.2 底 CD(nm) 173 178 169 184 1222132
第8圖 蝕刻結果之施加電力依賴性 條件 結果 施加電力（40ΜΗζ/3.2ΜΗζ)(\ν) 300/1400 450/1400 600/1400 電漿電子密度 Ne (/cm3) (Ar) 7Χ109 1.0Χ1010 1.5Χ1010 自生偏壓電壓 Vdc (V)(Ar) 1000 1000 1000 肩部 遮罩殘量 (nm) 中 心 429 405 375 周 緣 370 301 252 平坦部 遮罩殘量 (nm) t 心 656 562 513 周 緣 582 454 414
TW91133415A 2001-11-14 2002-11-14 Etching method and plasma etching apparatus TWI222132B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001349289 2001-11-14
JP2002115087 2002-04-17

Publications (2)

Publication Number Publication Date
TW200300578A TW200300578A (en) 2003-06-01
TWI222132B true TWI222132B (en) 2004-10-11

Family

ID=26624522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91133415A TWI222132B (en) 2001-11-14 2002-11-14 Etching method and plasma etching apparatus

Country Status (3)

Country Link
JP (1) JP4203996B2 (zh)
TW (1) TWI222132B (zh)
WO (1) WO2003043072A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517801B1 (en) * 2003-12-23 2009-04-14 Lam Research Corporation Method for selectivity control in a plasma processing system
US8222155B2 (en) 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
JP5214152B2 (ja) * 2007-02-08 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2008244144A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP6327295B2 (ja) 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794482A (ja) * 1993-09-24 1995-04-07 Sumitomo Metal Ind Ltd ドライエッチング方法
JP2000156370A (ja) * 1998-09-16 2000-06-06 Tokyo Electron Ltd プラズマ処理方法
KR100338769B1 (ko) * 1999-10-26 2002-05-30 윤종용 반도체 장치의 절연막 식각방법

Also Published As

Publication number Publication date
JP4203996B2 (ja) 2009-01-07
WO2003043072A1 (fr) 2003-05-22
TW200300578A (en) 2003-06-01
JPWO2003043072A1 (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
TWI761345B (zh) 蝕刻方法
TWI478234B (zh) 氮化矽膜之蝕刻方法
US9659791B2 (en) Metal removal with reduced surface roughness
KR101223819B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP4733214B1 (ja) マスクパターンの形成方法及び半導体装置の製造方法
US20140342532A1 (en) Delicate dry clean
US10901321B2 (en) Strip process for high aspect ratio structure
TWI514516B (zh) 保護外露式低k表面的方法
JP6579953B2 (ja) 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
US20220051904A1 (en) Etching method
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
CN100485883C (zh) 等离子体灰化方法
TWI684218B (zh) 蝕刻方法（三）
TWI722187B (zh) 蝕刻方法
JP3339920B2 (ja) ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
JP2022512802A (ja) ハードマスクを除去するための水蒸気ベースのフッ素含有プラズマ
WO1999021218A1 (en) Self-aligned contact etch using difluoromethane and trifluoromethane
US7572386B2 (en) Method of treating a mask layer prior to performing an etching process
TWI713486B (zh) 蝕刻方法（二）
TW200818312A (en) Plasma-etching method and computer-readable storage medium
TWI222132B (en) Etching method and plasma etching apparatus
TW200425332A (en) Methods of reducing photoresist distortion while etching in a plasma processing system
JPWO2020008703A1 (ja) プラズマ処理方法
CN117678057A (zh) 金属氧化物定向移除
TW202141623A (zh) 使用氟碳化合物電漿處理工件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees