TWI221662B - Semiconductor device having a protective circuit - Google Patents

Description

1221662 發明說明（l) 【發明背景】 1 ·發明之領域 體裝置，尤有關配 構，係用以保護該 本發明係關於設有保護電路之半導 置在半導體裝置中之新的保護電路的結 半導體裝置之内部電路。 2 ·相關技術之描述 一般而言，半導體裝置係設有保護電路，俾蠖該半 體裝置之内部電路以抵抗經由輸入/輸出端子而從外界 入之靜電放電所引起的靜電破壞。 圖1係顯示習知之設有保護電路之半導體裝置的電路 圖，其連接在一電源端子（vdd端子）2〇1和一接地端子 (Vss端子）202之間，藉以保護該半導體裝置。 具有特定功能且設有複數個CMOS電晶體之内部電路 208係經由一電源線（vdd線）和一接地線（vss線）而連 接到該Vdd端子201和該Vss端子202。而保護電路204係位 在該I/O端子等與該内部電路2 08之間的位置上以連接於 該内部電路2 08和其包含該Vdd端子201及該Vss端子202之I /0端子等之間。該保護電路2〇4係由其連接在該電源線_ Vdd和該接地線Vss之間的η通道M0S電晶體211，與其係並 聯於該η通道M0S電晶體211而連接在該電源線Vdd和該接地 線Vss之間的P通道M0S電晶體221所構成。而該η通道M0S電 晶體211之閘極及源極係直接連接到該接地線Vss，且其汲 極係直接連接到該電源線Vdd。該p通道M0S電晶體221之閘

第5頁 1221662 五、發明說明（2) 極及源極則係直接連接到該電源線V d d，且其没極係直接 連接到該接地線Vss。 當高正極電壓（舉例而言，具有能導致該内部電路中 MOS電晶體等之靜電破壞的電壓值之雜訊電壓）係經由該 Vdd端子201而進入時，則該内部電路2〇8係由該保護電路 204的一連串操作所保護以抵抗該高正極電壓。更具體言 之’當該η通道MOS電晶體211在其汲極到源極崩潰後，即 發生雙載子電晶體之功能俾使電流從該Vdd端子2〇1而流到 Vss端子202。同樣地，當該p通道M〇s電晶體221在其源極 到汲極崩潰後’即發生雙載子電晶體之功能俾使電流從該修 Vdd端子201流到Vss端子2〇2。 當高負極電壓係經由該Vdd端子2〇1而進入時，則該^ 通道MOS電晶體211與該ρ通道M〇s電晶體221兩者係作為順 向偏壓二極體之功能，俾能藉由該負極電壓所引起之電流 在該M0S電b曰體所實現之二極體的順向方向上通過而保護 該内部電路208。 然而’吾人可注意到，當正極電壓係經由該Vdd端子 二〇 1而進入時/習知之半導體裝置之保護電路2〇4係可能失 效，其原因係如下所述，即一般而言，因為該CM〇s電晶 ^閘極絕緣膜的破壞電壓係大約為lV/lnm (lGMV/cm、 ，二用於近來的半導體裝置中時，該具有大約“瓜之 旱又的閘極絕緣膜係具有大約為5V的破壞電壓。因 目丨所述’當正極電壓係經由該Vdd端子而進入時’ 則該Μ 0 S電晶體之源極到没極的崩潰係引發該雙載子電晶

1221662 五、發明說明（3) 體之功能。 然而，通常在不造成該MOS電晶體中之漏電流增加的 情況下’係難以在該MOS電晶體中達到其低於5V之崩潰電 壓，即該源極到汲極之崩潰電壓係由ρ —η接面的輪廓所決 定，且尤其由該ρ—η接面之輕微摻雜側部的雜質濃度與雜 貝輪靡所決定。一般而言，雖然一旦在該輕微摻雜側部的 雜質濃度變高時，該源極到沒極之崩潰電壓係降低，但即 使尚未達到該崩潰電壓，流通之接面洩漏電流的增加係隨 之發生。 因此，僅簡單地降低該保護電路中之M〇s電晶體的源_ 極到汲極之崩潰電壓係非實際之解決方法。 【發明的綜合說明】 y如上所述，本發明之一目的在於提供一保護電路，豆 係，高於該電源電壓且低於該内部電路之崩潰電壓的電^ 下刼作，且大致上係不會造成該保護電路中之M 的接面漏電流的增加。 日日遐 在本發明之一實施例中，半導體裝置係包含第一 端子；第二電源端子；一内部電路，係至少設有一且ς 定功能之功能麵s電晶體；第__電源線，係連 電源端子與該内部電路；第二電源線，係連接該第二 端子與該内部電路；及一保護電路，# . “、 到。亥閘極與該第一電源線之汲極’及一雙載子電晶體，其

第7頁 1221662

五、發明說明（4) 設有連接到該第二電源線之一射極、 之一集極、及直接連接到該保護用之接到該第一電源線 的一基極；而該保護用之MOS電晶體電晶體之該源極 其絕對值係高於該第一電源線和誃宽糸^又有一臨限電壓， 依據本發明之一實施例的半^I電源線間之電壓。 該保護用之MOS電晶體之臨限電髮的 '置’ 一旦具有高於 壓經由該第一電源端子而進入時，^對值之正極雜訊電 之後由於該雙載子電晶體中之p_n拯該雜訊電壓啟動其係 該雙載子電晶體之該保護用之M〇s電曰面的順向偏壓而啟動 晶體之啟動係使電流從該第一電源曰\體。且該雙載子電| 過，而限制該作用於内部電路之電壓向該第二電源線通 該保護用之MOS電晶體的汲極與井之源端子而進入時，則 向偏壓的，而藉以使電流從該第二間的P — n接面係為順 通過以限制作用於該内部電路之電壓源線向該第一電源線 在本發明之該一實施例中，今 電源線（較高電壓之電源線）即 電源線係可若非為 源線），且該第二電源線係可依^地線（較低電壓之電 或電源線。若該第一電源線係為 電源線而為接地線 MOS電晶體係藉由η通道電晶體^實，線時’則該保護用之翁 係為接地線，則藉由Ρ通道電晶雜現，且若該第一電源線· 源線係為電源線時，則該雙栽子電曰Χ見。而若該第一電 晶體而實現，且若該第一電源綠《曰曰體係藉由11—0—11電 Ρ 一 η — ρ電晶體而實現。 糸為接地線時，則係藉由 1221662 五、發明說明（5) 本發明之其他目的及優點由隨後之詳細說明及隨附之 申請專利範圍當可更加明白。 【較佳實施例之詳細說明】 以下參考附圖具體說明本發明的實施例，其中以參考 符號表示組成元件。 參見圖2，係顯示依據本發明之第一實施例的設有保 護電路之半導體裝置，該半導體裝置係包含一設有特定功 能之内部電路108，及一用以保護該内部電路1〇8使免於受 到靜電破壞之保護電路l〇4a。 看 該内部電路108係包含複數個CMOS電晶體，且該内部 電路1 08係經由電源線vdd及接地線Vss而連接到電源端子 (Vdd端子，或第一電源端子）1〇1及接地端子（Vss端 子’或第一電源端子）1 〇 2。該保護電路1 〇 4 a則係配置在 該内部電路108、該Vdd端子101、及該Vss端子102之間。 該保護電路104a係包含在該電源線Vdd與該接地線vss間串 聯在一起之η通道M0S電晶體111及電阻元件112，並設有分 別地連接到該電源線Vdd與該接地線V ss之集極與射極的η —Ρ—η雙載子電晶體113。該η通道M0S電晶體in之閘極與 及極係連接在一起且係直接地連接到該電源線Vdd。而該^ 通道M0S電晶體111的源極係經由該電阻元件11 2而連接到 該接地線Vss，且係直接地連接到該η —p ~n電晶體丨13的 基極。 該η通道M0S電晶體111係若非配置在p井中，其係形成

!221662

屯、# Pi或N型半導體基板的表面區域上，即配置在一 P型 通板的表面區域中，其係連接到該接地線。而該n 雷^^晶體1U係具有一臨限電壓Vt，其係高於該電源 Z = Wd且低於内部電路丨〇8中該CM〇s電晶體的閘極絕緣膜 一 T電壓。而該n通道M〇s電晶體丨丨i的閘極絕緣膜係具 厚度’其係等於該内部電路1〇8中η通道jf〇s電晶體的 閘極絕緣膜之厚度，且該n通道M〇s電晶體ln係藉由控制 該間極電極正下方之通道區域中之雜質濃度而獲得。一旦 在用以作為通道區域的p井（或該p型半導體基板之表面f 中之該P型雜質濃度相當低時，則如圖3A所示，特定之雜_ 質區域11 5 a係設置於藉以使源極及汲極區域接觸之整個通 道區域上，以設定該臨限電壓為一預定值。另一方面，一 旦在用以作為通道區域的P井（或該p型半導體基板之表面 )中之該P型雜質》農度相當高時，則如圖所示，特定之 雜質區域11 5b係設置於藉以使源極及汲極區域隔開之通道 區域中。如上所述之後者，係藉由限定該臨限電壓在一適 當值以避免接面洩漏電流增加之結構。 在第一實施例中’當一具有大於電源電壓值的正極雜 訊電壓經該Vdd端子101進入，且該vss端子102係被維持% 接地電位時，則該雜訊電壓係作用於該汲極區域與該η通^ 道M0S電晶體111的閘極電極上。一旦該雜訊電壓高於該η 通道M0S電晶體111的臨限電壓Vt時，該η通道M0S電晶體 111係啟動俾使電流從該汲極區域流到該源極區域且亦經 由該電阻元件112而流向該接地線vSs。於此階段下，在該

第10頁 1221662 五、發明說明（7) η — p — η雙載子電晶體11 3的基極和射極間之p — η接面係為 順向偏壓的。而隨著在該電阻元件丨丨2兩侧之電壓降的增 加，該η — ρ — η雙載子電晶體113之基極電位係隨之增加。 當該電壓降超過該ρ—η接面的順向電壓降yf (大約為〇7ν )時’順向電流係流過基極和射極間之口 _ η接面，而導致 因該雜訊電壓所引起之電流係從該Vdd端子1 〇1流出到該 Vss端子102。因此，該作用於内部電路1〇8之雜訊電壓係 被抑制以保護該内部電路1 08。於本實施例中，該保護電 路1 04a係大致在不增加該接面洩漏電流的情況下，對該内 部電路1 0 8發揮保護功能，以抵抗其高於該電源電壓且低鲁 於該内部電路108之崩潰電壓的雜訊電壓。 · 當該作用於Vdd端子101的雜訊電壓係為負極（即，係 低於接地電位）時，則該P井（或該p型半導體基板）間之 ρ—η接面與該η通道MOS電晶體111的汲極係為順向偏壓 的。於此情況下，流過該保護電路1〇4a之順向偏壓之ρ—η 接面的順向電流係抑制該雜訊電壓，藉以保護該内部電 1 0 8抵抗該雜訊電壓。 在第一實施例中，係必須在施以電源電壓後 立即使 該η通道MOS電晶體111停止操作’且因此該^通道M〇s電 體111的臨限電壓vt係設定高於電源電壓Vdd。一旦該臨阼’ 電壓vt係設定低於該電源電壓Vdd時，則該n通道^s°電晶& 體Hi係通常因而變成導致該保護電路本身自我破 成該半導體裝置在正常操作期間功率消耗增加的。 參見圖4，依據本發明之第二實施例的半導體裝置係 曰曰

1221662 五、發明說明（8) 類似於該第一實施例，惟在本實施例中，該保護電路1 〇4b 係包含二極體1 1 4。 該二極體114係與該η — p— n雙載子電晶體113並聯並 直接地連接到該電源教Vdd與該接地線Vss，且在正常情況 下係為逆向偏壓的。 第二實施例之保護電路1 〇4b係達成類似於第一實施例 之保護電路1 0 4 a的優點。此外，相較於第一實施例之保護 電路104a而言，當負極的雜訊電屋經由該Vd(i端子ιοί進入 時，該保護電路1 〇4b係具有較強之功能以驅動該順向電 流。 攀 參見圖5，依據本發明之第三實施例的半導體裝置係 包含保護電路1 0 4 c，其類似於第一實施例之保護電路 1 〇4a，惟在第三實施例中該電阻元件丨丨2係被省略。 在第三實施例中，當高於該電源電壓之雜訊電壓經由 該Vdd端子101進入時，該η通道M〇s電晶體iu係類似於第 一實施例般被啟動。因為在第三實施例中係無設置該電阻 疋件112，因此該雜訊電壓係直接地作用於該^ _ρ—η雙載 子電晶體113的基極上，且因而提高了其基極電位。然 後，電流係通過該η—ρ_η雙載子電晶體113之集極和射 間’藉以保護該内部電路丨〇8抵抗該雜訊電壓。 1· 參見圖6，依據本發明之第四實施例的半導體裝置係 類似於如圖2所示之半導體裝置，惟該η—ρ—η雙載子電晶 體113係被在本實施例之保護電路丨〇5a中的另一（第二）曰打 通道MOS電晶體11 6所置換。

1221662 五、發明說明（9) 具體言之，設有複數個CMOS電晶體之内部電路108係 經由該電源線V d d及該接地線V s s而連接到該電源端子 (Vdd端子）1〇1及該接地端子（vss端子）1〇2。該保護電 路105a係配置在該内部電路1〇8、該Vdd端子1〇1、及該vss 端子102之間。而該保護電路i〇5a係由第一n通道M〇s電晶 體111與第二η通道M0S電晶體所構成，而第一η通道μ〇s電 晶體111係設有直接連接到電源線Vdd之閘極及汲極與經由 電阻元件112連接到接地線Vss之源極，而第二η通道M0S電 晶體係設有分別直接連接到電源線Vdd與接地線Vss之汲;^ 與源極。該第二η通道M0S電晶體11 6之閘極與p井係連接 第一η通道M0S電晶體111之源極。而第一η通道m〇S電晶體 111係具有高於該電源電壓之預定的臨限電壓Vt。 參見圖7，該第二η通道M0S電晶體11 6係配置在形成於 深Ν井122上之Ρ井121的表面區域中，而深Ν井122係形成在 該Ρ型半導體基板123之内。在此結構中，該第二η通道JJ0S 電晶體116的Ρ井121與該Ρ型半導體基板123係電性隔離， 且該Ρ井121藉由淺隔離渠溝124等亦係與該第一M0S電晶體 111隔離。外部端子117等係連接到該第二η通道M0S電晶體 116的閘極及高摻雜的ρ+型區域125，而該高摻雜的？+型¥ 域125係形成在該ρ井123上。而設置在該Ρ井123之η+型區 域126係連接到該接地線Vss。 該第一η通道M0S電晶體111之閘極及汲極係直接連接 到該電源線Vdd。而該η通道M0S電晶體111之源極係經由該 電阻元件11 2而連接到該電源線Vdd，且係更進一步地經由

第13頁 1221662 五、發明說明（ίο) 該外部端子in而連接到該第—n ;/乂1。且容納該第一n通侧電晶體⑴=極\及 ;'ΐ 該基板區域（或另-P井區幻係連接到 類似於第一實施例，當正極雜訊電麼經由該Vdd端子 一而進入時，則藉由通過該11通道M0S電晶體nl及該電阻 兀件112之電流而提高該第二n通道M〇s電晶體116與苴係 成該通道區域之P井121的閘極電位。當在該電阻元 兩侧之電麼降大約達到〇· 7伏特時，則當寄生雙載子電曰 體啟動時該第二η通道MOS電晶體116係操作，且隨著電=籲 通過該源極與汲極及其之間，而藉以限制該電源線之電 位。因此，其係可保護該内部電路丨〇8以抵抗該雜訊電 壓。 而類似於第二實施例在本發明之第四實施例中，二極 體係可加至該保護電路l〇5a中。 參見圖8，本發明之第五實施例係使該保護電路1〇5b 對應於第三實施例之保護電路丨〇4c，惟圖5之η _p 一n雙載 子電晶體11 3係被本實施例中之η通道MO S電晶體116所置 換’而該η通道M0S電晶體116係配置在如圖7中其形成於丨 Ν井之Ρ井上。 · 在本發明之第五實施例中，當高於該電源電壓之雜訊 電壓經由該Vdd端子1〇1而進入時，該第一η通道m〇s電晶體 111係類似於第一實施例般而啟動。該雜訊電壓係直接地 作用於該第二η通道M0S電晶體116之閘極與其係構成該通

Μ 第14頁 1221662 五、發明說明（11) ------- 道區域之P井上，而藉以增加該第二n通道M〇s電晶體116之 閘極電位與逆向偏壓。當該電壓降係大約達到〇 · 7 y時，則 當寄生雙載子電晶體啟動時該第二η通道M〇s電晶體116係 操作，且隨著電流通過該汲極與源極及其之間，而藉以/保 護該内部電路1 08。 ” 參見圖9 ’本發明之弟六實施例係類似於圖6之實施 例，惟圖6中之該n通道MOS電晶體1 11與^ — p _n電晶體係 於本實施例中被p通道MOS電晶體1 2 1與p〜n_p電晶體123 所置換。 更具體言之’該内部電路1 08係經由該電源線Vd(i及接® 地線Vss而連接到該Vdd端子101及Vss端子1〇2。而保護電 路106係配置在該内部電路108、該Vdd端子1〇1、及該vss 端子1 02之間。該保護電路1 06係由該p通道jj〇s電晶體 121、該電阻元件112、及其設有集極與射極分別直接連接 到該電源線Vdd與接地線Vss之p —η —p雙載子電晶體123所 構成。該Ρ通道MOS電晶體1 2 1之閘極與没極係直接連接到 該接地線Vss。而該ρ通道MOS電晶體121之源極係經由該電 阻元件11 2而連接到該電源線Vss，且係更直接連接到該p — η—p雙載子電晶體123之基極。 該保護用之Ρ通道MOS電晶體1 2 1係配置在Ν井之表面區 域中，而該Ν井係形成在Ρ型半導體基板上並維持在電源電 位Vdd。該ρ通道MOS電晶體121之臨限電壓Vt的絕對值係設 定高於該電源電壓Vdd且低於其構成該内部電路1〇8之CMOS 電晶體之閘極絕緣膜的破壞電壓。該ρ通道MOS電晶體121

第15頁 1221662 五、發明說明（12) 的^極絕緣膜係具有一等於該内部電路1〇8中p通道刪電 絕緣膜的厚度。而該P通道廳電晶體121係藉 =制在該閘極正下方之通道區域中之雜質濃度而獲得， 八項似於本發明之第四與第五實施例的η通道⑽S電晶體之 情況。 一旦在其用以作為通道區域井層中之况型雜質 係相當低時，則該雜質係被植入於整個通道區域中而 藉以to設定該臨限電avt為一預定值。一旦在其用以 通道區域之N井中之N型雜質濃度係相當高時，則p型雜質 係被植^於其隔開該p通道M〇s電晶體之源極與汲極的位置< 上之通道區域中，而藉以設定該臨限電壓η為一預定值。 上述之後者的結構係降低該接面洩漏電流。 於本實施例中，當具有高於該電源電壓值之正極雜訊 電壓經由該Vdd端子101而進入時，隨著該Vss端子1〇2被偏 壓到該接地電位，則具有相同大小之負極電壓係作用於詨 P通道M0S電晶體121之汲極及閘極。一旦該雜訊電壓係高乂 於該臨限電壓或一Vt的絕對值時，該p通道M〇S電晶體121 係啟動俾使電流從其沒極流到源極，且亦通過該電阻元件 112。當在電阻元件112兩側之電壓降增加時，則在該^^ _ —P雙載子電晶體123之基極的電位係降低。而當該ρ— η Ρ電晶體1 03之基極的電位係降低到低於該ρ _^接面的順向 電壓降Vf (大約為-0.7V)時，則順向電流係通過該基極 與射極之間’而由雜訊電壓所引起之電流係從該Vdd端子 101向該Vss端子102流出。因此，該作用於内部電路jog之 國 第16頁 1221662 五、發明說明（13) 雜訊電壓係被抑制而藉以保護該内部電路108以抵抗其係 高於該電源電壓且低於該内部電路108中MOS電晶體之破壞 電壓的雜訊電壓，且係不會造成在該保護電路中接面洩漏 電流的增加。 一旦經由該Vdd端子102進入的雜訊電壓係為負極或低 於該接地電位時，順向偏壓係作用於該汲極與該p通道MOS 電晶體1 21之N井間之Ρ —η接面。於此情況下，通過該p 一η 接面之順向電流係抑制作用於内部電路1 〇8中之電壓，而 藉以保護該内部電路108以抵抗該雜訊電壓。 在第六實施例中，係必須於施以該電源電壓時，立即胃 使該ρ通道MOS電晶體1 21停止操作，且因此，該ρ通道m〇s 電晶體之臨限電壓V t的絕對值係設定高於該電源電壓。一 旦該臨限電壓Vt的絕對值係設定低於該電源電壓時，則該 P通道MOS電晶體121係通常因而被破壞且/或造成該半導 體裝置在正常操作期間功率消耗增加的原因。 類似於第二實施例，二極體係可加至上述之第六實施 例的保護電路1 〇 6中。又，類似於第三實施例，該電阻元 件11 2亦係可從本實施例之保護電路丨〇 6中移除。 本發明之實施例等係說明有關於連接該電源端子與 接地舳子間之保護電路。然而，本發明之保護電路係可設 置在信號端子（輸入端子、輸出端子、或輸入/輸出端子 )與電源端子或接地端子之間。 參見圖1 0 A，本發明之第七實施例係具有應用於該電 源端子101與信號輸入端子1〇3間及該接地端子丨與該信

第17 1221662

號輸入端子1 Ο 3間之保護電路部。 在該内部電路109中之CMOS反相器的MOS電晶體的閉極 係連接到輸入端子103，且該CMOS反相器之p通道M0S電晶 體的源極係經由該電源線Vdd而連接到該Vdd端子1〇1，及 該CMOS反相器之n通道M0S電晶體的源極係經由該接地線 Vss而連接到該vss端子1〇2。而保護電路部i〇7a係配置在 該内部電路109、該Vdd端子101、及該輸入端子1〇3之間。 同樣地，保護電路部107b係連接在該内部電路1〇9、該輸 入端子103、及該Vss端子1〇2之間。

參見圖10B，係藉由保護電路1〇7而實現該保護電路部® l〇7a或l〇7b之例子，而該保護電路1〇7係類似有關於本發 明之第一實施例說明之保護電路丨〇 4a。在該保護電路部 l〇7a中’該保護電路1〇7的外部端子118及119係分別地連 接到電源線及信號線。而在該保護電路部丨〇 7b中，該保護 電路1 07的外部端子丨丨8及丨丨9則係分別地連接到信號線及 接地線。 ^ 在該保護電路107中η通道M0S電晶體111的臨限電麼Vt 係没疋類似於第一實施例的情況。因此，係可避免在正常

操作期間之功率消耗的增加及其它類似於本發明之第一 施例的問題。 ’ 一旦具有高於該電源電壓值之正極雜訊電壓經由該信 號輸入端子1 〇 3而進入時，則該雜訊電壓所引起之電流係 從該彳s號輸入端子1〇3通過保護電路部1 〇7b而到該vss端子 102 ’而藉以保護該内部電路丨〇9。一旦具有低於該接地電

第18頁 1221662 五、發明說明（15) 壓之負極雜訊電壓經由該信號輸入端子103而進入時，則 該雜訊電壓所引起之電流係從該信號輸入端子1 〇 3通過保 護電路部l〇7a而到該Vdd端子101，而藉以保護該内部電路 109 〇 — 在第七實施例中，係說明該保護電路部1 〇7a及該保護 電路部107b藉由該保護電路107而實現。然而，該保護電 路部107a及107b係可藉由第一實施例到第六實施例中之任 一保護電路而實現。此外，該保護電路部1 〇 7 a及1 〇 7 b係具 有彼此不同之電路構造。再者，第七實施例係可若非應用 於信號輸出端子即信號輸入/輸出端子。 謂 如上所述，依據本發明之實施例等之保護電路，係可 使該半導體裝置在正常操作期間，其保護電路中功率消耗 之增加在得以減少。一旦雜訊電壓經由該電源端子而進入 時’則雜訊電流係經由該保護電路而通過該電源 接地端子間俾能保護該内部電路。 ^ 以上所述者，僅為了用於方便說明本發明之 例，而並非將本發明狹義地限制於該較佳實施 = 發明所做的任何變更，皆屬本發明申請專利之範 依本

第19頁 1221662 圖式簡單說明 圖1係習知設有保護電路之半導體裝置的電路圖。 圖2係依據本發明之第一實施例之半導體裝置的電路 圖。 圖3A及3B係為概略剖面圖，其顯示圖1所示之半導體 裝置中之η通道保護用之m〇S電晶體的不同之結構。 圖4係依據本發明之第二實施例之半導體裝置的電路 圖。 圖5係依據本發明之第三實施例之半導體裝置的電路 圖。 圖6係依據本發明之第四實施例之半導體裝置的電路 圖。 圖7係為概略剖面圖，其顯示圖6所示之半導體裝置中 之第二保護用之MOS電晶體的結構。 圖8係依據本發明之第五實施例之半導體裝置的電路 圖。 圖9係依據本發明之第六實施例之半導體裝置的電路 圖。 圖10Α及10Β係為依據本發明之第七實施例之半導體裝 置的電路圖。 < 【符號說明】 101，201 Vdd 端子 102，202 Vss 端子 103 輸入端子

第20頁 1221662 圖式簡單說明 1 04a ，104b 105b ， 106 ， 107 ， 107a 104c ， 105a I 07b，204 保護電路 108, 109, 208 内部電路 111，116，211 η通道MOS電晶體 112 電阻元件 113 η—ρ—η雙載子電晶體 114 二極體 115a，115b雜質區域 II 7，11 8，11 9 外部端子 121，221 p井或p通道M0S電晶體 122 深N井 123 P型半導體基板 124 淺隔離渠溝 125 p+型區域 126 n+型區域

第21頁

Claims (1)

1221662 六、申請專利範圍 1. 一種半導體裝置，包含： 第一電源端子； 第二電源端子； 一内部電路’至少設有一具有特定功能之功能性M〇S 電晶體， 第一電源線’連接該第一電源端子與該内部電路； 第二電源線，連接該第二電源端子與該内部電路；及 一保護電路，具有： 一保護用之MOS電晶體，其設有一閘極、一源 極、及一直接連接到該閘極與該第一電源線之汲極；及 一雙載子電晶體，其設有連接到該第二電源線之 一射極、連接到該第一電源線之一集極、及直接連接到該 保護用之MOS電晶體之該源極的一基極； 而該保護用之MOS電晶體係設有一臨限電壓，其絕對 值係高於該第一電源線和該第二電源線間之電壓。 2·依申請專利範圍第1項之半導體裝置，其中該保護用之 MOS電晶體之該源極係經由一電阻元件而連接到該第二電 源線。 I 3·依申請專利範圍第1項之半導體裝置，更包含一逆向偏 壓的二極體，設在該第一電源線和該第二電源線之間。 依申凊專利範圍第1項之半導體裝置，其中該第一電源

I22l662 六、申請專利範圍 線和該第二電源線係分別為一電源線和一接地線，且該保 護用之MOS電晶體和該雙載子電晶體係分別為一η通道電晶 體和一η —ρ—η電晶體。 5.依申請專利範圍第1項之半導體裝置，其中該第一電源 線和該第二電源線係分別為一電源線和一接地線，且該保 遵用之MOS電晶體和該雙載子電晶體係分別為一ρ通道電晶 體和^一 p — η — ρ電晶體。 6 ·依申請專利範圍第1項之半導體裝置，其中容納該源極 和該汲極在其中之一基板區域或一井區域係連接到該第二 電源線。 7· —種半導體裝置，包含： 第一電源端子； 第二電源端子； 一内部電路，至少設有一具有特定功能之功能性M〇s 電晶體， 第一電源線，連接該第一電源端子與該内部電路；籲 第二電源線，連接該第二電源端子與該内部電路；及 一保護電路，具有： 第一保護用之MOS電晶體，其設有一閉極、一連 接到該第二電源線之源極、及一直接連接到該閘極與該第 一電源線之汲極；及

第23頁 、申讀專利範圍 到診贷第二保護用之M〇s電晶體，其設有一直接地連接 到^常Γ保護用之肋3電晶體之該源極的閘極，及一連接 ^二電源線之源極與一連接到該第一電源線之汲極； 絶斟:該Ϊ 一保護用之M〇S電晶體係設有-臨限電壓，其 、值係高於該電源線和該接地線間之電壓。 8用Itf專利範圍第7項之半導體裝置，，中該第一保護 二電晶體之該源極係經由一電阻元件而連接到該 电綠線。 9髮利範圍第7項之半導體裝置’更包含一逆向偏 一 1 ’没在該第一電源線和該第二電源線之間。 :::楚請專利範圍第7項之半導體裝置，其中該第-電源 〜和^第一電源線係分別為一電源線和一接地線，且該第 和第二保護用之_電晶體係為η通道電晶體^ ^和依上請專利範圍第7項之半導體裝置，其中該第-電源 第二：源線係分別為一接地線和一電源線，且 和第二保護用之_電晶體係為ρ通道電晶體。 % 伴1用申夕利範圍第7項之半導體裝置’其中容納該第-電λ體之該源極和汲極在其中之-基板區域 5彳域係連接到該第二電源線，且容納該第二保護

1221662 六 申請專利範圍 用之MOS電日日體之該源極和沒極在i 接到該第-保護用之刪電晶體之該=第二井區域係連 13·依/申請專利範圍第12項之半導體裝置， 區域係形成在形成於該基板區域上之一 ^ 中該第二井 深井區域係具有—相反於該第二井區域:而該 14· 一種半導體裝置，包含： 第一端子； 第二端子； 電晶 内口Ρ電路，至少設有—且右4主〜丄 ; 主少汉有具有特疋功能之功能性M0S 第線’連’接該第一端子與該内部電路· 和之連？ίΐ二端子與該内部電路，且該第-線 = 源線，而該第-線和該第二線 ίίη::線’且該信號線係具有-與該第-電源 線或第一電源線相同之電位；及 一保護電路，具有： 一保護用之MOS電晶體，其設有一閘極、一源 極、及一直接連接到該閘極與該第一線之汲極；及ν 一雙載子電晶體，其設有連接到該第二線之一射 極、連接到該第一線之一集極、及直接連接到該η通道M〇s 電晶體之該源極的一基極； 而該保遵用之MOS電晶體係設有一臨限電壓，其絕對

1221662 六、申請專利範圍 值係高於該第一電源線和該第二電源線間之電壓。 15·依申請專利範圍第14項之半導體裝置，其中該保護用 之電晶體之該源極係經由一電阻元件而連接到該信號線。 16·依申請專利範圍第項之半導體裝置，更包含一逆向 偏壓的二極體，設在該第一電源線和該信號線之間。 17.依申請專利範圍第14項之半導體裝置，其中該第一電| 源線和該第二電源線係分別為一接地線和一電源線，且該 保護用之MOS電晶體和該雙載子電晶體係分別為一ρ通道電 晶體和一ρ〜η — ρ電晶體。 1 8 ·依申請專利範圍第1 4項之半導體裝置，其中容納該源 極和沒極在其中之一基板區域或一井區域係連接到該第二 電源線。 19· 一種半導體裝置，包含： 第一端子； 第二端子； < 内部電路，至少設有一具有特定功能之功能性MOS 電晶體； 第:線，連接該第一端子與該内部電路； 第線，連接該第二端子與該内部電路，且該第一線

1221662 六、申請專利範圍 係為第一電源線，而該第一線和該第二線 號線，且該信號線係具有一與該第一電源 相同之電位；及 ，具有： 第一保護用之MOS電晶體，其設有一閘極、一連 源極、及一直接連接到該閘極與該第一電 和該第二線之一 之其它係為一信 線或第二電源線 一保護電路 接到該信號線之 源線之汲極；及 第二保護用之MOS電晶體，其設有一直接地連接 到該第一保護用之MOS電晶體之該源極的閘極，及一連接 到該第二電源線之源極與一連接到該第一電源線之汲極； 而該第一保護用之MOS電晶體係設有一臨限電壓，其 絕對值係高於該第一電源線和該第二電源線間之電壓。

第27頁