TWI220775B - Multi-layered complementary wire structure and manufacturing method thereof - Google Patents

Multi-layered complementary wire structure and manufacturing method thereof Download PDF

Info

Publication number
TWI220775B
TWI220775B TW092127501A TW92127501A TWI220775B TW I220775 B TWI220775 B TW I220775B TW 092127501 A TW092127501 A TW 092127501A TW 92127501 A TW92127501 A TW 92127501A TW I220775 B TWI220775 B TW I220775B
Authority
TW
Taiwan
Prior art keywords
main line
wire
line
branch lines
branch
Prior art date
Application number
TW092127501A
Other languages
English (en)
Other versions
TW200514194A (en
Inventor
Yu-Cheng Chen
Chi-Lin Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW092127501A priority Critical patent/TWI220775B/zh
Priority to US10/687,759 priority patent/US20050073619A1/en
Priority to JP2003374758A priority patent/JP2005115297A/ja
Application granted granted Critical
Publication of TWI220775B publication Critical patent/TWI220775B/zh
Publication of TW200514194A publication Critical patent/TW200514194A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221Crossover interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

| 有。· 是法 別方 特造 且製 ,其 法及 方構 造結 製線 其導 及的 構阻 結電 1線電 域導導 領種低 術一降 技,於幅 之關大 1)屬有可 “所是種 明 說明明\ 0發發於 、^本關 五 1220775 【先前技術】 由於多媒體的迅速發展,使得使用者對週邊之聲光設備要 求愈來愈高。以往常用的陰極射線管或稱影像管(Cathode Ray Tube,CRT)類型的顯示器,由於體積過於龐大,在現 今標榜輕、薄、短、小的時代中,已漸不敷需求。因此, 近年來有許多平面顯示器技術相繼被開發出來,如液晶顯 示器(Liquid Crystal Display,LCD)、電衆平面顯示器 (Plasma Display Panel,PDP),以及場發射顯示器 (Field Emission Display,FED),已漸漸成為未來顯示 器之主流。 第1圖所繪示為一般顯示器之薄膜電晶體陣列板結構示意 圖。請參照第1圖,此薄膜電晶體陣列板1 〇包含數個以矩 陣方式排列的顯示單位,即晝素(P i X e 1) 1 8,晝素1 8除了 各具有一薄膜電晶體1 6外,並以數條橫向平行排列的閘極 線1 4以及數條縱向平行排列的資料線1 2加以分隔,這些閘 極線1 4與資料線1 2並與薄膜電晶體1 6連接。 第2圖所繪示為一般顯示器中單一晝素的結構示意圖。請 參照第2圖,每個畫素1 8中各具有一個薄膜電晶體1 6,而 閘極線14係連接薄膜電晶體16的閘極26,資料線12則連接 薄膜電晶體1 6的源極2 0與汲極2 2。閘極2 6與源極2 0及汲極
第7頁 1220775 五、發明說明(2) 2 2之間並具有絕緣層(未繪示)與主動層2 4。並且,晝素1 8 中更具有畫素電極28,此晝素電極28係與汲極22連接,而 以薄膜電晶體1 6作為開關元件。 一般說來,閘極線1 4與負料線1 2係分屬不同層金屬層,兩 者的交叉處並不互相接觸,而是由四周的絕緣層3 0加以隔 離絕緣,如第3圖所示。目前顧示器趨向大面積化發展, ❿ 閘極導線與資料導線的長度越來越長,使得總體電阻越來 越高,將造成嚴重的電阻電容延遲(Resistance Capacitance Delay ;RC Delay)問題。由於嚴重的 RC 延遲 問題,而侷限元件的設計與製造,並且影響到元件的操作 速度。 造, ,, 線第以係 製阻。構線 包支一用線 其電題結料 構條少及主 及線問陣資 結數至以的 構導線矩與 線、,線線 結的跨器線 導線及支導 線件叉示極 式主以條一 導元交顯閘 補一·,數第 種低決種的。互有塞,, 一降解一中率層具插線中 供來以供其口多線個主其 提構構提成開的導數一 , 在結結在構的出一的有塞 是線式是來位提第間具插 就導補就構單所此線樣個 一的互的結示明,支同數 之層用目線顯發線與線的 的雙利一導高本導線導間 目少處另式提,一主二線 1的至接的補而的第接第支 容明以交明互寬目一連此與 内發係線發層線述少以,線 明本,導本多低上至用線主 發此法於此用減據:及導接 t因方並因利以根括以二連
第8頁 1220775 五、發明說明(3) 與第二導線的主線絕緣並交叉排列,且第一導線的主線係 第二導線的支線絕緣並位於同一層導線結構中,而第二導 線的主線則與第一導線的支線絕緣並位於另一同層導線結 構中。 本發明多層互補式導線結構的製造方法則至少包括··先形 成一第一導電材料層於一基板上,再於第一導電材料層中 形成一第一主線以及分別位於第一主線兩側並同軸排列之 數個第一支線,此第一主線為一第一導線之一部份,該些 第一支線為一第二導線之一部份,且第一主線與第一支線 係相互絕緣。接著,形成一絕緣層於第一導電材料層與基 板之上,並於絕緣層中形成數個第一接觸窗以及數個第二 接觸窗,其中這些第一接觸窗暴露出部份之第一主線,這 些第二接觸窗暴露出每一個第一支線的一部份。隨後,形 成一第二導電材料層於絕緣層與第一導電材料層之上,並 填滿上述之第一接觸窗以及第二接觸窗以形成數個第一插 塞以及數個第二插塞。 接著,再於第二導電材料層中形成一第二主線以及分別位 於第二主線兩側並同軸排列之數個第二支線,此第二主線 為一第二導線之一部份,並與第二插塞相連;而該些第二 支線為一第一導線之一部份,並與第一插塞相連;且第二 主線與第二支線係相互絕緣。 第一導線係由第一主線、第一插塞與第二支線構成,而第 二導線係由第二主線、第二插塞與第一支線構成。如此, 即可完成多層互補式之導線結構。
1220775 五、發明說明(4) , 應用本發明之立補式導線結構及其製造方可使總體導 線電阻值降低,進而提高元件的操作速度。並且,更增加 顯示單位的開口率° 【實施方式】 本發明係提供〆種導線結構,具有多層互補的特徵,以下 係利用本發明之較佳實施例進行說明,為了使本發明之敘 述更加詳盡與完備,可參照下列描述並配合第4圖至第9圖 之圖示。 第4圖所繪示即為根據本發明一較佳實施例,作為閘極線 之導線結構示意圖。請參照第4圖,本發明此一作為顯示 器中閘極線的導線結構1 0 0包含一條細長狀的主線2 〇 〇以及 數段位於同一軸上但彼此具有間隔的支線2 0 2,由於主線 2 0 0與支線2 0 2係位於不同層,所以每一個支線2 0 2頭尾'與 主線2 0 0之間係以插塞2 0 4作為連接,如此而形成具有數個 凹槽2 0 6的齒狀雙層導電結構。 〃 一般電阻的計算公式如下:
P *L/A 其中’R為材料電阻,p為電阻率,L為 為導線截面積。 導線長度 而A則 田分別利用鋁金屬與銅金屬來製 設導線總長度為10,冑面積為广 造傳統長導線結構時 則結果如下表所示: 假
第10頁
五、發明說明(5)
電阻值 傳統導線結搆 鋁 p =2.67, 銅 p =1.61 16*7 β 〇 ^ 【1卜社ΐ ΐ別利用紹金屬與銅金屬來製造本發明齒狀雙層 导4、、口稱時,以第4圖例,假設主線2 0 0由一凹槽2 0 6、〆 支線202以及兩插塞2 0 4所構成,其中主線2 0 0的總長度也 為10 ’其中支線長度為b,凹槽寬度(亦即10 -b)為a,且主 線2 0 0與支線2〇2的截面積亦為1。當支線2 0 2長度與凹槽 2 0 6寬度具有不同比例時,整體的電阻值分別如下: 導線材料Θ 電阻值y b/a==9^ b/a=6^ 雙層齒狀 iS f) =2.67ρ 14.7^ 15.^ β 17.8/i 導線結構P 銅 ρ =1.6Τθ 9.2 /i Q ^ 9.5 β Ω ^ 11.1 ,α Q . 由此可知,利用本發明雙層齒狀的導線結構,無論支線 2 0 2長度與凹槽2 0 6寬度具有何種比例,皆較習知傳統導線 結構的電阻值為低,所以本發明不限於此。而本發明雙層 齒狀的導線結構中,當與主線2 〇 〇平行的支線2 0 2所佔的部 分越多’亦即b / a的比例越大,則可使整體導線的電阻值 越低。 當本發明之閘極線之導線結構應用於顯示器中,其所搭配
第11頁 1220775 五、發明說明(6) 作為資料線的導線結構,由於需考慮到垂直交叉的跨線連 接,因此,作為資料線的導線結構恰與作為閘極線的導線 結構互補,如第5圖所示。請參照第5圖,此一作為顯示器 中資料線的導線結構1 〇 2包含一條細長狀的主線2 5 0以及數 段位於同一軸上但彼此具有間隔的支線2 5 2,並且每一個 支線252頭尾與主線2 5 0之間係以插塞2 54作為連接,如此 而形成具有數個凹槽256的齒狀雙層導電結構。當第4圖與 第5圖之結構同時比較,即可了解第4圖的導線結構10 0與 第5圖的導線結構1 0 2為對稱結構。 第6圖所繪示為第4圖之導線結構與第5圖之導線結構交叉 排列時的立體示意圖。請參照第6圖,一般顯示器中的閘 極線與資料線為相互垂直的交叉結構,以構成矩陣排列的 顯示單位。而本發明作為閘極線之導線結構1 0 0即與作為 資料線之導線結構102,於基板3 0 0上係以第4圖之凹槽2 06 與第5圖之凹槽2 5 6相對的方式交叉形成。也就是說,導線 結構100的主線2 0 0與導線結構102的支線2 5 2是位在同一層 結構中,支線2 5 2分別位於主線2 0 0的兩侧。而導線結構 1 02的主線2 5 0與導線結構1 00的支線2 0 2則是位在另一同層 結構中。 請參照第7a圖至第8c圖,第7a圖至第8c圖所繪示為本發明 之一較佳實施例之導線結構的製程剖面圖,且請一併參照 第6圖,其中第7 a圖至第7 c圖係沿第6圖之I - I剖面線所獲 得之剖面圖,而第8 a圖至第8 c圖係沿第6圖之I I - I I剖面線 所獲得之剖面圖。本發明之導線結構之成型,首先在基材
第12頁 1220775 五、發明說明(7) ^與式形成導電材料層3 2 0 ’並利用微 100之主\%9η1;導電材料層320圖形化以定義出導線結構 圖所示/MO0與導線結構102之支線2 5 2 ’如第圖及第8& π ni/H例如沉積的方式形成絕緣層3 5 0於導電材料層 ^ =材3之上。再利用微影與蚀刻的方式對絕緣層 订圖形化定義,以在絕緣層35〇中形成數個接觸窗 以—及數個接觸窗3 5 6,如第7b圖以及第8b圖所示。其 ’=一個接觸窗3 5 4分別暴露出導線結構丨〇 2之支線2 5 2 ^ 4刀’接觸窗3 5 6則暴露出導線結構1 〇 〇之主線2 〇 〇的部 ^ ^ ’再利用例如沉積的方式形成導電材料層3 6 0於絕緣 ^350之上與接觸窗354、接觸窗356之中。並以微影與蝕 刻方式對導電材料層3 6 〇圖形化以定義出導線結構丨〇 2之主 、,2 5 0與導線結構1 〇〇之支線2 0 2,如第7c圖與第8c圖所 >|、 〇 而填滿於接觸窗3 5 4與接觸窗3 5 6之中的導電材料即分別形 成為插塞25 4與插塞2〇4,如第7c圖與第8c圖所示,如此一 來’即可於基板3〇〇上完成如第6圖所示之雙層互補式的導 f結構。其中,這些插塞2 04與插塞2 54皆須分別對準於導 ^結構1 00之主線2 0 0及導線結構丨〇2之支線2 5 2,並且彼此 ^具有適當間隔。此外,導線結構丨〇〇之支線2〇2除了需對 杜插塞2 0 4外’也需對準導線結構丨〇 〇之主線2 〇 〇,而導線 〜構1 02之主線2 5 0除了需對準插塞2 5 4外,也需對準導線
第13頁 1220775 五、發明說明(8) 結構1 02之支線2 5 2。因此,可得導線結構1 〇〇之主線2 0 0、 插塞2 0 4與導線結構丨〇〇之支線2 〇2相連通之第一導線,以 及導線結構102之主線2 5 0、插塞2 54與導線結構102之支線 2 5 2相連通之第二導線。 第9圖所繪示為應用於顯示器中之本發明導線結構俯視示 意圖。請參照第9圖,由此一俯視圖看來,可以清楚地看 到其中具有數條位於較下方並縱向平行排列的主線2 〇 〇, 以及位於較上方並橫向平行排列的主線25〇,並且主線2 〇〇 及主線2 5 0由俯視圖看來係形成垂直交叉的網狀結構,其 中母一個格子即代表一個顯示單位4 〇 〇,而每個顯示單位 4 0 0中皆具有一薄膜電晶體4〇2。主線2〇〇及主線2 5 0除了跨 線相交的部分外,其餘部分皆具有雙層導線結構。 舉例來說,主線2 0 0除了跨線相交部分外,則於上方(與主 線2 5 0同層結構中)具有數段的支線2〇2,並利用插塞2〇4與 這些支線202相接。同樣地,主線25 0除了跨線相交部分 外’則於下方(與主線2 0 0同層結構中)具有數段的支線 2 5 2,並利用插塞2 5 4與這些支線2 5 2相接。 值得注意的是,在第9圖的俯視圖中,上方導線結構,包 括主線2 5 0與支線2 0 4的寬度,皆繪示為較下方包括主線 200及支線252之寬度為寬,但這僅是為了能較容易暸解本 發明之導線結構的目的。在本發明之較佳實施例中,上述 ,線’包括主線2 5 0、支線2 04、主線2〇〇及支線2 5 2的寬度 較佳為同寬,但本發明不限於此。 本發明於較佳實施例中雖僅揭露雙層互補式導線結構及其
Π20775 、發明說明(9) 製造方法,其他兩 之精神與概念,,以ζ M上的多層導線結構亦可應用本欷明 由於本發明係揭霞到降低電阻的目的 法,所以其他結構多層互補式導線結構及其製造方 形狀與長度等等,二+ ’包括絕緣層材料、導線之讨科、 可利用鋁金屬、鉻i ΐ視產品元件需要而加以變化。〆般 應用於顯示單位^辦屬或鉬金屬來作為導線材料。i且, 明並不限於應用^1薄膜電晶體結構有許多種,本發 由上述本發明膜電晶體結構。 線電阻值之優點。並二,2知二應用本發明具有可降低導 說,應用本發明多# ^ 到同樣電阻值的效果來 低,因此更可增加得導線截面積降 中,本發明應用導線;ηπ在本發明之實施例 即可達到原來導:ϊ ϊ ΐ為12 _之雙層互補式導線結構 值。對長為6〇 _,v^24〇/m=傳統導線結構的電阻 開口面積為:寬為140 _的開口區域來說,原本的 60 *140=8400(^ m2). (60+8)*(140 + 8)=10064(/i m2), 但應用本發明互補式導線結搆後.開口面積則為、 所以,闕口率大鈞可增加如下 (10064-8400)/8400*100%=19.8%. 如此對顯示器製造技術來說,實為一大優點
第15頁 1220775 五、發明說明(10) 本發明多層互声式導線結構除了可應用於顯示器領域外, 也可應用於其他領域中,也就使說當應用於其他領域時, 如第6圖所示導線結構10 0與導線結構10 2並不限於僅作為 閘極線或資料線。應用於其他例如積體電路製造技術等領 域,也可得到降低電阻值與減低線寬的優點,所以本發明 並不限於僅使用於顯示器領域。 雖然本發明已以一較佳實施 定本發明,任何熟習此技藝 範圍内,當可作各種之更動 圍當視後附之申請專利範圍 例揭露如上,然其旅非用以限 者’在不脫離本發明之精神和 與潤飾,因此本發明.之保護範 所界定者為準。 1220775 圖式簡單說明 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與較佳實施例 能更明顯易懂,請輔以所附圖式,其中: 第1圖所繪示為一般顯示器之薄膜電晶體陣列板結構示意 圖。 第2圖所繪示為一般顯示器中單一晝素的結構示意圖。 第3圖所繪示為一般閘極線與資料線分屬不同層金屬層結 構之不意圖。 第4圖所繪示為根據本發明一較佳實施例,作為閘極線之 導線結構示意圖。 第5圖所繪示為搭配第4圖之閘極線的資料導線結構示意 圖。 第6圖所繪示為第4圖之導線結構與第5圖之導線結構交叉 排列時的立體示意圖。 第7a圖至第8c圖所繪示為本發明之一較佳實施例之導線結 構的製程剖面圖,其中第7a圖至第7c圖係沿第6圖之I-Ι剖 面線所獲得之剖面圖,而第8a圖至第8c圖係沿第6圖之 I I - I I剖面線所獲得之剖面圖。 第9圖所繪示為應用於顯示器中之本發明導線結構俯視示 意圖。 【元件代表符號簡單說明】 1 0 :薄膜電晶體陣列板 1 2 :資料線 1 4 ·•閘極線· 1 6 :薄膜電晶體
第17頁 1220775
第18頁 圖式簡單說明 18 ·· 畫素 2 0 :源極 22 : 及極 24 :主動層 2 6 ·· 閘極 2 8 :晝素電極 100 : 導線結構 1 0 2 :導線結構 2 0 0 : 主線 2 0 2 :支線 204: 插塞 25 0:主線 2 52 : 支線 2 5 4 :插塞 3 0 0 : 基板 3 2 0:導電材料層 3 5 0 : 絕緣層 3 6 0 :導電材料層 3 54: 接觸窗 3 5 6 :接觸窗 4 0 0 : 顯示單位 40 2 :薄膜電晶體

Claims (1)

  1. Y2 ^f\nn c
    月 曰潫號92127501 年月曰 六、申請專利範圍 1. 一種多層互補式導線結構,至少包含: 至少一第一導線,該第一導線至少包含: 一第一主線; 複數個第一支線;以及 複數個第一接觸窗,且該些第一接觸窗係用以連接該第一 主線與該些第一支線;以及 至少一第二導線,該第二導線至少包含: 一第二主線; 複數個第二支線;以及 複數個第二接觸窗,且該些第二接觸窗係用以連接該第二 主線與該些第二支線; 其中,該第一主線係與該第二主線絕緣並交叉排列,且該 第一主線係與該些第二支線絕緣並位於一第一層導線結構 中,而該第二主線係與該些第一支線絕緣並位於一第二層 導線結構中。 2. 如申請專利範圍第1項所述之多層互補式導線結構,其 中該第一主線與該第二主線係垂直地交叉排列。 3. 如申請專利範圍第1項所述之多層互補式導線結構,其 中每一該些第一支線係以該些第一接觸窗之二者與該第一 主線連接。 4. 如申請專利範圍第1項所述之多層互補式導線結構,其
    第18頁 山0775
    中每一該些第二支線係以該些第 主線連接。 二接觸窗之二者與該第 一種顯不器矩陣結構,至少包含: 一基板; 以矩陣方式排列之複數個顯 暴貝示單位係由複數條縱向平 極線以及橫向平行排列並具 而成,其中: 每一該些閘極線至少包括; 一第一主線; 與該第一主線平行之複數個 相互平行之複數個第一接觸 連接該第一主線與該些第一 每一該些資料線至少包括; 第^一主線, 與該第二主線平行之複數個 相互平行之複數個第二接觸 連接該第二主線與該些第二 並且,該第一主線係與該第 第一主線係與該些第二支線 中,該第二主線係與該些第 線結構中。 示單位位於該基板上,且該些 行排列並具有間隔之複數條閘 有間隔之複數條資料線所分隔 第一支線;以及 囪,且該些第一接觸窗係用以 支線;以及 第二支線;以及 囪,且該些第二接觸窗係用以 支線; 一主線絕緣並交又排列,且該 絕緣並位於一第一層導線結構 一支線絕緣並位於一第二層導
    1220775 皇號 921275m 六、申請專利範圍 曰 修正 6·如申請專利範圍第5項所述之顯示器矩陣結構,其中每 一該些顯示單位係具有一薄膜電晶體結構。 L如申請專利範圍第5項所述之顯示器矩陣結構,其中該 些閘極線與該些資料線係燊直地交又排列。 3·如申請專利範圍第5項所述之顯示器矩陣結構,其中每 一該些第一支線係以該些第一接觸窗之二者與該第一主線 連接。 9 ·如申請專利範圍第5項所述之顯示器矩陣結構,其中每 該些第一支線係以該些第二接觸窗之二者盘該第二主線 連接。 ^ 一 u · 一種多層互補式導線結構之製造方法,至少包含: 形成一第一導電材料層於一基板上; 圖案化該第一導電材料層以定義出至少_第一主線以及分 別位於該第一主線兩側並同轴排列之複數個第一支線,其 ,f第一主線與該些第一支線係絕緣,且該第一主線為二 第一導線之一第一部份,該些第一支線為一第二導線之一 第一部份; 形成一絕緣層於該第一導電材料層與該基板上; 圖案化該絕緣層以定義出複數個第一接觸窗以及複數個第 二接觸窗,且該些第一接觸窗暴露出部份之該第一主線,
    第20頁 1220775 _ 案號921275〇2__主 曰 修正____ 六、申請專利範圍 而該些第二接觸窗暴露出每一該些第一支線的一部份; 形成一第二導電材料層於該絕緣層與該第一導電材料層上 並填滿該些第一接觸窗以及該些第二接觸窗;以及 圖案化該第二導電材料層以定義出至少一第二主線以及分 別位於該第二主線兩側並同轴排列之複數個第二支線,其 中該第二主線與該些第二支線係絕緣,且該第二主線為該 第二導線之一第二部份,該些第二支線為該第一導線之一 第二部份,該第二主線係位於該些第一支線上方,且該些 第一支線係位於該第一主線上方 11.如申請專利範圍第1 〇項所述之多層互補式導線結構之 製造方法,其中該第一主線與該第二主線係垂直地交又排 列0
TW092127501A 2003-10-03 2003-10-03 Multi-layered complementary wire structure and manufacturing method thereof TWI220775B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW092127501A TWI220775B (en) 2003-10-03 2003-10-03 Multi-layered complementary wire structure and manufacturing method thereof
US10/687,759 US20050073619A1 (en) 2003-10-03 2003-10-20 Multi-layered complementary wire structure and manufacturing method thereof
JP2003374758A JP2005115297A (ja) 2003-10-03 2003-11-04 多層相補型導線構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092127501A TWI220775B (en) 2003-10-03 2003-10-03 Multi-layered complementary wire structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TWI220775B true TWI220775B (en) 2004-09-01
TW200514194A TW200514194A (en) 2005-04-16

Family

ID=34114749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092127501A TWI220775B (en) 2003-10-03 2003-10-03 Multi-layered complementary wire structure and manufacturing method thereof

Country Status (3)

Country Link
US (1) US20050073619A1 (zh)
JP (1) JP2005115297A (zh)
TW (1) TWI220775B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4042548B2 (ja) * 2002-11-29 2008-02-06 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI301670B (en) * 2005-07-21 2008-10-01 Ind Tech Res Inst Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array
US7638371B2 (en) * 2006-03-07 2009-12-29 Industrial Technology Research Institute Method for manufacturing thin film transistor display array with dual-layer metal line
TWI294185B (en) * 2006-04-14 2008-03-01 Au Optronics Corp Manufacturing method of a pixel structure
TWI299573B (en) * 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
JP2009103732A (ja) 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP2009169071A (ja) 2008-01-16 2009-07-30 Sony Corp 表示装置
TWI371640B (en) 2008-01-25 2012-09-01 Au Optronics Corp Pixel structure and method for manufacturing the same
JP6671155B2 (ja) * 2015-11-26 2020-03-25 三菱電機株式会社 薄膜トランジスタ基板
CN106843625B (zh) * 2017-01-18 2020-01-14 业成科技(成都)有限公司 降低可视性之金属网格结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
US6491215B1 (en) * 1994-06-22 2002-12-10 Panda Eng., Inc Electronic verification machine for documents

Also Published As

Publication number Publication date
US20050073619A1 (en) 2005-04-07
TW200514194A (en) 2005-04-16
JP2005115297A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
WO2022037287A9 (zh) 显示基板和显示装置
CN100440503C (zh) 多层互补式导线结构及其制造方法
DE102017118545A1 (de) Berührungsanzeigefeld und berührungsanzeigevorrichtung
WO2020015071A1 (zh) 阵列基板及其制作方法
CN103413812B (zh) 阵列基板及其制备方法、显示装置
TWI220775B (en) Multi-layered complementary wire structure and manufacturing method thereof
KR102147141B1 (ko) 비정질 금속 박막 비선형 저항기
US5472889A (en) Method of manufacturing large-sized thin film transistor liquid crystal display panel
TW469496B (en) Electrode arrangement structure of In-Plane switching mode LCD
CN106356376B (zh) 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
TWI282969B (en) Thin film transistor array and fabricating method thereof
CN103681284B (zh) 形成低电阻线的方法和使用该方法制造薄膜晶体管的方法
US20200264718A1 (en) Embedded touch display panel and display device
WO2019200638A1 (zh) 一种触控电极结构及触控面板
JPH0244318A (ja) 表示装置
CN111312730B (zh) 阵列基板、显示面板
TWI301670B (en) Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array
TWI471672B (zh) 顯示面板的畫素結構及其製造方法
CN102306652B (zh) 一种阵列基板及其制作方法、使用该阵列基板的显示面板
TWI270938B (en) Multi-layered complementary wire structure and manufacturing method thereof
CN104536227B (zh) 阵列基板、显示装置及制作方法
JPS5958740A (ja) 平板状表示パネル
WO2023225905A9 (zh) 滤波器及其制作方法、电子设备
JPS63253985A (ja) 液晶表示アクティブマトリックス基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees