TWI220534B - Method of fabricating thin film transistor (TFT) array - Google Patents

Method of fabricating thin film transistor (TFT) array Download PDF

Info

Publication number
TWI220534B
TWI220534B TW092125528A TW92125528A TWI220534B TW I220534 B TWI220534 B TW I220534B TW 092125528 A TW092125528 A TW 092125528A TW 92125528 A TW92125528 A TW 92125528A TW I220534 B TWI220534 B TW I220534B
Authority
TW
Taiwan
Prior art keywords
layer
film transistor
thin film
patent application
scope
Prior art date
Application number
TW092125528A
Other languages
English (en)
Other versions
TW200512788A (en
Inventor
Chi-Shen Lee
Cheng-Chung Chen
Chi-Lin Chen
Chai-Yuan Sheu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW092125528A priority Critical patent/TWI220534B/zh
Priority to US10/673,325 priority patent/US7060541B2/en
Priority to JP2003360506A priority patent/JP2005093967A/ja
Application granted granted Critical
Publication of TWI220534B publication Critical patent/TWI220534B/zh
Publication of TW200512788A publication Critical patent/TW200512788A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

五、發明說明(1) 【技術領域 t發明為一種薄膜電晶體陣列製作方法,其利用氧化還 二夕二=,進行金屬導線製作,完成該薄膜電晶體液晶顯示 恭之金屬導線佈局 【先前技術】 _由於科技水準不斷地提升,人們對生活品質也不斷地提 =要求,在影像部分,以往單色顯示螢幕業已不敷現在的需 朱,即使是彩色的顯示螢幕,也由以往陰極映像管逐漸轉變 到平板電視或液晶的顯示螢幕,甚或有昂貴的電漿電視問 ° 其中,在液晶顯示器部份,為提升產品的競爭力,不斷 有新的顯示器技術被研發出來,其中包括有薄膜電晶體液晶 顯不器(Thin Film Transistor Liquid Crystal Display TFT LCD),而由於傳統習用之薄膜電晶體液晶顯示器在掣程 部分,因其於大面積的應用上,將由於電阻電容(Resist = r Capacitor,RC)所造成之延遲現象,而影響影像顯示的結 另外,由於傳統金屬導線的習用製程技術係運用較 貴之物理氣相沉積法(Physical Vap〇;r Depositi〇ri PVD) 所製作而得之薄膜電晶體液晶顯示器在成本上不但較為产 貴,且對於具高擴散性的低電阻金屬(如銅…等)的續= 處理製程(如蝕刻、高溫退火…等)較為麻煩,且容易導致成 品元件的缺陷,因此,本發明技術之提出,係為 = 術所產生之缺點 ^ ^ !22〇534
【發明内容】 本發明為一種薄膜電晶體陣列製作方法,係利用氧化還 f的原理’進行金屬導線製作,完成該薄膜電晶體液晶顯示 is之金屬導線佈局,減少高擴散性金屬導線暴露在光罩製程 的次數’進而降低金屬導線因為多次光罩製程造成成品元件 的缺陷。 本發明技術主要係以非晶矽(a —Si)層當作種子層(seed Uyer2,再利用對矽具有強氧化能力之低阻抗金屬,以化學 锻法完成液晶顯示器元件之金屬導線佈局,藉此取代傳統必 須以,影蝕刻進行金屬導線佈局的限制,進一步提高製造薄 膜電晶體液晶顯示器元件之金屬導電材料製程的選擇性,降 ,電阻電容(Resistor Capacit〇r,RC)所形成延 【實施方式】
煩請參閱帛一A圖係為本發明技術之實施例步驟一,首 先’利用光罩在一基板;[0 〇定羞、P弓士人H 該位置上形成一非晶㈣子=極;屬位置,接著在 製作之欲鍍區圖形進行離子置換,开;門強退原能力材米 之金屬離子可為銅(CdH形成閘極11,其中該鍍只 ⑴)、鎢(W)、铜(Mo)等金屬離子銀(Ag)、鎳⑻)、金 材料製作之欲讓形係為該非 介電層205、非晶矽層215、矽换施陆 丁屑1丨b,之後進仃 一B圖係為本發明實施例之製程=、曰_225等沉積,請參考第 21 5( a -Si layer)可作為導驟一,其中非晶矽層 逋道,該矽摻雜層(N + Si
1220534 五、發明說明(3) layer)225可作為歐姆接觸層;上述沈積形成介電層2Q5、非 晶石夕層2 1 5、矽摻雜層2 2 5等層之沉積方法可包含物理氣相沉 積(Physical Vapor Deposition,PVD)、低壓化學氣相沉 積(Low-Pressure Chemical Vapor Deposition,LPCVD)或 電水輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition, PECVD)等 。 接縯上述步驟’完成矽摻雜層2 2 5的沉積,請參考第一 c 圖係為本發明實施例之製程步驟三,定義接觸窗丨2,以複數 個光阻305遮蔽部分矽摻雜層225進入光罩製程,執行微影蝕 刻=未被光阻3 0 5遮蔽的地方去除,形成複數個接觸窗丨2 ; 接著請參考第一D圖係為本發明實施例之製程步驟四,進行 ,阻3 0 5剝離’完成接觸冑,請再參考第一 E圖係為本發明 貝施例之衣权步驟五,沈積透明導電層4 〇 5,該透明導電層 同樣可利用上述之沈積法推r、士 ^ Λ ^ 套進仃沈積,而該透明導電層的材料 可為錮錫氧化物(I Τ 0 )或銦# ^ ^ 爲μ女π —塞禮一人飞釦辞虱化物(I Ζ0)等,在該透明導電 層上方可疋義第一金屬導線層。 接續上述步驟,請炎去楚 ...^ 、,i ^ >考弟一F圖係為本發明實施例之製 私步驟六,百先形成光阻5 6 j 乂表 if < η B士 a差山、搭枕 ,疋義出第二金屬導線位置, 並可同日守疋義出源極和汲極, 夏 飯刻技術,將部分透明導雷Μ 2後進订先罩製私,執行微影 石夕掺雜種子層40 7,利用^^去除’露出部分石夕換雜層作為 材料可互相反應的能力來雜種子層407具有與導線金屬 摻雜種子層407的置換反靡7^ &置換,其中該導線金屬與該矽 成反應,請參考第一G圖^丄二同性質間金屬取代反應或加 q係為本發明實施例之製程步驟七,
1220534 五、發明說明^ 一^--- = 兩物質間化學電位差進行反應,一 :Λ不會長出第二金屬導線,進行自;:;明:電層 ΓηΗ/可利用電鑛或無電…式進,i:, 第一 Η圖係為本發明每 14 <後,請參考 線4〇8佈局本例之製程步驟八1成第二金屬導 例之=下;=請參考第-1圖係為本發明實施 道的位置,i中線通道’以光阻60 5遮蔽非導線通 執行微影",形成^為正型光阻,在進人光罩製程後, 明實施例之勢避步酿丄、(月/号弟J圖係為本發 ^ 顿十,完成導線通道2 2 7,最後形成伴, 、、 可弟 K圖係為本發明實施例之製程步驟十一,利 一上述之沈積法沈積一保護層70 0,再將第四光阻710設置於 兀件上:將未被第四光阻710覆蓋之保護層70 0部分加以移、 除’,形成凡件保護層7 〇 6,並接著將第四光阻7丨〇移除,請 參考第一 L圖係為本發明實施例之製程步驟十二,完成薄膜 電晶體陣列元件之製作。 請參考第二圖係為可利用本發明技術製作之電路圖,以 此電路圖說明,首先進行第一光罩,形成第一金屬導線1 1, 並定義出閘極位置,其中閘極之導線金屬係利用置換方法長 成’接著以第二光罩定義形成訊號線區域及接觸窗後沈積透 明導電層1 4,之後進行第三光罩製程,定義出源極與汲極 1 3,其中該導線金屬可以部分矽摻雜層為種子進行自我對準 置換反應,再進入第四光罩製程,形成導線通道1 7,最後進
第9頁 1220534 五、發明說明(5) 入第五道光罩 種薄膜電晶體 三光罩製程中 線製作,完成 免金屬導線多 綜上所述施之進少性/ 見•以上戶斤 本發 之均等 請 園内,潭 以之限定 圍所作 製程,形成 陣列製作方 ’利用化學 該薄膜電晶 次暴露在光 ’充份顯示 極具產業之 元全符合發 述者,僅為 明所實施之 變化與修飾 貴審查委員 保護層1 5,而本發明技術提供之— 法’特別是在開始形成閘極及在第 鍍法的氧化還原特性,進行金屬導 體液晶顯示器之金屬導線佈局,避 罩製程中,導致元件缺陷的產生。 出本Is明在目的及功效上均深富實 利用價值,且為目前市面上前所未 明專利之系統,爰依法提出申請。 本發明之較佳實施例而已,當不能 範圍。即大凡依本發明申請;利^籲 ,皆應仍屬於本發明專利涵蓋之範 明鑑,並祈惠准,是所至禱。 ibirn 第10頁 1220534 圖式簡單說明 【圖示簡單說明】 第一 A〜L圖係為本發明實施例之製程步驟中各製程結構示 意圖, 第二圖係為可利用本發明技術製作之電路圖。 【符號說明】 1 1閘極; 1 2接觸窗; 1 3定義源極與汲極; 1 4形成金屬導線; 1 5形成透明導電層; 1 7形成保護層, I 0 0基板; II 5非晶矽種子層; 1 2 5置換金屬; 11 6閘極導線; 2 0儲存電容; 2 0 5、2 0 6介電層; 2 1 5、2 1 6非晶石夕層; 2 2 5、2 2 6矽摻雜層; 2 2 7導線通道; 3 0金屬導線接觸層; 3 0 5、5 0 5、6 0 5、7 1 0 光阻; 405、406透明導電層;
第11頁 1220534
第12頁

Claims (1)

  1. 六、 1. 2. 3. 申請專利範圍 一種薄膜 形成閘極 金屬沈 極; 形成介電 積,其 於該介 定義接觸 沈積透明 個接觸 定義源沒 列之源 餘刻通道 中飯刻 設置保護 一第四 完成該 如申請專 法,其中 強氧化能 應將該非 屬。 如申請專 法,該定 電晶體 ,係藉 積在一 層、非 中該介 電層與 窗,係 導電層 窗上; 極,係 極與汲 ,係藉 出一導 層,最 光罩, 薄膜電 利範圍 所述之 力之低 晶石夕種 利範圍 義閘拖 元件接觸窗 方法’其步驟包括有: 由 非晶石夕種+ n t 基板上,定義ά 換方式將第一導電 我出—薄膜電晶體陣列之閘 =層以切摻雜層,係 電層覆蓋於該閑極二二2 該矽摻雜層之間;方遠非晶石夕層介 藉U—光罩定義出複數個接觸窗; ,係將透明導電材料加以設置於該‘數 :由弟—光罩定義出該薄膜電晶體陣 由—第四光罩之覆蓋,於 電通道; ' 後沈積一保護声, 將未被第四光‘费:羞;該保護層上設置 晶體陣列之製作後之該保護層蝕刻, 弟1項所述之薄趙^ φ Β 置換方彳筏/膜電日日體陣列製作方 阻抗金屬,以化學‘:,利用對矽具有 子定義的區域,;氧化還原反 吳為该第一導電金 第1項所述之薄膜雷曰 之牛驟由 笔_體陣列製作太 艾步驟中,以沉積方 1下方 、 式疋義閘極之方式
    第13頁 1220534 六、申請專利範圍 係採用物理氣相沉積(Physical Vapor Deposition, PVD)、低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition,LPCVD)或電漿輔助化學氣相沉積 (Plasma Enhanced Chemical Deposition, PECVD)之方 式完成之。 4 ·如申請專利範圍第1項所述之薄膜電晶體陣列製作方 法’該定義閘極之步驟中’以沉積方式定義閘極之方式 所沉積於該閘極線之導電金屬係採用銅、鋁、銀之材 料。 5 ·如申請專利範圍第1項所述之薄膜電晶體陣列製作方 _ 法,其中所述之該形成介電層步驟中,可藉由連續沉積 之方式所形成的介電層係採用氧化物之材料完成之。 6 ·如申請專利範圍第1項所述之薄膜電晶體陣列製作方 法’其中所述之該形成介電層之步驟中,係採用低壓化 學氣相沉積或電漿輔助化學氣相沉積之方式完成之。
    7 ·如申請專利範圍第1項所述之薄膜電晶體陣列製作方 法’其中所述之沉積透明導電層步驟中,藉由沉積之方 式所形成之該透明導電電極層係採用銦錫氧化物(IT 〇 ) 或銦鋅氧化物(I Z0 )之材料完成之。 8. 如申請專利範圍第1項所述之薄膜電晶體陣列製作方 法,其中所述之定義源極與汲極步驟中,藉利用一第二 導電金屬比矽具有強氧化能力之特性,以部分矽摻雜層 作為一秒摻雜種子進行氧化還原反應,其中該矽摻雜^ 子被置換的部分定義為該源極與汲極。
    1220534 六、申請專利範圍 9.如申請專利範圍第8項所述之薄膜電晶體陣列製作方 法,該第二導電金屬係採用銅、鋁或銀之材料完成之。 1 0.如申請專利範圍第1項所述之薄膜電晶體陣列製作方 法,該第四光罩製程係使用正型光阻進行遮蔽。
    第15頁
TW092125528A 2003-09-16 2003-09-16 Method of fabricating thin film transistor (TFT) array TWI220534B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW092125528A TWI220534B (en) 2003-09-16 2003-09-16 Method of fabricating thin film transistor (TFT) array
US10/673,325 US7060541B2 (en) 2003-09-16 2003-09-30 Method of fabricating thin film transistor TFT array
JP2003360506A JP2005093967A (ja) 2003-09-16 2003-10-21 薄膜トランジスタアレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092125528A TWI220534B (en) 2003-09-16 2003-09-16 Method of fabricating thin film transistor (TFT) array

Publications (2)

Publication Number Publication Date
TWI220534B true TWI220534B (en) 2004-08-21
TW200512788A TW200512788A (en) 2005-04-01

Family

ID=34076589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125528A TWI220534B (en) 2003-09-16 2003-09-16 Method of fabricating thin film transistor (TFT) array

Country Status (3)

Country Link
US (1) US7060541B2 (zh)
JP (1) JP2005093967A (zh)
TW (1) TWI220534B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
JP4356113B2 (ja) * 2005-08-08 2009-11-04 セイコーエプソン株式会社 製膜方法、パターニング方法、光学装置の製造方法、および電子装置の製造方法
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
US8754416B2 (en) * 2005-11-25 2014-06-17 The Hong Hong University of Science and Technology Method for fabrication of active-matrix display panels
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
US8507916B2 (en) * 2010-06-08 2013-08-13 Sharp Kabushiki Kaisha Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
CN110071124B (zh) * 2019-04-22 2020-09-01 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method

Also Published As

Publication number Publication date
TW200512788A (en) 2005-04-01
JP2005093967A (ja) 2005-04-07
US20050059190A1 (en) 2005-03-17
US7060541B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
TWI297952B (en) A method to form metal lines using selective electrochemical deposition
TWI307171B (en) Method for manufacturing bottom substrate of liquid crystal display device
CN106887424B (zh) 导电图案结构及其制备方法、阵列基板和显示装置
TW201032289A (en) Method of fabricating array substrate
TWI220534B (en) Method of fabricating thin film transistor (TFT) array
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
US20200035721A1 (en) Production method of thin-film transistor, thin-film transistor, array substrate, and display panel
US10431694B2 (en) Thin film transistor, display apparatus having the same, and fabricating method thereof
WO2019114357A1 (zh) 阵列基板及其制造方法、显示装置
CN103489902B (zh) 一种电极及其制作方法、阵列基板及显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
CN100499082C (zh) 薄膜晶体管基板及其制造方法
TWI251349B (en) Method of forming thin film transistor
WO2015024337A1 (zh) 阵列基板及其制作方法和显示装置
CN109065455A (zh) 薄膜晶体管的制备方法及采用该方法制备的薄膜晶体管
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
TWI258048B (en) Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
CN106229344A (zh) 薄膜晶体管、其制备方法及显示装置
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN101425481B (zh) 像素结构及其制造方法
CN109616418B (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
CN114171457A (zh) 显示面板及其制备方法
CN108231794B (zh) 阵列基板的制备方法、阵列基板

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent