TW595172B - Digital line driver circuit - Google Patents
Digital line driver circuit Download PDFInfo
- Publication number
- TW595172B TW595172B TW091108836A TW91108836A TW595172B TW 595172 B TW595172 B TW 595172B TW 091108836 A TW091108836 A TW 091108836A TW 91108836 A TW91108836 A TW 91108836A TW 595172 B TW595172 B TW 595172B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- digital
- output
- circuit
- control signals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
595172 A7
發明之背景說明 本發明係與-種用以驅動—傳輪線路的數位線路驅動電 路有關’並與-種數位線路驅動電路之操作方法有關。 如眾所周知’在-與頻率有關的傳輪媒體,例如一且有 頻率損失特性的實體傳輸料,或在—光纖電繞上傳送一 信號時’信號形狀於傳輸過程中會發生變化。例如,利用 -條頻帶寬度受限的傳輸電線傳送信號時所引發的信號損 失,在信號之高頻部份大於信號低頻部份之損失。被傳輸 信號之頻率部份愈高,以及傳輸媒體之路徑長度愈長,傳 輸媒體對信號造成的影響也愈為顯著。對於一 ^信號發 射媒體輸入端設有一信號驅動器,並在該媒體另一端設有 接收該發射信號之接收機的信號傳輸系統而言,上述影響 就會限制住該信號傳輸系統的最遠傳輸長度及/或其最高傳 輸速度。 新式通訊系統多已採用數位信號載送資訊。概言之,一 個數位信號通常均含有一系列隨意排序之所謂符號資訊, 母一付號各代表一或多個資料位元。當一數位信號利用一 受頻率影響的·傳輸媒體(例如一傳輸線)傳送時,即使該傳 輸媒體之信號接收端與信號發射端之線路匹配甚佳,被傳 輸的數位信號仍會發生失真現象;因為,所傳送之資訊信 號諧波層次在信號頻譜中所佔位置愈高,所受之損失就比 位於該信號頻譜較低部份之信號所受損失愈大。在接收端 收到的數位信號中含有之低脈衝信號不會到達其全部脈衝 幅度,而且在接收機中所收到之信號上昇波緣及下滑波緣 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公愛)
裝 訂
595172 A7
斜度也會受損。此種效應也稱之為”符號間干擾”(ISI)會使 接收機可彳貞测出之資料速率(亦即接收機之資料速率偵測能 力)受到限制。 目刖已知的技術是,如果在一已知傳輸媒體的輸入端將 數位彳cr號ie以頻應預橋(p r e _ d i s t 〇 r t i 〇 n )後,即可提高該 傳輸媒體之資料傳輸速率或傳輸長度。廣義言之,頻應預 矯係針對該傳輸媒體所引發之信號失真效應,以預先加強 (Pre-emphasis)所傳送信號中在該傳輸媒體内可能受到 才貝害之信號成份的成份予以補償。此項技術亦各之為,,預 先加強”法。 如德國第DE 198 25 256號專利所揭露之提供一種頻應預 矯或預先加強一數位資料信號的傳統方法,即係先將一數 位信號延遲一個位元週期或一位元週期之某一預定分數時 段後,再將該數位信號之波幅與延遲後位元波幅合成的信 號做為輸出信號。此一文中所發表的一種輸出緩衝電路, 能夠提供經過頻應預矯之數位輸出信號,該輸出信號的位 準決定因素不僅根據擬發射信號之電流資料位元數據,並 且根據該輸出信號的歷史記錄資料。 在美國第4,584,690號專利中所揭露之降低符號間干擾影響 的方法,是在所傳送的信號中提供數位預補償處理效果: 以充分提高連續位元間之轉動率。在該文件中所提供的預 補償處理效果係視-串列位元中之位元組合模式以及所含 能量之大小而定。 在IEEE固態電路雜誌1999年5月份第34卷第5期第58〇頁至 -5- I紙張尺度適用t S目家鮮(CNS) A4祕(2l〇X297錄)-------------
裝
.' .V、 .' .V、595172 A7
585頁中所發表定名為”全位元頻應預綠方法”,係將—數位 貧料信號的波幅和-或多個該數位資料信號之延遲後产號 的加權波幅混合成輪出信號’每一延遲後信號與未延遲: 之數位資料信號之間的延遲時間約為_或多個全位元週 期。具有不同延遲時間且被混合在—起的該數位資料作號 延遲後信號之數目即用以決定所謂之頻應預矯次序。由此 -文件得知’部份位元頻應預矯方法亦屬一種良好可行的 方法,該方法係將該數位資料信號與_延遲後的該數位資 料信號混合起來,其信號延遲時間係設定為一位元週期的 p倍。通常,此-p值為0.5,故各之為,,半位元頻應預矯 應請注意者乃是,本說明書中所稱,,位元"一詞,並非一 定係指資訊的-個單位或—個資料單位。正確的說,就頻 應預矯或預先加強技術而言,此一名詞通常係指在一數位 貧料信號内隨時重複發生之最短時段的—個等幅時間分 段。在一二進制數位資料信號格式的特定情況下(亦即以邏 輯”〇”和邏輯,,厂,兩個不同信號所代表的數位資料信號), /、個隶短丨又的一個分段係與一位元週期的時段相同。 但是,數位資料信號也可採用其他不同的資料格式,亦 即’其最短時段之一個分段並不等於一個資訊位元之時 段。 [發明之目的] 本發明之目的係提供一種可用以將數位式信號輸出至一 傳輸線路的改良式驅動器電路,該驅動電路可提供預先加
弓功把。本發明另—目的是提供—種可用以操作該種數位 式線路驅動電之改良方法。 [發明之概略說明] 上述本發明兩個主要目的,可制本說明”請專利範 圍弟!項之數位線路驅動電路,以及第14項之數位線路驅 操作方法達成之。本發明各種可採用具體實例詳如 本件申請專利範圍内之各項說明。 依據本*明所提供之_種數位線路驅動電路, 數位式輸入信號,並按昭 輸出H w U輸4奴變化數位式 輪“號,该數位線路驅動電路至少可以一第一種及
==作模式操作。其㈣的採作模式係I 第-種模式操作時’對輪出信號中並未附= 先加強信號成份。例如,該第_種 ^ 、 號中繼模式,其數位輸出 ’、、J 〇此疋一種信 化而變化。第二==追隨該輪入數位信號之變 Μ除追^ 先加強模式’其數位式輸出 乜唬除追Ik该數位輸入信號的變化外 預矯信號成份。 有附加之頻應 先力:二=揭露之數位線路驅動電路既可提供未含預 之信號。正常信號可能就是輸==加強信號成份 追隨輪入信號變化之信號,而—信號’或直接 真信號成份。因此,本發明揭露則含有附加之失 定信號有需要時或在某些特定无了在所傳輸之特 之優點(但並不限於該等優:条件下提供"預先加強” ’亦可輸出-正常信號。 五 、發明説明( 5 故,本發明電路可提供更大的應用彈性。 數,線路驅動電路包括—信號處理部份和—輸出級,其 。之u處理部份可接收數位式輸人信號並將若干控制 唬輸出至該輸出級。最好是該信號處理部份包括—延遲電 路,以產生預先加強需用之各種相關控制信號。一如本說 明書引言中所述,利用延遲電路產生預先加強信號的技術 已為業界熟知。但讀者應瞭解,也可利用任何其他可用或 相關方法產生預先加強操作模式所需要之控制信號。本說 明書引言中所提及之各項專利文件時,特此列為本發明之 參考依據。 輸出級中最好配置-個可與信號傳輪媒體匹配之輪出阻 抗,例如50歐姆,以便能配合差分模式傳輸及 輸二種不同傳輸方式之需要、'傳 八心而罟另亦取好在輸出級提供一個 抵銷内部資料信號相關電流負荷異動之内部供應電流制衡 ::置。此種電流負荷制衡裝置的設計應可符合一較大共模 犯圍之操作需要。此種設計可降低低輸出阻抗内部供電電 路的需要性,並可減輕開關轉換過程中之暫態負荷,從而 可將内部供電線路和接地端間之去輕合電容量(如存在旬 保持在最低的程度。 該輸出級可設計成由若干外接電源之方式供電,該等外 接電源的數目可與該預先加強模式信號内所提供之層次數 相等。不過,同樣地也可以對輸出級提供數目較少之外接 參考電Μ,在此種情況下’該輸出級本身可利用類似電壓 分壓器產生相關之參考電壓。該後_替代方案的優點是可 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) -8- 595172 • m
五、發明説明( 以減少外部組件之畲 干之數目和整個電路的複雜性。 [附圖簡略說明] :下將參料多可採用具體實例,對本發明提供更詳盡 的:明,以使讀者對本發明獲得更完整之瞭解,但該等具 體:例不得視為限制本發明之適用範圍。兹將各附圖之簡 略說明分別如次。 圖1所不為本發明之一種基本具體實例。 圖2所示為圖1所示具體實例之詳細圖解。 圖3所示係出現在圖2所示電路中之多個信號的邏輯狀態 圖0 圖4所示係在—輪出級内之—個信號產生部份和一個信 號交換部份。 訂 圖5a及51)所示電路圖係說明一附帶電流負荷制衡裝置之 輸出級的操作示意圖。 圖6a及6b所示係一利用_以支術之電路制衡部份之範 例,及 線 圖7a及7b所示係-利用刪技術之信號交換部份之範例。 [發明之詳細說明] 以下說㈣容中所制之相料考圖號應代表各附圖中 之相同或相當之電路元件。 圖1所示係本發明之一種可採用具體實例。參考圖^代表 一數位線路驅動電路。參考圖2代表用以接收一數位式輪 入信號Di以及一模式選擇信號Pe之信號處理部份。該信= 處理部份2係用以輸出一或多個控制信號幻。此等控 本紙張尺度適用中國國家標準(CNS;) A4規格(210X297公釐) -9 - 93. 595172 五、發明説明( 被提供至—輸出級3 ’由該輸出級3為接受該數位驅 動電路1驅動之一條輸出線路4產生輪出信號〇υτρ及 OUTN。依據本發明原理, 订及 # 各控制j5唬S 2係由信號處理部份 按-、-弟-及-第二模式產生’其中之第_模式係一正 常操作模式,在該模式中,輸出 铷出仏唬凡全追隨輸入信號Di =化而變化;而第二模式則係一預先加強模式,輸出信 ^附加失真或預先加強信號成份。操作模式係由模式選 擇#谠Pe來決定’例如該選擇信號得僅含有兩個信號位 準,其中之第一位準相當於選擇第一種操作模式,第二位 準則相當於選擇第二種操作模式。惟,讀者應知,本發明 之電路1亦可依照更多操作模式操作,在該種情況下,該 模式選擇信號Pe將會分別顯示各該操作模式,例如,藉由 設定多個信號位準’或任何其他適當之編碼措施為之。 圖2所示為圖丨所示電路之詳細圖解。在圖2十,信號處 理部份接收數位式輸入信號Di以及該數位輸入信號Di之反 相信號Dib。應請注意者乃係,該反相信號臟可由外界電 路提供,或由該信號處理部份2内之一個倒反器提供之。 該信號處理部份2另亦包含一延遲電路21,對輸入至該延 遲電路之信號提供一延遲時間ΔΤβ Di和Dib兩個信號均饋送 至延遲電路21内,俾可輸出延遲處理後的輸出信號Dd(相當 於Di)及Ddb(相當於Dib)。 该k號處理部份2另亦包含一操作模式選擇信號pe輸入 鈿將该^號饋送至一倒反器22。此外,信號處理部份2 另包括一 OR閘23及27,和AND閘24,25,26 , 28 , 29及30。這 -10 - 本紙制帽國家標準(CNS) A4規格(210X297公釐) 595172 9a 2. II ·; . ;Ί A7 __;_八、 Β7 五、發明説明(8 ) ~" 些邏輯閘構成一閘道部份,用以接收並處理各輸入信號 Di,Dib及Pe,延遲後信號Dd,Ddb,以及反相模式選擇信 號。 更明確言之,閘道23係接收延遲後之反相信號Ddb和反 相之模式選擇信號;閘道24係接收閘道23的輸出信號和輸 入信號Di,並輸出一控制信號a。閘道25係接收延遲後之 輸入信號Dd和模式選擇信號pe。閘道26係接收閘道25之輸 出馆號和輸入信號Di ,並輸出一控制信號b。閘道27係接 收反相之模式選擇信號和延遲後之輸入信號Dd。閘道28係 接收閘道27之輸出信號和反相之輸入信號,並輸出一輸 出托號C。閘道29係接收模式選擇信號pe和信號Ddb。閘道 30係接收閘道29之輸出信號和反相之輸入信號Dib,並輸出 一控制信號D。 各該控制信號A,B,C及D係提供至輸出級3,相當於 圖1中之各^唬S2。與各種信號有關之不同信號狀態,將 於參閱圖3時一併說明。 圖2中之輸出級3接收四個參考電壓分別為Vrph , Vrrh, Vrrl和Vrpl。其中Vrph是巔值高參考電壓,vrpi是巔值低參 考電壓,例如:GLVDS情況中之接地端,或匕彻情況中 之一個較高的電壓準位。而心沌和Vrrl則代表電壓值在 Vrph和Vrpl之間的中間電壓或弛緩電壓。如前所述,並鉦 必要一定對輸出級3提供四個參考電壓,例如,也可僅提 供巔值高參電壓Vrph和巔值低參考電壓Vrpi,並安排由輸 出級3以適當方式產生中間電壓Vrrh和。 中國國家標準(CNS) A4規格(21G X 297公釐) ------ 595172
A7
訂
裝
A7
生η個位準之 兩出k唬,以及在預先加強模式操作時,处 產生m個位準之輪出信號。 匕 =遲時間ΔΤ係決定預先加強脈衝週期之長度,亦即, 在田Ρ6在呵準位時於圖3中左手邊信號Α和C中所看到的短 週期脈衝:此-延遲時間△T的長度可能與該資料位元本 、週功等長’但也可能較短,例如圖3中所示,等於一 位元週期之_主 ,么〜 平。如刖所述,一般而論,也可在已知之任 何理想或適用方、本+、强π 1 ^ ^ 万去中選擇可用以產生頻應預矯信號成份的 精密裝置。 在圖2及圖3所示之範例中,輸入信號以是一兩個準位之 仏號因此,以正常模式操作時所輸出的輸出信號也是一 兩C1準位之& $虎’且在以預先加強模式操作時所輸出的輸 出信號則是一四個準位的信號。但是,本發明之電路可適 用於任系統,以正常模式操作時,其輸入信號和輸出信 唬3有η (η為一整數)個準位,而以預先加強模式操作時, 則輸出信號含“個信號準位⑽一大於η的整數)。 圖4所不係輸出級3的一個可取具體實例。該輸出級包栝 彳a號產生部份31和一信號轉換部份32。信號產生部份31 係用以產生並輸出相當於預先加強操作模式中輸出信號準 位數目之m個信號,如圖4中之各S32信號。每一 S32信號 各有其自用的獨特之準位以及可用以驅動信號傳輸媒體之 足夠低之阻抗,例如:該媒體是一微分傳輸線路。信號轉 換部份32是用以接收該等m個信號和接收由信號處理部2輸 出的各控制信號S2(或A,B,C,D)。該信號轉換部份32 ___ -13- ^紙張尺度適用中國國家標準(CNS) A4規格(21〇父297公爱·) -----—'""""" 595172 ffi 11 五、發明説明( 疋用以在m個信號的獨特準位間執行準位轉換作業。以便 產生並輸出信號0UTP和〇UTN。如以前參閱圖3時所作之說 明,該信號轉換部份32於正常模式操作期間僅在^個準位 (例如圖3所示範例)中之兩個準位)之間執行轉換操作,並 在預先加強換式操作期間僅在m個準位(例如圖3範例中之 四個準位)之間執行轉換操作。 圖4所示仏唬產生部份3丨另亦包括一參考電壓提供部份 31〇,用以輸出多個參考電壓S31。在圖2所示範例中,其參 考電壓提供部份僅係由接受四個參考電壓v啡,v油, 及νΓρ1之四個輸入端構成。如前所述,參考電壓提供部份 ▲可。括用以產生芩考電壓或用以調節外部電壓源所提供 苓考電塵之電路。概言之,參考電遷提供部份310將可輸出 相當於預先加強模式輸出信個準位^個參考電魔準 位咖,但以該參考電壓提供部份可根據^較少外來電壓 提供m個電壓準位者為準。 圖4所示信號產生部份31另亦包括_信號源部份3ιι,該 一信號源部份311包含多個阻抗轉換震置,用以接收多個失 考電麼如並於響應於此等參考電產後產生瓜個信號M2: 料阻抗轉換裝置可能是若干源極隨輕器或射極隨麵器。 最好’此等裝置之結構能包括一推挽式輸出級,能夠提供 亚減弱電流,以達成輪出端與傳輸媒體間適當阻抗匹配之 目的。 讀者應知,雖然電路31係根攄作缺、店^ 土+ 很艨乜唬源部份311内個參 考電壓和m個阻抗轉換器執行操作,其中每一阻抗轉換器 本紙張尺度適用中國國家標準(CNS) A4規格(21〇Χ297公釐) -14- 595172
各自負責提供一個含有盘一相料處么t η 一 對應參考電壓有關之獨特電 壓準位化號,而且該m值乃係預券 ’、員先加強扠式操作時之信 準位數值,但是也可提供不同數 之參考電壓,以及亦可 使用較少數目之阻抗轉換器。亦即,使用-個適當設計之 阻抗轉換器也可在多個輸出信號S32之間執行轉換摔作。在 此種情況下’各控制信號幻亦會提供至電路3ΐι中 中之虛線箭頭所示。
裝
另-可選用設計乃係圖4所示電路另亦包括一電 部们η,用以平衡由該信號源部份311内各阻抗轉換器所 取得之電流。圖4中載有各控制信幻之虛線箭頭也表示, :設計人在信號源部份311内提供一電流制衡部份剌, 最好能依照各該控制信號S2控制該信號轉換部份μ之相同 方法控制該電流制衡部312之操作。採用此—選項時,可藉 由供電軌道減低對其他電路之混附雜⑽合效應。 B 上述電流制衡部份312最好能包括多個可接受各控制信號 S2控制之轉換裝置,以選擇性方式在信號源部份3ιι中所設 置各阻抗轉換器之各預定輸出接端之間提供連接。此等連 接路徑各有其獨特之預定阻抗值。 圖4所示電路之操作情形應參閱圖以所示範例加以詳細 祝明。在圖5a之左手邊,可看到高巔值參考電壓vrph和低 崩值參考電壓Vrpl之各接端。在圖5a所示範例中這些是僅 有的由外#電壓源所提供之參考電Μ。各+ ^電壓或弛緩 電f Vrrh及Vrrl則係由分壓電阻Rrp和Rrr所提供。圖&所示 分壓電阻Rrp之電阻為&,分壓電阻Rrr的電阻值為2r。概言
五、發明説明(13) 之,這些電阻值當然可按適當方式或需要選定之。 在圖5a中’各運算放大器Aph,Arh,Arl和Apl之功能為信 號源部份之阻抗轉換器3111,3112,3113及3114。各阻抗轉 換為3111至3114各自在其非倒反輸入端分別接收各參考電壓 Vrph,Vrrh,Vrrl及Vrpl。放大器之輸出信號係回饋至倒反輸 入端,因而各該放大器的功能相當於低阻抗信號源以不同 的電壓準位Vph,Vrh,Vrl及Vpl輸出信號。 由該等低阻抗信號源3111至3114輸出的信號係經由信號 轉換部份32提供至輸出級之輸出端,該信號轉換部份32包 含各轉換元件3211至3218,每一轉換元件3211至3218,分別 接受該控制信號A,B,C及D中某一控制信號的控制,且 每一轉換元件各有一適用的” QN阻抗路徑",其選定原則乃 係在任何時間,與傳輸媒體串接之所有阻抗的總組抗值洽 與該傳輸媒體的特性阻抗相匹配。 在圖5a所示範例中,各轉換元件3211至3218的設計安排乃 是’如果所出現的控制信號A,B,C或D係在高準位時, 則與其相對應之轉換元件即具有導電功能。在本圖中,係 假設控制信號A是在高準位,因此轉換元件3211和3218具有 導電功能,而其他各轉換元件3212,3213,3214,3215,3216 和3217均在開路(不導電)狀態。 利用這種配置設計,即可提供圖3所示之運算操作情 形。亦即,在正常模式操作期間,即有控制信號A和c是 在活性狀態’故只有高巔值電壓Vph和低巔值電壓Vpl被接 換至輸出線路4,俾可產生與兩個準位之輸入信號完全相 -16 - ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公复)一 -----
五、發明説明( 同的兩個單位之輸出信號。反之,在預先加強模式操作期 間’亦即各控制信號,A,B,C及D均在活性狀態時,則 四個準位之信號Vph,Vrh,Vrl和Vpl均被接轉至輪出線路 4 〇 圖5a所示範例另亦顯示轉換開關3121 , 3122和3123共同構 成一電流制衡部份,用以平衡由各相關低阻抗信號源3ΐιι 至3114所取得之供電電流。轉換開關3121係連接在各信號 源3111和3112兩者之輸出端之間,當控制信號B*D為高準 位時即可導電,並具有一適當之ON阻抗Rpr。轉換開關3122 係連接於信號源3113和3114二者之輸出端之間,當控制信號 B或D為高準位時即可導電,並具有一適當之on阻抗。 轉換開關3123係連接於信號3111及3114二者之輸出端之間, 當控制信號B或D為高準位時即可導電,並具有一適當之 ON阻抗Rpp。 在圖5a所示範例中,控制信號a是在高準位,此時,在 兩巔值準位之電壓Vph係經由轉換開關3211和3218輸出,而 該電流制衡部份之轉換元件3121至3123為開路狀態(不導電 狀態)。圖5b所示係控制信號B在高準位之情形,此時,電 流制衡部份之各轉換開關3121至3123為閉路狀態,且轉換開 關3213和3216乃可將在中間電壓位準之各信號提供至輸出 鳊,以便產生一個含有頻應預矯信號成份之輸出信號,亦 即,含有比輸入信號準位更多信號準位數目之信號。 更明確言之,如果將Vrph值設定於高於Vrpl電壓值2伏特 時,則在參考電壓提供部份内之電阻梯Rrp,R订,r卬所提
595172 m2. A7 B7 五、發明説明(15 供之中間電壓分別為比Vrpl大於1.5伏特之Vrrh,和比Vrpl大 0.5伏特之Vrrl(亦即;在Rrp之電阻值為r以及Rrr之電阻值為 2 R之情況下)。此種電壓組合所提供之預先加強等級為 100°/。。如果轉換部份各轉換元件3211至3218之全部阻抗Rout 设定值為50歐姆,且傳輸線路之微分特性阻抗值定值為ι〇〇 歐姆時’即可達成一適當之微分信號源匹配之程度。而跨 接OUTP和OUTN兩端之微分電壓將為1伏特。流經負荷的電 流將為ίο毫安,且該電流係由兩個電壓供應放大器Aph和 Apl依圖5 a所示箭頭方向供應。在中間的兩個放大器將主 動保持各自之電位Vrrh和Vrrl,但因缺少電流負載而變為門 置。 應請注意者乃係,信號C處於高準位的情況基本上等於 圖5a所不之情況,由輸出轉換開關輸出的信號則為反向信 號0 圖5b所示情況與圖5&所討論之假設參數相同,各轉換開 關所送出的弛緩電壓準位為h5伏特及〇·5伏特,如此乃可在 兩個輸出端OUTP和0UTN之間提供〇,5伏特之電壓及5毫安之 電流。在這-階段中,所有各制衡轉換開關3121至助均處 於工作中或閉路狀態。上端及下端電阻器犯响⑵之數值 可對負載提供5毫安之電流,藉以維持位於中間的兩個供 電放大H 3112和3113之空餘m於中間的電阻器迎之 數值可處理其餘電流,亦為5毫安,以保持上端和下端供 電放大器3111和3114和圖5a中所說明的情況一樣,也是處 於相同的10毫安負載情況。 ^ 本紙張尺度適 -18 用中國國家標準(CNS) A4規格(210 X 297公复) 應請注意者乃係’信號0在高準位的情況,基本上和信 =高準位的情況相同,但二者之輪出信號已由相關的 輸出轉換開關轉換成彼此相位相反的關係。 因此,只要該輸出級一直有一阻抗匹配之負載,因而有 各制衡裝置之調節效果’乃使進出各供電放大器举, 缝,Ad及Apl之電流能保持恒定不變,從而乃可有效地抑 制雜訊搞合ϊ見象經由供t線路進入丨他電路部份。 如果電路負載不能匹配,或如在傳輸線路另—端之連接 中點VP(參閱圖5a)被迫偏向任一方向,在各輪出級中即會 發生電流調變現象。此時’如果各供電放大器均有過高之 輪出阻抗,或過慢的反應時間1可能導致輪出信號被減 弱之效應。 對快速邊化(例如:在雷Φ rb j* v 在仏電電壓中之開關轉換暫態現象) 的動態反應可藉由若干電容量設計恰當之電容器(圖中未顯 :)處理之。到達信號操作頻率係由各供電電麗放大 裔’以及電流制衡電路加以處理。 圖6a和圖7a所7F係、先前各附圖所示電路輸出級之一種具 體實例。圖以所示為上述電流制衡部份的實例,圖7a所: 為信號轉換部份的實例。在圖6和圖7中之各nm〇S裝置, 其設計其設計功能係提供開關轉換功能以及正確的⑽阻 抗0 圖如所示電流制衡部份之供電線路Vrh,Vph,VpmVrl, 其佈局與圖5a所示者略有不同’以簡化該附圖。此外,名 圖6a所示範例中’係以六個電晶體表示圖5中之三個轉移 ___ -19- 本紙張用中國國家標準(CNS) Α^:(2ιοχ挪公董) 595172
裝 η
由圖6b和7b可知,各相關並聯單元之功能係接收一任選 SEL1 SEL2或SEL3用以啟動每一個別單元。經選定之 各項信號係饋送至同時也接收相關控制信號A , b , c或D 之各AND閘。每一單元可將一預定阻抗提供給輸出信號。 上述各單元可按每種不同操作模式各有其獨特工作單元 原貝j α片之’或没計成一種基本型號的單元,使其既可 單獨操作,而同時也可與許多型號不同的其他小型輸出單 元配合操作。 由於以上农後介紹之設計辦法有助於縮小連接至各輸出 線路之該等裝置所佔用的總面積,故同時可有節省空間並 11牛低輪出電容量之雙重功效。此一設計不同型號大小裝置 之方法對電流制衡部份的設計也很重要,因為後者也應針 對不同的工作點進行不同型號裝置之設計。參考圖仍和几 即可瞭解如何控制不同之驅動力和驅動電流之操作原理, 可利用選擇信號SEL1 , SEL2,SEL3和各AND閘極的方式來選 疋同%也接收各該選擇信號和各該控制信號A、b、c或D 之各種不同的電路零件。 應注意者乃係,圖6b中之電流制衡部份係使用一 〇R閘以 替代圖6a所示之兩排電晶體。 雖然以上係參閱各種特定具體實例來說明本發明之要 曰’但本發明之適用範圍並非僅於該等特定具體實例,因 為4请本技術領域之人士應可對本發明進行許多變更設 计。例如:雖然該某一特定具體實例中係以Nm〇s裝置做 為驅動裝置,但是利用PMOS裝置或NMOS裝置和PMOS裝置 -21 - i紙張尺度適财a目家鮮(CNS) A4規格(21GX297公爱) ----- 595172 19 五、發明説明( 之此合裝置當然也可實引本發明揭示的電路,其設計變化 全視對輸出電壓和供電電壓之需求條件而定f各相關信 號,諸如:各控制信號A_D,和模式選擇信號卜等之邏輯 原則也必須依不同條件而變更設計。 以上說明之各種範例不得視為係本發明適用範圍之限制 條件’因為,本發明要旨應以本說明書附帶之申請專利範 圍所:事項為準據。申請專利範圍說明中所使用之參號: 號不得視為限制條件,因為該等圖號僅供便於參考 u回 [元件符號說明] 而已。 1 數位線路驅動電路 2 信號處理部份 3 輸出級 4 輸出線路 2 1 延遲電路 22 倒反器 23 OR閘 2 4,2 5,2 6,2 8,2 9,3 0 AND閘 2 7 OR閘 3 1 "ί吕號產生部份 3 2 信號轉換部份 3 10 參考電壓提供部份 3 11 信號源部份 3 12 電流制衡部份 3111-3114 阻抗轉換器 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 595172 ' .... ·,·. Λ, · A7 B7 五、發明説明(2〇 ) 3121-3123 開關 3211-3218 轉換元件 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐)
Claims (1)
- 種用以驅動傳輸線路之數位線路驅動電路(丨),其含 有一信號輸入端,用以接收一數位式輸入信號(D'i, ⑽),以及—信號輸出端,用以根據該數位式輸入信號 (wDi,Dib)輸出一數位式輸出信號;根據一模式選擇信 號,該數位線路驅動電路(1)用來提供一頻應預矯操作模 式,其中提供具有該頻.應預矯之數位式輸出信號⑺卜 Dib),以及一個不含頻應預矯信號成份之操作模式信 號; 該數位線路驅動電路⑴亦包含·· 一信號處理部份(2),用以接收該數位式輸入信號 (Di,Dib)以及該模式選擇信號,並依據該數位式輸入信 號(Di,Dib)和該模式選擇信號輸出一或多個控制信號 (S2 ; A,B,C,D); 輸出級(3) ’用以接收該一或多個控制信號(s2 ; a, B,C,D),並依據該一或多個控制信號輸出該輸出信號 (OUTP、OUTN); 、其中該輸出級(3)包含: 參考彳5號產生部份(31),用以產生m個特殊參考信 號準位(S32 ’· VPh,Vrh,VH,Vpl),m 值為大於 2 之一 整數;及 一信號轉換部份(32),用以接收該一或多個控制信號 (S2,A ’ B,C ’ D)以及由該參考信號產生部份(31)輸出之 參考信號準位(S.32 ; Vph,Vrh,Vr卜Vpl),並依據該 一或多個控制信號之控制選擇相關之參考信號準位與該 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)— ------- — 595172^號輸出端耦合,LV #立L 2 ^ , x 以便產生並輸出該輸出信號(OUTP, OUTN)。 如申响專利範圍第1項之數位線路驅動電路(1),其中該 4輸入仏就(Di,Dlb)含有η個信號準位,η為大於1之 正數’且其中之數位輸出信號(OUTP,OUTN)在以第 操作模式操作時,有η個信號準位,以第二操作模式 #作時則有111個準位,其中之m為大於m整數。 •如申明專利範圍第1或第2項之數位線路驅動電路(1),包 含: 延遲電路(21),用以將該數位輸入信號(Di,Dib)延 遲一預定延遲時間(ΔΤ),並輸出二延遲後信號(Dd, Ddb);及 一間路部份,包括複數個邏輯間(23 , 24,25,26,27, 28 ’ 29,30)用以接收並處理該數位輸入信號(Di,Dib)和 忒延遲後信號(Dd,Ddb),以及產生該一或多個控制信 號(S2;A,B,C,D)。 4.如申請專利範圍第3項之數位線路驅動電路(1),其中該 閑路部份也可用以接收該操作模式選擇信號(pe)。 5 ’如申請專利範圍第1項之數位線路驅動電路,其中該參 考信號產生部份包含: 一參考電壓提供部份(310),用以輸出複數個參考電壓 (S31 ; vrph,Vrrh,Vrrl,Vrpl),及 一阻抗轉換部份(311),包含複數個阻抗轉換電路,用 以接收該複數個參考電壓(S31 ; Vrph,Virrh,Virl, -2- I紙張&度適㈤中國S家鮮(CNS) A4規格(21GX297公釐)裝 訂595172六、申請專利範圍 Vrpl) ’並響應該等參考電壓產生該m個信號(幻2 ;外匕, Vrh,Vr卜 Vpl)。 6 ·如申請專利範圍第丨項之數位線路驅動電路(丨),該電路 另亦包括一電流制衡部份(312),用以接收該一或多個控 制信號(S2 ; A,B,C,D),並依隨該等控制信號之控制 產生電流,用以平衡該數位線路驅動電路⑴之供電電 流。 7 ·如申請專利範圍第6項之數位線路驅動電路(丨),其中該 電流制衡部份(31.2)包括複數個接受該一或多個控制信號 (S2 ’ A ’ b ’ C ’ D)控制之轉換開關電路(312ι,3122, 3123),以選擇性方式在各阻抗轉換電路(3ιιι,3ii2, 3113,3114)之各預定輸出端之間提供連接,該連接端 具有預定之阻抗值(Rpr,Rpp)。 8 ·如申明專利範圍第7項之數位線路驅動電路(丨),其中各 轉換開關裝置(3121,3122,3 123)包含也提供該等阻抗 值(Rpr,Rpp)之MOS電晶體。 9 ·如申租專利範圍第5項之數位線路驅動電路,其中各阻 抗轉換電路包含一操作放大器電路(3iii,HU, 3 113 3 1 1 4) ’並含有一推挽式輸出級。 10.種用以插作一數位線路驅動電路⑴之彳法,該方法係 接收-數位式輸入信號(Di,Dib),並依據該數位輸入信 唬(Di ’ Dib)輸出一數位式輸出信號⑴υτρ,〇utn);包 括依據^㈣模式選擇”(Pe),m作模式及第 -操作模式操作該數位線路驅動電路⑴;其中該第一操 本紙張尺度適用中國a ^^(CNS) A4^(2l〇xi^ii) 作模式係一信號中繼模式,以該模式操作時 號(ΟϋΊΓΡ,〇UTN)完全依隨兮# v輪出化 王依酼汶數位輪入信號(以,以 而弟一刼作模式則係一種頻應預矯操作模式,: 操料,該數位輸出信_UTP,QUTN)除㈣該數= 入k號(Dl,Dib)外,並含有__附加之頻應預矮信號;⑴ 接收該數位輸入信號(Di,Dib)和該操作模式選擇信 號,並依據該數位輪入信號(Di,Dib)和該操作模式選擇 信號輸出一或多個控制信號(S2 ; A,b,c,D); 處理該一或多.個控制信號(S2 ; A,b,c,D)以依據 該等一或多個控制信號輸出該輸出信號(〇υτρ,〇UTN); 其中該處理步驟,包括: 產生m個特殊參考信號準位(S32 ; Vph,Vrh,Vrl, Vpl),該m值係大於二之一整數;及 依據該一或多個控制信號(S2 ; A,B,C,D)之控制選 擇相關之參考信號準位,以產生並輸出該輸出信號 (OUTP,OUTN)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01111188A EP1257102A1 (en) | 2001-05-11 | 2001-05-11 | Digital line driver circuit operable with and without pre-emphasis |
Publications (1)
Publication Number | Publication Date |
---|---|
TW595172B true TW595172B (en) | 2004-06-21 |
Family
ID=8177361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091108836A TW595172B (en) | 2001-05-11 | 2002-04-29 | Digital line driver circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US6690744B2 (zh) |
EP (1) | EP1257102A1 (zh) |
JP (1) | JP2003101595A (zh) |
TW (1) | TW595172B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI402794B (zh) * | 2005-07-25 | 2013-07-21 | Samsung Display Co Ltd | 顯示裝置及驅動裝置及其驅動方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004140565A (ja) * | 2002-10-17 | 2004-05-13 | Matsushita Electric Ind Co Ltd | 平衡伝送装置 |
US7224746B2 (en) * | 2002-12-31 | 2007-05-29 | Teradyne, Inc | Pre-compensation for digital bit streams |
JP4327504B2 (ja) | 2003-05-29 | 2009-09-09 | Necエレクトロニクス株式会社 | トランスミッタ回路、伝送回路及び駆動装置 |
JP2005295318A (ja) * | 2004-04-01 | 2005-10-20 | Fujitsu Component Ltd | シリアルコンソールスイッチ装置 |
US7155164B1 (en) | 2004-06-03 | 2006-12-26 | Marvell International Ltd. | Method and apparatus for performing transmit pre-emphasis |
JPWO2006038346A1 (ja) | 2004-10-01 | 2008-05-15 | 松下電器産業株式会社 | 信号出力回路 |
KR100656470B1 (ko) * | 2006-02-07 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 드라이버 제어장치 및 방법 |
US7667980B2 (en) | 2006-10-10 | 2010-02-23 | International Business Machines Corporation | Printed circuit boards for countering signal distortion |
US7888968B2 (en) * | 2009-01-15 | 2011-02-15 | International Business Machines Corporation | Configurable pre-emphasis driver with selective constant and adjustable output impedance modes |
EP2412136B1 (en) * | 2009-03-27 | 2017-03-01 | Rambus Inc. | Voltage mode transmitter equalizer |
CN102742158B (zh) | 2009-09-14 | 2016-10-19 | 拉姆伯斯公司 | 高分辨率输出驱动器 |
US8860594B2 (en) * | 2012-05-17 | 2014-10-14 | Brilliant Points, Inc. | System and method for digital signaling |
US10318158B2 (en) | 2012-05-17 | 2019-06-11 | Brilliant Points, Inc. | System and method for digital signaling and digital storage |
CN106339024B (zh) | 2015-07-08 | 2018-08-24 | 创意电子股份有限公司 | 电压模式信号发射器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3980826A (en) * | 1973-09-12 | 1976-09-14 | International Business Machines Corporation | Means of predistorting digital signals |
US4584690A (en) | 1984-05-07 | 1986-04-22 | D.A.V.I.D. Systems, Inc. | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation |
US5164960A (en) * | 1990-02-15 | 1992-11-17 | Advanced Micro Devices Inc. | Medium attachment unit for use with twisted pair local area network |
DE19825258B4 (de) * | 1998-06-05 | 2005-11-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis |
US6393062B1 (en) | 1998-09-21 | 2002-05-21 | Maxim Integrated Products, Inc. | Methods and circuits for generating a preemphasis waveform |
DE19947094C2 (de) * | 1999-09-30 | 2001-09-06 | Siemens Ag | Verfahren und Empfangsanordnung zur Erhöhung der Übertragungsreichweite bei einer Übertragung von Signalen im Basisband |
-
2001
- 2001-05-11 EP EP01111188A patent/EP1257102A1/en not_active Withdrawn
-
2002
- 2002-04-29 TW TW091108836A patent/TW595172B/zh not_active IP Right Cessation
- 2002-05-08 US US10/143,706 patent/US6690744B2/en not_active Expired - Lifetime
- 2002-05-13 JP JP2002137541A patent/JP2003101595A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI402794B (zh) * | 2005-07-25 | 2013-07-21 | Samsung Display Co Ltd | 顯示裝置及驅動裝置及其驅動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003101595A (ja) | 2003-04-04 |
EP1257102A1 (en) | 2002-11-13 |
US6690744B2 (en) | 2004-02-10 |
US20020168024A1 (en) | 2002-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW595172B (en) | Digital line driver circuit | |
US11716226B2 (en) | Multilevel driver for high speed chip-to-chip communications | |
US7269212B1 (en) | Low-latency equalization in multi-level, multi-line communication systems | |
TW421914B (en) | Output buffer circuit for transmitting digital signals over a transmission line with preemphase | |
US6396329B1 (en) | Method and apparatus for receiving high speed signals with low latency | |
US8320494B2 (en) | Method and apparatus for generating reference voltage to adjust for attenuation | |
JP5897038B2 (ja) | プリエンファシスを備えた電圧モードドライバ | |
US6477205B1 (en) | Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor | |
US6353334B1 (en) | Circuit for converting a logic signal on an output node to a pair of low-voltage differential signals | |
US20060170453A1 (en) | Low latency multi-level communication interface | |
CN111061664B (zh) | 用于电压模态信号发射器的两阶段式前馈均衡器 | |
US20090122904A1 (en) | Apparatuses and method for multi-level communication | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
JP5255707B2 (ja) | 多値ドライバ回路ならびにそれを用いたシングルエンド出力ドライバ回路、差動出力ドライバ回路および試験装置 | |
MXPA98000634A (en) | Univer issuing device | |
CN110301096B (zh) | 非对称光噪声阈值调整补偿的方法、电路及系统 | |
EP3174209A1 (en) | Driver circuit for signal transmission | |
TWI549438B (zh) | 推挽式源極串聯終端的發射器設備及方法 | |
US7592838B2 (en) | Method for communicating data and clock signals and corresponding signal, transmitter and receiver | |
TW565995B (en) | Transmitter for outputting differential signals of different voltage levels | |
CN117271410A (zh) | 驱动模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |