TW591314B - Liquid crystal display - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 591314 A7 _-____B7__ 五、發明說明（1 ) 【發明背景】 本發明係有關連接有複數支掃描線與直交於掃描線之 複數支影像訊號線與分別作爲其主動元件之開關元件之主 動矩陣型液晶顯75裝置。 此種液晶顯示裝置係廣泛地被利用於資訊機器終端機 或薄型電視等圖形顯示器。尤其，近年，正推動著爲了擴 展同一面積之透明絕緣基板上之有效畫面面積，且，減低 製造成本，將掃描線驅動電路或影像訊號驅動電路，與像 素薄膜電晶體同樣在透明絕緣基板上形成爲一體之驅動電 路內藏主動矩陣型之液晶顯示裝置之開發。 在透明絕緣基板上形成爲一體之掃描線驅動電路或影 像訊號線驅動電路係將聚矽所成之薄膜電晶體作爲基本構 成元件，包括有將N型薄膜電晶體與P型薄膜電晶體形成 於同一基板上之1層C Μ 0 S緩衝器，或連接成多層之複 數C Μ 0 S緩衝器所構成之數位電路。這些C Μ〇S緩衝 器，爲被連接成例如C Μ 0 S緩衝器爲可發揮變相器（ invertor )之機能，作爲輸入訊號施加作用比爲被施加數十 分之一至數千分之一程度之脈衝電壓，構成爲將其輸出訊 號施加於上述之掃描線或影像訊號線。 於上述驅動電路內藏主動矩陣型之液晶顯示裝置，屬 於一體形成於透明基板上之驅動電路之基本構成元件之薄 膜電晶體，曉得與單結晶矽作爲基板之電晶體比較其能力 爲低劣。第8圖係爲了說明其一例，表示閘電壓V g ’與汲 極電流I d關係之線圖，因起因於製程之些許差異將閘電壓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝------——訂---I-----I (請先閱讀背面之注意事項再填寫本頁) - 4- 591314 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（？) v g成爲0 v時之汲極電流I d係如寬度△所示變成大的偏 差。爲了補救這種特性之偏差需要擴展閘寬度來使電流容 易流動。然而，若擴展閘寬度時因應洩漏電流之增加具有 各元件之消費電力會增加之急待解決之問題。 【發明槪要】 本發明係爲了解決上述問題所開發者，其目的係提供 一種形成包含於掃描線驅動電路或影像訊號線驅動之 c Μ 0 S緩衝器藉減低薄膜電晶體之洩漏電流就可抑制消 費電力之驅動電路內藏有主動矩陣型之液晶顯示裝置。 本發明係構成爲；具有複數支掃描線，與直交於上述 掃描線之複數支影像訊號線連接有開關元件之主動矩陣型 液晶顯示元件，經由上述掃描線對於上述開關元件施加掃 描脈衝之掃描線驅動電路及上述影像訊號線施加影像訊號 線之影像訊號線驅動電路之中至少一方，包括有將Ν型薄 膜電晶體與Ρ型薄膜電晶體形成於同一基板上之1層 CM〇S緩衝器，或連接成多層之複數CMO S緩衝器所 構成之數位電路所構成之數位電路之液晶顯示裝置，構成 上述C Μ 0 S緩衝器之N型薄膜電晶體與P型薄膜電晶體 之中，將電路動作中成爲〇F F狀態之時間較長一方之電 晶體之鬧長爲比他方電晶體之鬧長形成爲更長。 並且，本發明係構成爲；具有複數支掃描線，與直交 於上述掃描線之複數支影像訊號線連接有開關元件之主動 矩陣型液晶顯示元件，經由上述掃描線對於上述開關元件 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公董1 ----^----^ 裝--------訂------—I (請先閱讀背面之注意事項再填寫本頁) 591314 A7 B7___ 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 施加掃描脈衝之掃描線驅動電路及上述影像訊號線施加影 像訊號線之影像訊號線驅動電路之中至少一方，包括有將 N型薄膜電晶體與P型薄膜電晶體形成於同一基板上之1 層CM〇S緩衝器，或連接成多層之複數CM〇S緩衝器 所構成之數位電路所構成之數位電路之液晶顯示裝置，構 成上述CM〇S緩衝器之N型薄膜電晶體與P型薄膜電晶 體之中，將電路動作中成爲〇F F狀態之時間較長一方之 電晶體之閘長爲比他方電晶體之閘長形成爲更狹小。 經濟部智慧財產局員工消費合作社印製 並且，本發明係構成爲；具有複數支掃描線，與直交 於上述掃描線之複數支影像訊號線連接有開關元件之主動 矩陣型液晶顯示元件，經由上述掃描線對於上述開關元件 施加掃描脈衝之掃描線驅動電路及上述影像訊號線施加影 像訊號線之影像訊號線驅動電路之中至少一方，包括有將 N型薄膜電晶體與P型薄膜電晶體形成於同一基板上之1 層C Μ〇S緩衝器，或連接成多層之複數C Μ〇S緩衝器 所構成之數位電路所構成之數位電路之液晶顯示裝置，構 成上述CM〇S緩衝器之Ν型薄膜電晶體與Ρ型薄膜電晶 體之中，將電路動作中成爲〇F F狀態之時間較長一方之 電晶體之閘長爲比他方電晶體之閘長形成爲更長且將上述 一方之閘寬度較他方之電晶體之閘長形成爲較狹小。 【較佳實施例之說明】 茲將本發明依據圖面所示之較佳實施形態詳細說明如 下。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -6- 591314 A7 ------- B7 五、發明說明（4 ) 第1圖係表示有關本發明之液晶顯示裝置之部分構成 之電路圖，表示形成掃描線驅動電路及影像訊號線驅動電 路之中至少一方（通常爲兩方）之構成元件所裝套之數位 電路。此數位電路係依序串聯地連接有3個反相器1 1 ， 1 2，1 3。作爲這些反相器1 1 ，1 2，1 3分別使用 C Μ〇S電晶體。 亦即，反相器1 1係在高壓電源V。。與節（node ) N 1之間形成源極，汲極路徑之p Μ〇S電晶體1 4，與 作爲接地點所示之低壓電源V s s與節Ν 1之間形成源極， 汲極路徑之N Μ〇S電晶體1 5所構成，這些電晶體之閘 爲互相被連接而連接於邏輯訊號輸入端子。反相器1 2係 在高壓電源V d。與節Ν 2之間形成源極，汲極路徑之 P Μ〇S電晶體1 6，與低壓電源V s s與節N 2之間形成 源極，汲極路徑之Ν Μ 0 S電晶體1 7所構成，這些電晶 體之閘爲互相被連接並且連接於節Ν 1。反相器1 3係在 高壓電源V d。與邏輯訊號輸出端之間形成源極，汲極路徑 之P Μ〇S電晶體1 8，與低壓電源V s s與輸出端之間形 成源極，汲極路徑之P Μ〇S電晶體1 9所形成，這些電 晶體之閘爲互相連接，並且，連接於節Ν 2。在邏輯訊號 輸出端與低壓電源V s s之間連接有電容性負荷1 1 〇。如 第1圖所示數位電路之邏輯訊號輸入端施加如第2圖（a )所示，Η電平之時間爲T i，L電平之時間爲τ 2之作用 比爲數十分之一至少數千分之一脈衝電壓時，節Ν 1之電 壓波形係如第2圖（b )所示變成反相，節N 2之電壓係 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · I--I---^ ---I--I — J . 經濟部智慧財產局員工消費合作社印製 591314 Α7 ---- Β7 五、發明說明（5 ) 如第2圖（c )所示，恢復爲與輸入電壓波形同形者，並 且’輸出電壓波形係將成爲節N 2之電壓波形之反相者。 此時，於反相器1 1之P Μ〇S電晶體1 4，係只有 Τ !時間變成〇F F狀態，及至較此Τ :時間特別長之丁 i 時間變成〇F F狀態，相反地，N Μ 0 S電晶體1 5係在 Τ 1時間變成Ο Ν狀態，而繼續保持Τ 2時間之〇F F狀態 。因此，第1圖所示之數位電路之動作中係與PM〇S電 晶體1 4之〇F F時間比較Ν Μ〇S電晶體1 5之〇F F 時間絕對性變長。又，於反相器1 2係Ν Μ〇S電晶體 17之OFF時間相較，PMOS電晶體16之OFF時 間絕對性地變長，並且，於反相器1 3與P Μ〇S電晶體 1 8比較Ρ Μ〇S電晶體1 9之〇F F時間會絕對性地變 長。 如上述，將電晶體1 4〜1 9由薄膜電晶體構成時， 若擴展閘寬時洩漏電流也會變大。本實施形態係構成反相 器1 1 ，1 2，1 3之C Μ〇S電晶體之中，時間上 〇F F狀態變成爲主之電晶體之閘長增長，或使閘寬變窄 ，藉減低洩漏電流來抑低消費電力者。 第3圖係表示依據此構想所形成之數位電路之第1實 施形態之詳細構成之剖面圖及平面圖，爲了容易了解，去 除（a )係所示剖面圖之層間絕緣膜及絕緣層，在（b ) 表示其平面圖。於該圖，在玻璃基板1上形成聚矽層2， 在此聚矽層2，施加例如形成Ρ Μ 0 S電晶體1 8及 Ρ Μ〇S電晶體1 9所形成之C〇M S電晶體之周知處理 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱） (請先閱讀背面之注意事項再填寫本頁) · -ϋ ϋ ϋ ϋ «^1 ϋ · mm— I ϋ n . 經濟部智慧財產局員工消費合作社印製 -8- 591314 A7 B7 五、發明說明（6 ) 。並且，在聚矽層2上形成閘絕緣膜3，並且，在其表面 隔開閘5及閘6形成。在包括閘5及閘6之閘絕緣膜3上 形成層間絕緣膜4，在其表面形成高壓電源配線7及低壓 電源配線8。在閘5及閘6之中間位置之層間絕緣膜4表 面形成有訊號配線9。 並且，通過低壓電源配線8及邏輯訊號輸出配線9分 別形成於層間絕緣膜4之貫通孔連接於聚矽層2之既定領 域。按，閘5及閘6係相當於「π」字型配線之各先端部 ’ 「口」字型配線之基部爲連接於前層之C〇M S電晶體 之邏輯訊號輸出配線9。在包括這些高壓電源配線7，低 壓電源配線8及邏輯訊號輸出配線9表面之層間絕緣膜4 表面部疊層絕緣層1 〇，藉此，將Ρ Μ〇S電晶體1 8及 Ρ Μ ◦ S電晶體1 9串聯地連接，將其兩端藉連接於高壓 電源配線7與低壓電源配線8就可得到輸出來自訊號配線 9訊號之反相器1 3。反相器1 1及反相器1 2也具與上 述反相器1 3同樣之構成。 然而，將反相器1 1 ，1 2，1 3係形成爲使電流容 量增大，構成反相器1 1之PMOS電晶體1 4及 Ν Μ〇S電晶體1 5及閘寬視爲W i，將構成反相器1 2之 Ρ Μ〇S電晶體1 6及N Μ〇S電晶體1 7及閘寬視爲W 2 ’將構成反相器1 3之PMOS電晶體1 8及NMOS電 晶體1 9及閘寬視爲W 3時，在這些之間成立W 1 < W 2 < W 3之關係。若例示槪略數値時，就如第4圖所示，w i = 1 0//m，W2=50//m，W3=200//m。按，這些 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·-------訂---11111 J · 經濟部智慧財產局員工消費合作社印製 -9- 591314 A7 ------B7____ 五、發明說明（7 ) 第3圖因不容易表現這些尺寸差所以改變尺度表示。 另一方面，反相器1 1之PMOS電晶體1 4之閘長 視爲L i，決定各長度將N Μ〇S電晶體1 5之閘長視爲 L 2時，就變成L i < L 2之關係。又，反相器1 2之 P Μ〇S電晶體1 6之閘長爲形成爲L 2，P Μ〇S電晶體 1 7之閘長爲形成爲Li。並且，反相器1 3之PMOS電 晶體1 8之閘長係形成爲L :，P Μ〇S電晶體1 9之閘長 係形成爲L 2。若表示較佳數値時，就如第4圖所示，成爲 Wi=5//m，W2=10/zm〇 經濟部智慧財產局員工消費合作社印製 請 先 閱 讀 背 面 之 注 意 事 項 再響 f裝 本- 頁I 一 I I I I I I 訂 於此，若注目於反相器1 1時，與P Μ 0 S電晶體 1 4之〇F F時間比較Ν Μ〇S電晶體1 5之〇F F時間 會絕對性地變長。於此實施形態，將成爲0 F F狀態之時 間長之NM〇S電晶體1 5之閘長L2，藉成爲較PMOS 電晶體1 4之閘長L i爲長，就可減低由第2圖所示脈衝電 壓波形動作之電晶體之洩漏電流。於此完全同樣，於反相 器1 2變成〇F F狀態之時間長之P Μ〇S電晶體1 6之 閘長L 2，藉較Ν Μ〇S電晶體1 7之閘長L i爲長，就可 減低洩漏電流，即使於反相器1 3將變成〇F F狀態之時 間長之P Μ〇S電晶體1 9之閘長L 2，藉較P Μ〇S電晶 體1 8之閘長L i爲長就可減低洩漏電流。 此結果，如第1圖所示，連接成多層之複數C〇M S 緩衝器所構成之數位電路之消費電力與習知液晶顯示裝置 所使用同樣之數位電路比較可特別加以抑低。 第5圖係表示有關構成本發明之液晶顯示裝置之數位 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 591314 Α7 __ Β7 五、發明說明（8 ) 電路之第2實施形態之詳細構成之平面圖，圖中，表示第 1實施形態之第3圖同一元件係標示相同符號而從略其說 明。 此實施形態係構成C〇M S緩衝器之二個電晶體中， 成爲〇F F狀態之時間長一方之電晶體之閘寬度，形成爲 較他方之電晶體之閘長爲窄小。亦即，於反相器1 1 ，係 與Ρ Μ〇S電晶體1 4之閘長W i比較，使Ν Μ〇S電晶體 1 5之閘長W 2變窄小。於反相器1 2係與Ρ Μ〇S電晶體 1 6之閘長W 3比較，使Ν Μ〇S電晶體1 7之鬧長W 4爲 窄小，於反相器1 3係與Ρ Μ〇S電晶體1 8之閘長W 5比 較，使Ν Μ〇S電晶體1 9之閘長W 6爲窄小。此時，各 M〇S電晶體之長度L係形成爲完全相等。蓋因，若將這 些數値槪略例示就成爲如第6圖之圖表。 此結果，如第1圖所示，可將構成爲連接成多層之複 數C〇M S緩衝器之數位電路之消費電力與習知之液晶顯 示裝置之同樣數位電路比較可特別地加以抑低。 第7圖係表示有關構成本發明之液晶顯示裝置之數位 電路之第3實施形態之詳細構成之平面圖，圖中，表示第 1實施形態之第3圖或第2實施形態所示第5圖同一元件 係標示相同符號而從略其說明。 此實施形態係將構成C Μ 0 S緩衝器之二個電晶體之 中，將變成〇F F狀態之時間長一方之電晶體之閘長’形 成較他方電晶體之閘長更長，並且，將成爲〇F F狀態之 時間長一方之電晶體之閘長，藉形成爲較他方之閘寬更窄 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} ·1111111 — — — — — — — . 經濟部智慧財產局員工消費合作社印製 -II - 591314 A7 —圓 _ B7 五、發明說明（9 ) 來減低洩漏電流。亦即，於反相器1 1係將ρ μ 0 S電晶 體1 4之閘長形成爲L i，閘寬形成爲w i時，將Ρ Μ〇S 電晶體1 4之閘長形成爲更長之L 2，將閘寬形成爲更窄小 之W 2。同樣地，於反相器1 2係將Ν Μ〇S電晶體1 7之 閘長形成爲L i，閘寬形成爲w 4時，將Ρ Μ〇S電晶體 I 6之閘長形成爲更長之L 2，將閘寬形成爲更窄小之w 3 。又，於反相器1 3係將Ρ Μ 0 S電晶體1 8之閘長形成 爲L i，閘寬形成爲W 5時，將Ν Μ〇S電晶體1 9之閘長 形成爲更長之L 2，將閘寬形成爲更窄小之w 6。 按，於第7圖所示之第3實施形態，係構成反相器 II ， 12， 13之一對PMOS電晶體與PMOS電晶 體之閘長之差數及閘寬之差數爲不必成爲第4圖或第6圖 所示之數値，動作上，在沒有妨礙之範圍可適當地變更設 計。 像這樣，如第1圖所示，由連接成多層之複數之 C Μ ◦ S緩衝器所構成之數位電路之消費電力與習知之液 晶顯示裝置所使用之同樣之數位電路比較可更加地抑低。 按，於上述實施形態係將C Μ 0 S緩衝器由反相器構 成，但是也可將進行與此同樣動作之電路例如由N A N D 電路或N 0 R電路等所構成。 又，於上述實施形態係將薄膜電晶體由聚矽形成，但 是也可將此薄膜電晶體由微結晶（micro crystal)或非晶質 石夕(amorphous silicon )構成 ° 由以上之說明就可淸楚，若依據本發明，就可提供驅 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂--------- si. 經濟部智慧財產局員工消費合作社印製 -12- 經濟部智慧財產局員工消費合作社印製 591314 Α7 _ Β7 五、發明說明（10 ) 動電路之動作中，構成Μ〇S緩衝器之一對電晶體之中， 增長成爲〇F F狀態之時間長一方之電晶體之閘長，或使 閘寬變窄小，藉減低洩漏電流就可抑低消費電力之驅動電 路內藏主動矩陣型之液晶顯示裝置。 圖式之簡單說明 第1圖係表示有關本發明之液晶顯示裝置之掃描線驅 動電路及影像訊號線驅動電路中將成爲至少一方之構成元 件所裝套之數位電路之圖。 第2圖係表示對應於第1圖所示數位電路之輸入訊號 之主要部位之訊號波形之圖。 第3圖係表示第1圖所示之數位電路之第1實施形態 之詳細構成之剖面圖及平面圖。 第4圖係表示第3圖所示數位電路之第1實施形態之 主要部位之詳細尺寸之圖表。 第5圖係表示第1圖所示之數位電路之第2實施形態 之詳細構成之平面圖。 第6圖係表示第3圖所示數位電路之第2實施形態之 主要部位之詳細尺寸之圖表。 第7圖係表示第1圖所示之數位電路之第3實施形態 之詳細構成之平面圖。 第8圖係爲了說明薄膜電晶體之性能所需，表示汲極 電流與閘電壓關係之線圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----^----------裝--------訂---------Τ (請先閱讀背面之注意事項再填寫本頁) -13- 經濟部智慧財產局員工消費合作社印製 591314 A7 B7 五、發明說明（11 ) 【符號之說明】 1:玻璃基板， 2 :聚砂層， 3:閘絕緣膜， 4:層間絕緣膜， 5 :閘， 6 :閘， 7 :高壓電源配線， 8 :低壓電源配線， 9 :訊號（輸出）配線， 1 0 :絕緣層， 1 1 :反相器， 1 2 :反相器， 1 3 :反相器， 1 4 : P Μ〇S電晶體， 1 5 ·· Ν Μ〇S電晶體， 1 6 : Ρ Μ〇S電晶體， 1 7 : Ν Μ〇S電晶體， 1 8 : Ρ Μ〇S電晶體， 1 9 : Ρ Μ〇S電晶體， 1 1 0 :電容性負荷。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-14-

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 591314 A8 B8 C8 _ D8 六、申請專利範圍 1 · 一種液晶顯示裝置，其係具有，複數支掃描線， 與直交於上述掃描線之複數支影像訊號線連接有開關元件 之主動矩陣形液晶顯示元件，經由上述掃描線對於上述開 關元件施加掃描脈衝之掃描線驅動電路及上述影像訊號線 施加影像訊號之影像訊號線驅動電路中之至少一方，爲由 形成於N型薄膜電晶體與P型薄膜電晶體形成於同一基板 上之1層COMS緩衝器，或連接成多層之複數CMOS 緩衝器所構成包括數位電路之液晶顯示裝置，其特徵爲； 構成上述CMO S緩衝器之N型薄膜電晶體與P型薄 膜電晶體之中，將電路動作中成爲0 F F狀態之時間長一 方之.電晶體之閘長形成爲較他方之電晶體之閘長更長。 2 ·如申請專利範圍第1項之液晶顯示裝置，其中係 將上述C Μ〇S緩衝器由反相器構成。 3 ·如申請專利範圍第1項之液晶顯示裝置，其中將 構成上述CMO S緩衝器由Ν型薄膜電晶體與Ρ型薄膜電 晶體以聚矽形成。 4 ·如申請專利範圍第1項之液晶顯示裝置，其中上 述數位電路係由複數之C Μ 0 S緩衝器構成，上述各 C Μ〇S緩衝器，係上述一方之電晶體之閘長構成爲L 2， 上述他方之電晶體之閘長係構成L i ( L 2 > L i )，上述 複數之C Μ〇S緩衝器，係於各個之閘長，爲從上游側向 下游側，配設成依序排列成大。 5 · —種液晶顯示裝置，其係具有，複數支掃描線， 與直交於上述掃描線之複數支影像訊號線連接有開關元件 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Γ---<---t--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -15- 經濟部智慧財產局員工消費合作社印製 591314 A8 B8 C8 D8 六、申請專利範圍 之主動矩陣形液晶顯示元件，經由上述掃描線對於上述開 關元件施加掃描脈衝之掃描線驅動電路及上述影像訊號線 施加影像訊號之影像訊號線驅動電路中之至少一方，爲由 形成於N型薄膜電晶體與P型薄膜電晶體形成於同一基板 上之1層C OMS緩衝器，或連接成多層之複數CM〇S 緩衝器所構成包括數位電路之液晶顯示裝置，其特徵爲； 構成上述CMO S緩衝器之N型薄膜電晶體與P型薄膜電 晶體之中，將電路動作中之變成〇F F狀態之時間長一方 之電晶體之閘寬形成爲較他方電晶體之閘寬爲窄小。 6 ·如申請專利範圍第5項之液晶顯示裝置，其中將 上述· C Μ〇S緩衝器由反相器構成。 7 .如申請專利範圍第5項之液晶顯示裝置，其中將 構成上述CM〇S緩衝器由Ν型薄膜電晶體與Ρ型薄膜電 晶體以聚矽形成。 8 ·如申請專利範圍第5項之液晶顯示裝置，其中上 述數位電路，係由複數之C Μ〇S緩衝器所構成，上述各 CMO S緩衝器，係於上述一方之電晶體及上述他方之電 晶體之各個之閘長係分別構成爲同一者。 9 ·如申請專利範圍第8項之液晶顯示裝置，其中上 述數位電路係由複數C Μ 0 S緩衝器構成，於上述各 C Μ 0 S緩衝器，上述一方之電晶體之閘長構成爲L 2，上 述他方之電晶體之閘長係構成L i ( L 2 > L i )，於上述 複數之C Μ〇S緩衝器，較上游側之上述C Μ〇S緩衝器 之上述一方之電晶體之閘寬，下游側之C Μ〇S緩衝器之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----r—<—--------訂---------線 4^ (請先閱讀背面之注意事項再填寫本頁) -16 - 591314 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 上述一方之電晶體之閘寬，爲設定成較大，較上述上游側 之上述CMO S緩衝器之上述他方之電晶體之閘寬，爲上 述下游側之上述C Μ 0 S緩衝器之上述他方電晶體之閘寬 爲設定成較大。 1 0 · —種液晶顯示裝置，其係具有，複數支掃描線 ，與直交於上述掃描線之複數支影像訊號線連接有開關元 件之主動矩陣形液晶顯示元件，經由上述掃描線對於上述 開關元件施加掃描脈衝之掃描線驅動電路及上述影像訊號 線施加影像訊號之影像訊號線驅動電路中之至少一方，爲 由形成於Ν型薄膜電晶體與Ρ型薄膜電晶體於同一基板上 之1層C OMS緩衝器，或連接成多層之複數CMO S緩 衝器所構成包括數位電路之液晶顯示裝置，其特徵爲；構 成上述C Μ〇S緩衝器之Ν型薄膜電晶體及Ρ型薄膜電晶 體之中，將電路動作中變成〇F F狀態之時間長一方之電 晶體之閘長形成爲較他方電晶體之閘長爲長並且將上述一 方之電晶體之閘寬形成爲較他方之電晶體之閘寬爲窄小。 1 1 ·如申請專利範圍第1 〇項之液晶顯示裝置，其 中將上述C Μ〇S緩衝器由反相器構成。 1 2 ·如申請專利範圍第1 〇項之液晶顯示裝置，其 中將構成上述CMO S緩衝器由Ν型薄膜電晶體與Ρ型薄 膜電晶體以聚矽形成。 1 3 ·如申請專利範圍第1 〇項之液晶顯示裝置，上 述數位電路，係由複數之C Μ 0 S緩衝器構成，於上述複 數之C Μ〇S緩衝器，較上游側之上述C Μ〇S緩衝器之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----1---一------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) -17- 591314 A8 B8 C8 D8 六、申請專利範圍 上述一方之電晶體之閘寬，下游側之上述C Μ 0 S之上述 一方電晶體之閘寬爲被設定爲大，較上述上游側之上述 側定 游設 下者 述寬 上閘 ， 之 寬體 鬧晶 之電 體之 晶方 電他 之述 方上 他之 述器 上衝 之緩 器 S 衝〇 緩M s C 〇 ο 述大 Μ 上較 C 之爲 ---------^------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18-