TW589502B - Thin-film transistor, liquid-crystal display device, and method of producing the same - Google Patents

Thin-film transistor, liquid-crystal display device, and method of producing the same Download PDF

Info

Publication number
TW589502B
TW589502B TW089121333A TW89121333A TW589502B TW 589502 B TW589502 B TW 589502B TW 089121333 A TW089121333 A TW 089121333A TW 89121333 A TW89121333 A TW 89121333A TW 589502 B TW589502 B TW 589502B
Authority
TW
Taiwan
Prior art keywords
region
insulating film
pattern
forming
polycrystalline silicon
Prior art date
Application number
TW089121333A
Other languages
English (en)
Inventor
Hongyong Zhang
Yoshio Nagahiro
Original Assignee
Fujitsu Display Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Tech filed Critical Fujitsu Display Tech
Application granted granted Critical
Publication of TW589502B publication Critical patent/TW589502B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

589502 A7
bt 頁i 訂 I 請 先 閱 背- 之 注
經濟部智慧財產局員工消費合作社印製 589502 A7 ____B7____ 五、發明說明（2 ) 素電極，及形成在TFT玻璃基體1A上的相對玻璃基體1B 。在TFT玻璃基體1A和相對玻璃基體1B間，由密封構件1C 密封有一液晶層1。在液晶顯示器裝置中，經由各對應TFT 來選擇性驅動透明像素電極，使得可用液晶層中的各經選 擇透明像素電極來選擇性地改變液晶分子之指向。在玻璃 基體1A和1B外，以一正交尼科耳狀態配置極化平板（未顯 示）。在玻璃基體1A和1B内，形成一分子定向膜（未顯示） 與液晶層1接觸，藉此限制液晶分子之指向。 第2圖係第1圖中顯示的液晶顯示器裝置之截面圖。 如第2圖中顯示的，在TFT玻璃基體1A上形成大量像 素TFT 11和用來驅動像素TFT 11的一周邊電路1PR。同時 ，在密封構件1C外形成連接端子和一墊塊電極lc。周邊 電路1PR也由TFT構成，且以層際絕緣膜1AI覆蓋周邊電路 1PR和像素電極TFT 11之方式，在由TFT玻璃基體1A上的 密封構件1C包圍的區域中形成一層際絕緣膜1AI。在層際 絕緣膜1AI上，形成大量像素電極14與個別像素”丁 ^接 觸。在層際絕緣膜1AI上，以分子定向膜iMO覆蓋像素電 極14並與經包圍液晶層丨接觸之方式，更形成一分子定向 膜 1MO 〇 在玻璃基體1B上形成與像素電極14對應的大量彩色 濾光圖型1CF，且在彩色濾光圖型1CF間形成阻光圖型1BM 。在相對玻璃基體1B上，形成一平坦絕緣膜1B1以覆蓋彩 色濾光圖型1CF和阻光圖型1BM。在平坦絕緣膜1B1上， 均勻形成一相對透明電極1IT〇。用與液晶層丨接 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公髮)~------ ------.----^—籲裝--------訂--- (請先閱讀背面之注意事項再Hi本頁) 線·_ 589502 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 分子定向膜1MO來覆蓋相對透明電極1ITO。分子定向膜 1MO限制液晶層1中的液晶分子之指向。 再者，以極化軸彼此垂直之方式，在TFT玻璃基體1A 之下表面上形成一第一極化膜1PL，而在相對玻璃基體1B 之上表面上形成一第二極化膜1AL。 第3圖係第1圖中顯示的一部份之TFT玻璃基體丨八的放 大圖。 如第3圖中顯示的，以掃描電極13之延伸方向大致與 信號電極12之延伸方向垂直的方式，在玻璃基體1A上形 成接收掃描信號的大量墊塊電極13 A、從塾塊電極13 A延 伸的大量掃描電極13、接收視訊信號的大量墊塊電極12A 、及從墊塊電極12A延伸的大量信號電極12。在掃描電極 13和信號電極丨2之各交叉處，形成tft η。再者，形成上 述透明像素電極來與個別TFT 11對應。依據各對應的掃描 電極13上的掃描信號來選擇各個TFT 11，並依據各對應的 信號電極12上的視訊信號來驅動各相應的透明像素電極14 。在第3圖中’墊塊電極12A和13A係和第2圖中顯示的墊 塊電極lc等效。 然而，在此種絕緣玻璃基體上，經常因TFT之製作期 間的各種因數而產生靜電。例如，在絕緣玻璃基體附於一 處理機器、一傳送裝置、一治具、或一基體固持器或從其 移掉之情形中，靜電從外界進入基體。同時，用來在基體 上形成TFT之諸如電漿CVD方法、濺鍍方法、或RIE程序 的各種電漿程序可導致靜電在基體内累積。在這些電漿程 本紙張尺財關家標芈_(CNS)A4規格⑽χ撕公髮） - — —I — 1-111^-1 —^w 1111111 ^ — — — — — — — I— . (請先閱讀背面S意事項再H本頁) 0 589502
經濟部智慧財產局員工消費合作社印製
序中，傳導圖型或擴散區作用為天線，且在天線之有效區 上的差值在基體中感應電位差。因為基體本身係一絕緣體 ，故所感應電位差無法抵消，導致不可復原的永久損壞、 可部份復原的半永久損壞、由臨界電壓之改變所致的溢流 、由流動性之減少所致的特性劣化、由潛在問題所致之差 勁長期可靠度等等。結果，液晶顯示器裝置之良率減小。 為了避免上述問題，形成一周邊短路環以環繞在包 括面板區的一共同玻璃基體上之多個面板區，且面板區内 的TFT連接於周邊短路環，藉此防止電荷在基體上累積。 第4圖顯示具有在各面板區中形成的一周邊短路環之 一共同玻璃基體100的例子。第4圖中，與前述圖式相同的 組件由相同參標號註明。
如第4圖中顯示的，在共同玻璃基體1〇〇上形成藉包 括由圖式中的點線指出之劃線SL的劃線區標示之多個面 板區100A。在各個面板區100A中，形成由第2圖中顯示的 TFT 11構成之一 TFT陣列。在各個面板區1〇〇A中更形成與 TFT陣列合作操作並選擇掃描電極13中之一個的一掃描側 周邊電路13B、及與TFT陣列合作操作並選擇信號電極12 中之一個的一信號側周邊電路12B。掃描側周邊電路13B 和信號側周邊電路12B係等效於參考第2圖描述的周邊電 路 1PR。 在各個面板區100A中，以圍繞TFT陣列和周邊電路 12B與13B之方式形成沿耆劃線區之邊界延伸的一周邊短 路環15S，且TFT陣列中的各信號電極12和各掃描電極13
； 7—·裝--------訂---------^ΦΙ. (請先閱讀背面之注意事項再m本頁)A
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 589502
五 經濟部智慧財產局員工消費合作社印製 係連接於周邊短路環15S。沿著面板區之外圍形成的墊塊 電極12A和13A(第4圖中未顯示）也經由一端子短桿ns電 氣地連接至周邊短路環1 5 S。 以上述結構’在顯示區中產生的靜電經由信號電極12 、掃描電極13、及短桿13s，溜到周邊短路環15S，藉此 防止在顯不區中形成的元件上的靜電損壞。周邊短路環 15 S在藉沿著劃線區切割把共同玻璃基體切成個別顯示面 板時被除去。 同時’在第4圖中顯示的傳統結構中，用來驅動液晶 胞凡或與像素電極14平行設置的累積容量c的像素電極14 經由TFT 11連接至周邊短路環15S。如果電荷在像素電極 14中產生且在液晶面板製造期間累積容量c，則即使用周 邊短路環15S仍無法有效防止TFT u中的靜電損壞。同樣 地’如果靜電在灯丁中產生，則無法藉周邊短路環15S來 防止充電。 在製造傳統液晶顯示器裝置之傳統程序中，如第5 a 圖中顯不的’把一測試端子16設在各墊塊電極12A或13A 、和各對應的周邊電路i2B或13B間，使得可在製造中的 顯示面板上實施各種電氣測試。因為墊塊電極12A和13A 此時連接於周邊短路環158，一電阻⑽設在各墊塊電極12A 或13A和周邊短路環15S之間。 習用上，電阻r〇具有例如10〇kD之一恆定電阻值。如 第5B圖中顯示的，一時鐘τι、一正數電源電壓T2、及一 負數電源電壓T3被供應至各墊塊電極13 A，且這些信號或 本紙張尺度適用中國國家標準（CNS)A4規格⑵G x 297公爱） . τ—·裝--------訂--------- (請先閱讀背面之注意事項再||^本頁) 589502 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 電源電壓然後供應到構成周邊電路13B的一 CMOS反相器 電路。對於各墊塊電極12A和各對應的周邊電路12B，使 用相同結構。 第5C圖係包括墊塊電極12A中之一個、周邊電路12B 中之對應者、及周邊短路環15S的一部份之等效電路圖。 如第5C圖中顯不的’時鐘T1輸入其中的塾塊電極13A 之阻抗（rin)係遠大於電阻r〇，因為CM〇S反相器電路具有 大的輸入阻抗。另一方面，在接收正數電源電壓的一墊塊 電極13A和接收負數電源電壓的一墊塊電極13A處的阻抗 R可表示為： R = rO X (RO+rin)/[rO+(rO+rin)] 其中rin係CMOS反相器電路之内阻。在此情形中，内 阻rin之值小於r〇，且rin值可能隨各個墊塊電極13A而改變 。此意指在墊塊電極13 A和周邊短路環15S間的明顯電阻 值隨各個墊塊電極13 A而改變。同時，如果電阻R之值隨 墊塊電極13A而改變，則可能在接收時鐘T1的墊塊電極、 接收正數電源電壓的墊塊電極、和接收負數電源電壓的墊 塊電極間產生大的電位差。以如此大的電位差，構成CM〇s 反相器電路的MOS電晶體可能靜電損壞。
本發明之概I 本發明之一般目的係提供一新式液晶顯示器裝置及其 製法，其中消除上述缺點。 本發明之更特別目的係提供製造液晶顯示器裝置之 方法’其可解決在使用一周邊短路環來製造主動矩陣液晶 本紙張尺度細+國國家標準（CNS)A4規格（21G X 297公爱） 9 .----叫—裝--------訂---------· (請先閱讀背面S意事項再H本頁) 0 589502
顯示器期間因在玻璃基體上的TFT内產生之電荷引起的 TFT中靜電損壞之問題。 本發明之另一特定目的係提供製造液晶顯示器裝置 之方法，其可防止在使用一周邊短路環來製造一主動矩陣 液曰a顯示器期間免於由諸如像素電極形狀、佈線區、及電 路結構之情況在玻璃基體上的TFT間引起電位差。 本發明之又一特定目的係提供包括其中不由靜電引 起TFT之臨界值上的改變之一 CM〇s電路的液晶顯示器裝 置。 本發明之再一特定目的係提出一種製造液晶顯示器 裝置之方法，其可限制在其中TFT電路經由電阻連接於一 周邊短路環的主動矩陣液晶顯示器之製造期間在TFT電路 中產生電位差。 本發明之上述目的藉在一絕緣基體上製作一薄膜電 晶體之方法而達成，該方法包含下列步驟： 在該絕緣基體上形成一多晶矽圖型，該多晶矽圖型 包括有一第一傳導性之一第一區、有該第一傳導性之一第 一區、連接a亥第一區和該第二區的一第一橋接區、及連接 該第一區和該第二區的一第二橋接區； 在忒絕緣基體上形成一絕緣膜，使該絕緣膜覆蓋該 多晶矽圖型； 在邊絕緣膜上形成一閘極電極圖型，使該閘極電極 圖型覆蓋該第一橋接區； 在邊第一區上形成一佈線圖型，使該佈線圖型與該 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱
- Γ·裝--------訂--------- (請先閱讀背面之注意事項再本頁) H 經濟部智慧財產局員工消費合作社印製 589502 A7 ----_______ 五、發明說明（8 ) 第一區接觸；及 在形成該佈線圖型之該步驟後切 在上述方法中，形成該多晶侧之該步：把 一傳導性提供給該第二橋接區的步驟。 本發明之上述目的也可藉一薄膜電晶體來達成，該 薄膜電晶體包括： 一絕緣基體； 形成在該絕緣基體上的一多晶矽圖型，該多晶矽圖 型包括具有一第一傳導性之一第一區、具有該第一傳導性 之一第二區、及連接該第一區和該第二區的一通道區； 覆蓋該通道區的一閘極絕緣區；及 形成在該通道區上的一閘極電極圖型。 在此薄膜電晶體中，該多晶矽圖型具有從該第一區 延伸到一第一頂端的一第一延伸部份、及從該第二區延伸 到一第二頂端的一第二延伸部份。 本發明之上述目的也藉由一液晶顯示器裝置而達成 ，其包含： 一第一玻璃基體； 面對該第一玻璃基體的一第二玻璃基體，在該第一 玻璃基體和該第二玻璃基體間維持有一間隙； 包圍在該間隙中的一液晶層；及 在該第一玻璃基體之表面上形成一薄膜電晶體，該 表面面對該第二玻璃基體。 在此液晶顯示器裝置中，該薄膜電晶體包括： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 ·1 ^1 ^1 -ϋ 1_1 ϋ 0 11 1 I ϋ i^i ϋ a 1 «ϋ ϋ ϋ I - (請先閱讀背面之注意事項再本頁) 經濟部智慧財產局員工消費合作社印製 589502 A7 --------- B7 五、發明說明（9) 形成在該第一玻璃基體之表面上的一多晶石夕圖型， 該多晶矽圖型包括具有一第一傳導性之一第一區、具有該 第一傳導性之一第二區、及連接該第一區和該第二區的一 通道區； 覆蓋該通道區的一閘極絕緣區；及 形成在該通道區上的一閘極電極圖型。 在此薄膜電晶體中，該多晶矽圖型具有從該第一區 延伸到一第一頂端的一第一延伸部份、及從該第二區延伸 到一第二頂端的一第二延伸部份。 本發明之上述目的也藉由一薄膜電晶體而達成，其 包含： 一第一玻璃基體，具有在其上形成的一面板區； 一傳導性周邊短路環，其形成在該玻璃基體上的該 面板區中，並沒有間隙地沿著該面板區之邊界延伸； 一内部電路，其形成在該玻璃基體上的該面板區中 ’該内部電路包括在該玻璃基體上形成的多個薄膜電晶體 ，並設有多個連接端子；及 多個電阻元件，形成在該玻璃基體上的該面板區中 ’各個該等多個電阻性元件把該等多個連接端子中的一個 別者連接到該周邊短路環。 在此薄膜電晶體結構中，電阻值被選擇使得在各連 接端子處的阻抗係大致恆定。 以本發明之上述方法和液晶顯示器裝置，已由電極 形狀和面積上的差別引起的不均勻電位差之問題，可藉由 ----1·----7--裝--------訂------------^ (2閱讀背面之注意事？鱗本頁)·
589502 A7
經濟部智慧財產局員工消費合作社印製 &加把源極區和汲極區橋接到包括—薄膜電晶體之源極區 、汲極區、及橋接區的一多晶矽圖型之一橋接區而消除。 因為切斷該橋接區的步驟係與在薄膜電晶體上形成接觸孔 之步驟同時來實施，故可防止增加製造步驟之數目。在生 產大量電漿處理在其中實施的主動矩陣液晶顯示器上，本 發明特別有效。 用本發明之薄膜電晶體，可從内部電路消除由因連 接端子處的阻抗上的差異感應的電位差所致之構成内部電 路的薄膜電晶體之靜電損壞或劣化的問題。 從與附圖連結取用的下列描述，本發明之上述和其 他目的和特徵將變得更明顯。 凰式之簡單描沭 第1圖係一傳統液晶顯示器裝置之結構圖； 第2圖係第1圖之液晶顯示器裝置的截面圖； 第3圖係第1圖之液晶顯示器裝置的放大圖； 第4圖說明在第3圖中顯示的TFT基體上的一習用抗靜 電結構； 第5A至5C圖說明在第3圖中顯示的tft基體上的另一 抗靜電結構； 第6A至6D圖說明依據本發明之第一實施例製造一 TFT的步驟； 第7 A和7B圖說明依據本發明之第二實施例的一 TFT-CMOS電路之結構； 第8A至8G圖說明製造第7A圖之TFT-CMOS電路的步 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 ------; 裝------ (請先閱讀背面之注意事項再jml本頁) tr---------^#i. 經濟部智慧財產局員工消費合作社印製 589502 A7 ---- 五、發明說明（11 ) 驟； 第9A至9D圖說明製造第7A圖之TFT-CMOS電路的步 驟； 第10圖顯示依據本發明之第三實施例的液晶顯示器裝 置之像素TFT的結構； 第11A至11D圖說明製造包括第1〇圖之像素TFT的液 晶顯示器裝置之步驟； 第12A至12C圖說明製造包括第1〇圖之像素TFT的液 晶顯示器裝置之步驟； 第13A至13C圖說明依據本發明之第四實施例，製造 包含一像素TFT的液晶顯示器裝置之步驟； 第14圖顯示依據本發明之第五實施例的一像素τρτ之 結構； 第15圖顯示依據本發明之第六實施例的液晶顯示器 裝置之一周邊電路的結構； 第16圖係第1 5圖之液晶顯示器之掃描側周邊電路之 詳細圖； 第17圖係第16圖中顯示的一D型正反器之結構的詳細 圖； 第18圖係第16圖中顯示的一輸出緩衝器電路之結構 的詳細圖； 第19圖係第16圖中顯示的一 NAND電路之結構的詳細 圖； 第20圖係第15圖中顯示的一類比切換器電路之結構 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 -I I---.----^----I I--I I ^ 1111111 I (請先閱讀背面之注意事馨 A7 B7
589502 五、發明說明（12 ) 的詳細圖； 第21圖係第15圖中顯示的一記憶體晶胞之結構的詳 細圖； 第22圖顯示依據本發明之第七實施例的液晶顯示器 裝置之結構； 第23圖說明本發明之第七實施例的原理； 第24圖說明本發明之第七實施例的例示結構； 第2 5圖說明依據本發明之第七實施例的電阻值之最 佳化； 第26圖說明本發明之第八實施例的原理； 第27A和27B圖說明本發明之第九實施例的原理； 第28A和28B圖說明本發明之第九實施例的另一例示 結構； 第29A和29B圖說明本發明之第十實施例的一例示結 構；及 第30圖說明本發明之進一步實施例。 較佳實施例之詳細描述 [功能] 依據本發明之一特徵，可藉在一液晶顯示器裝置之 絕緣基體上形成薄膜電晶體期間橋接各薄膜電晶體中之源 極區和汲極區的一橋接區，來解決薄膜電晶體中充電和因 在電極間之形狀和面積上的差別所致之不均勻電位差的問 題。這些問題無法藉傳統周邊短路環來消除。在本發明中 ’切斷橋接區之步驟和在薄膜電晶體中形成接觸孔之步驟 本紙張尺度適用中國國家標準（CNS)A4規格⑵G x 297公髮） ------·---7—•裝--------訂--------- (請先閱讀背面S意事項再Hi本頁) 0 經濟部智慧財產局員工消費合作社印製 15 589502 經濟部智慧財產局員工消費合作社印製 A7 -------B7__ 五、發明說明（η ) 係同時實施，因而縮減製造步驟之總數。在生產各種電漿 处理在其中實施的主動矩陣液晶顯示器上，本發明特別有 效。 依據本發明之另一特徵，一薄膜電晶體基體包含： 一玻璃基體，其具有在其上形成的面板區；一傳導性周邊 短路環，形成在玻璃基體上的面板區中，並沿著面板區之 邊界延伸；及一内部電路，包括多個薄膜電晶體和多個連 接端子。形成在玻璃基體上的面板區中的多個電阻元件之 電阻值（各個該等電阻器把連接端子中之一個別者連接至 邊周邊短路環）被選擇，使得在生產薄膜電晶體基體期間 針對内部電路之測試，連接端子處的阻抗被做得大致恆定 。藉如此做，可從内部電路消除由在連接端子處的阻抗值 上的差異引起之電壓差。再者，也可消除構成内部電路的 薄膜電晶體之靜電損壞和劣化。 [第一實施例] 第6A至6D圖說明依據本發明之第一實施例製造一 TFT(薄膜電晶體）的步驟。第6B圖係第6A圖之等效電路圖 ，而第6D圖係第6C圖之等效電路圖。
如第6 A圖中顯示的，在玻璃或類似者製的絕緣基體1 〇 上开》成包含一源極區11S、一沒極區11D、及連接源極區11 s 和汲極區11D的一通道區11 c之一多晶矽圖型11。在多晶 石夕圖型11上形成AINd或類似者製的一閘極電極圖型12G來 覆蓋通道區11C，以一閘極氧化層（未顯示）設置在多晶石夕 圖型11和閘極電極圖型i2G間。在源極區lis和汲極區11D 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 · Γί·裝--------訂--------- (請先閱讀背面之注意事項再|||||本頁) am ^9502
五、發明說明（I4 上實施用一 η型或p型雜質元素的摻雜，以閘極電極圖型 12G用作一自我對齊遮罩。用一絕緣膜（未顯示）來覆蓋多 晶石夕圖型11和閘極電極圖型12G。在該絕緣膜上形成與源 極區us對應的源極電極12S，且在該絕緣膜上形成與汲 極區11D對應的汲極電極12D。源極電極12s和汲極電極 12D透過在該絕緣膜中形成的接觸孔Us* 11(1而與源極區 11S和汲極區11D接觸。同時，在絕緣膜中形成用來使閘 極電極圖型12G露出的一接觸孔12g。 在第6 A圖中顯示的結構上，多晶矽圖型丨丨包括連接 源極區11S和汲極區iid的一圖型UR。此圖型11R設有傳 導性以形成將源極區11S和汲極區1 id短路的一電阻器R， 如在第6B圖之等效電路圖中顯示的。較佳在圖型11R上用 與源極區11S和汲極區no有相同傳導性之相同雜質元素 而實施摻雜。 如在第6B圖之等效電路圖中顯示的，因為TFT之源極 區11S和汲極區11D係由第6A圖中顯示的狀態中的圖型11R 來連接’故即使在連接至源極電極12S和汲極電極12D的 一佈線圖型中因伴隨電漿處理的電荷或天線效應而產生一 電位，TFT仍不致靜電損壞。 用短路圖型11R，沒有電荷從源極電極12S和汲極電 極12D在多晶矽圖型11中累積。據此，大的電氣應路不施 於 >及極區11D中或閘極電極圖型和沒極區11 d或源極區11 s 間的閘極氧化膜，藉此消除改變TFT之臨界特性的問題。 再者，用短路圖型11R，即使電擊在TFT製造期間從 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------: 裝 (請先閱讀背面之注意事項再H本頁) ----訂------------^ 經濟部智慧財產局員工消費合作社印製 17 589502
經濟部智慧財產局員工消費合作社印製 外界施於它，TFT仍受永久或半永久保護對抗損壞。同時 ，可防止經常由電擊引起的電位缺點。因此，所製成的TFT 具有絕佳長期可靠度。再者，在絕緣基體1〇上形成具有不 同通道長度和寬度的大量TFT之情形中，在解決由尺寸上
差異引起的不均勻充電和靜電損壞之問題上短路圖型丨1R 很有效。 在第6A和6B圖中顯示的步驟後，在絕緣膜中形成用 來使多晶矽圖型11R露出的開口 13R。透過開口 13R來切割 多晶矽圖型11R，使得可消除源極區11S和汲極區11D間的 短路’如在第6D圖之等效電路圖中顯示的。第6c圖中顯 示的TFT特性上包含從源極區us延伸到開口 13R的一第一 多晶石夕圖型llR^、及從沒極區11D延伸到開口 13R的一第 二多晶矽圖型11R2。 [第二實施例] 第7A圖顯示其中使用本發明之第二實施例的一 τρτ之 CMOS電路之結構；第7B圖係第7A圖之等效電路圖。如 將稍後描述的，此實施例之CMOS電路可施用於液晶顯示 器裝置之各種驅動電路’如第4圖中顯示的信號側周邊電 路12B或掃描側周邊電路13B。 如第7A圖中顯示的，CMOS電路係形成在與第1至3圖 中顯示的TFT玻璃基體1A等效的絕緣基體2〇上。在絕緣基 體20上，形成構成一 p通道TFT(p_chTFT)和一 n通道TFT(n· ch TFT)的多晶石夕圖型21。多晶石夕圖型21包含供用作p通道 TFT之源極區的部份21PS、供用作p通道tft之汲極區的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 . :·裝--------訂---------； (請先閱讀背面之注意灌再擊本頁)· 589502 經濟部智慧財產局員工消費合作社印製 A7 ------—B7___ 五、發明說明（l6 ) 部份21PD、及供用作p通道TFT之通道區的部份21PC。通 道£ 21 PC係由連接源極區21PS和沒極區21PD而形成。 同樣地’多晶矽圖型21包含供用作η通道TFT之源極 區的部份21NS、供用作n通道TFT之汲極區的部份21ND、 及供用作η通道TFT之通道區的部份21NC。通道區21NC係 由連接源極區21NS和汲極區21ND而形成。 多晶矽圖型21覆蓋有一閘極氧化膜（未顯示），且在該 閘極氧化膜上形成包括覆蓋p通道TFT之通道區21PC的一 閘極電極22PG和覆蓋η通道TFT之通道區21NC的另一閘極 電極22NG之一 AINd閘極電極圖型22G。再者，多晶石夕圖 型21和其上的閘極電極圖型22G覆蓋有一絕緣膜23(第 圖中未顯示），並以使源極電極圖型24PS透過在絕緣膜23 中形成的接觸孔23PS與源極區21PS接觸之方式，在絕緣 膜23上形成與源極區21PS對應的一源極電極圖型24PS。 同樣地，以使源極電極圖型24NS透過在絕緣膜23中形成 的接觸孔23NS與源極區21NS接觸之方式，在絕緣膜23上 形成與源極區21NS對應的一源極電極圖型24NS。再者， 以使汲極電極圖型24D透過在絕緣膜23中形成的接觸孔 23PD與沒極區21PD接觸、並透過在絕緣膜23中形成的接 觸孔23ND與汲極區21ND接觸之方式，在絕緣膜23上形成 與汲極區21DS和21ND對應的一汲極電極圖型24D。以使 閘佈線圖型24G透過接觸孔23G與閘極電極圖型22G接觸 之方式，在絕緣膜23上更形成一閘極佈線圖型24G。 如在第7B圖之等效電路圖中顯示的，汲極電極圖型 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 19 . ：丨丨·裝--------訂------------V (請先閱讀背面之注意事項再壽本頁) Φ 589502 A7 ______B7 五、發明說明（Π) 24D連接p通道TFT和η通道TFT。在此，藉由一離子注入 程序在p通道TFT之源極區21PS和汲極區21PD上實施p型 摻雜、用閘極電極22PG作為一自我對齊遮罩，藉由一離 子注入程序在η通道TFT之源極區21NS和汲極區21ND上實 施η型摻雜、用閘極電極22PG作為一自我對齊遮罩。如將 相對製造程序而稍後描述的，ρ通道TFT和η通道TFT各具 有一 LDD結構。 在第7A圖中顯示的結構中，多晶石夕圖型21包括連接 源極區21PS、汲極區21PD、汲極區21ND、及源極區21NS 的一短路圖型21S。如在源極區21PS和汲極區21PD上的， 在連接源極區2IPS和汲極區21PD的部份21 Si上實施ρ型摻 雜。同時，如在源極區21NS和汲極區21ND上的，在連接 源極區21NS和汲極區21ND的部份21S2上實施η型摻雜。 在完成第7Α圖中顯示的CMOS電路後，藉由在開口 23S 之蝕刻來除去短路圖型21，藉此解除源極區21PS、汲極 區21PD、汲極區21ND、及源極區21NS間的短路。 第8A至9D圖說明製造在第7A和7B圖中顯示之TFT-CMOS電路的步驟。各個第8A至9D圖係沿著第7A圖之線 A-A’取用的TFT-CMOS電路的截面圖。
如第8A圖中顯示的，玻璃基體20係科寧#1737或類似 者製的一玻璃截塊。在清洗玻璃基體20之表面後，具有150 至300nm厚度（較佳約200nm之厚度）的一 8102膜（未顯示）藉 電漿CVD方法而沉積在玻璃基體20上。具有約50nm厚度 的一 SiN膜藉電漿CVD方法更沉積在8丨02上。然後由PCVD 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------Til—·裝 (請先閱讀背面之注意事項再本頁) tr---------· 經濟部智慧財產局員工消費合作社印製 20 589502 A7
五、發明說明（is ) 經濟部智慧財產局員工消費合作社印製 方法均勻沉積典型具有20至10011111厚度（較佳具有40至 50nm厚度）的一非結晶s^21〇a。 在第8B圖中顯示的步驛中，玻璃基體2〇受到在45〇艽 的N2之大氣的1小時熱處理。在除去非結晶以膜21(^中的 氫後，具有308nm波長的一準分子雷射以3〇(^4〇〇mJ/cm2( 較佳320至350mJ/cm2)的能量密度來施於非結晶以膜21 〇a ’藉此使非結晶Si膜210a結晶化。結晶化之結果，非結晶 81膜21(^轉變成多晶矽膜21〇!)。如果非結晶以膜21〇&中的 氫比例小於1%，則可跳過乂之大氣中的熱處理。 在第8C圖中顯示的步驟中，多晶矽膜21 〇p由RIE方法 來圖型化’以形成第7A圖中顯示的多晶石夕圖型21。如先 前描述的，多晶矽圖形21包括短路圖型21S。 在第8D圖中顯示的步驟中，以si〇2膜212覆蓋多晶矽 圖型21之方式藉電漿CVD方法使具有1〇〇至15〇nm厚度（較 佳約120nm厚度）的一 Si02膜212沉積在第8C圖之步驟中獲 得的結構上作為一閘極氧化膜。由具有3〇〇至400nm厚度（ 較佳約350nm厚度）的一 AINd合金製的一閘極電極層22藉 濺鍍更沉積在閘極氧化膜上。 在第8E圖中顯示的步驟中，藉由使用一光阻遮罩的 濕式蝕刻來把閘極電極層22圖型化，藉此在p通道TFT之 區域中形成閘極電極圖型22PG及在η通道TFT之區域中形 成閘極電極圖型22NG。用光阻遮罩殘留物，由使用CHF3 的乾式蝕刻來把閘極氧化膜212圖型化，藉此在p通道TFT 區和η通道TFT區中形成與閘極電極圖型22PG和22NG對應 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 21
. τ•ti------tr---------^^1. (請先閱讀背面之注拳本ΪA 589502
五、發明說明（19 ) 經濟部智慧財產局員工消費合作社印製 的一閘極氧化膜圖型212G。在第8E圖中顯示的步驟中， 在把閘極氧化膜圖型212G圖型化後，閘極電極圖型22pG 和22NG由濕式餘刻來侧邊蚀刻（用光阻遮罩殘留物），使 得閘極電極圖型22 PG和22NG變得稍小於閘極氧化膜圖型 212G。結果，閘極氧化膜圖型212G從閘極電極圖型22PG 和22NG的側表面側向突出〇·5至1 ·5μηι，較佳〇.8μηι。 在第8F圖中顯示的步驟中，光罩被除去，且藉使用 具有RF放電或DC放電作為離子源的一電漿摻雜機器，在 多晶矽圖型21之整個表面上以1〇/〇至5%PH3稀釋氣體之大 氣來實施P+摻雜。在此，以l〇keV加速電壓來實施5χΐ〇14 至1 X 10 5cm 2之劑量的第一掺雜，且以7〇keV之加速電壓 來實施5X1012至5xi〇13cm_2之劑量的第二摻雜。結果，在 多晶矽圖型21上的p通道TFT區和η通道TFT區中都形成具 有LDD結構的n通道TFT。據此，在多晶矽圖型21中，在 閘極電極圖型22NG之兩側上形成n+型源極區21NS和汲極 區21ND。如第8F圖中顯示的，在通道區21NC和源極區21NS 或汲極區21ND間形成一n-型LDD區。在第8F圖中顯示的 狀態中’藉離子注入程序在多晶矽短路圖型21S上均勻形 成Π+型摻雜。 在第8G圖中顯示的步驟中，形成一光阻圖型rg以覆 蓋η通道TFT區中的η+型區和多晶矽短路圖型21 s2。以上述 兩步驟方式的B+離子注入然後在多晶矽圖型21中未覆蓋 有光阻圖型RG的區域上來實施。n+型源極區21PS和n+型 沒極區21PD在閘極電極圖型22PG之兩側上形成，以一ρ· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 22 · Γ—Μ.--------^---------. (請先閱讀背面之注意事項再ml本i n 502
、發明說明（20 ) 經濟部智慧財產局員工消費合作社印製 型LDD區設置在其間。藉B +離子注入，在未由多晶矽短路 圖型21S中的光阻圖型RG保護之區域21 Si上實施p+型摻雜 。藉使用有RF放電或DC放電作為離子源的一電漿摻雜機 器在有1%至5%B2H6稀釋氣體中也實施B+離子注入。第一 加速電壓設定於lOkeV，且劑量設定於5X1014至5χ 1015cm·2。第二加速電壓設定於6〇keV，且劑量設定於1χ 1013至lX1014cm-2。在實際製造程序中，在第8(3圖中顯示 的注入B +離子之步驟後，所產生結構受到使用一準分子 雷射或一鹵素燈的熱處理。結果，在多晶矽圖型21中把在 第8F或8G圖中引入的P或B活化。在離子注入和熱處理程 序後，源極區21NS和21 PS、汲極區21ND和21PD、及p+ 和n+型短路圖型21Sj〇21S2設定於5kQ/□或更低（較佳於 lkQ /□)之薄膜電阻。同時，η·和p-型之薄膜電阻設定於j X 104至 5 X 106kD /□(較佳於5 X 104至 1 X 106kQ /□)。 在第9A圖中顯示的步驟中，藉電漿CVD方法在第8G 圖之所產生結構上沉積SiN製並具有300至600nm厚度（較 佳400nm)的一層際絕緣膜23。然後藉微影方法即使用CF4 和CF6之RIE方法，把絕緣膜23圖型化，藉此如第9A圖中 顯示的，在絕緣膜23中形成接觸孔23PS、23PD、23ND、 和23NS。雖然在第9A圖之截面圖中未顯示，在形成接觸 孔23PS、23PD、23ND、和23NS之同時也形成接觸孔23G。 在第9A圖中顯示的步驟中，在絕緣膜23中更形成開 口 23S，使得短路圖型21S透過開口 23S露出。 在第9B圖中顯示的步驟中，藉濺鍍在第9A圖之所產 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23 ; 7—Μ--------^---- (請先閱讀背面之注意事項再本頁)
五、 發明說明（21 ) 經濟部智慧財產局員工消費合作社印製 〜構上幵y成具有20nm厚度之一 A1層和^^爪厚度之一 Ti 層的一傳導性膜24，使得接觸孔23ps、23pD、23ND、和 23NS以及開口 23 S填充有傳導性膜24。 在第9C圖中顯示的步驟中，藉使用一蝕刻氣體的rie 程序，把傳導性膜24圖型化，藉此產生源極電極24ps*24 NS、共同汲極電極24D、及閘極佈線圖型24g。再者，在 第9C圖中顯示的步驟中，從開口 23S除去傳導性膜24，藉 此使多晶矽短路圖型21S露出。用殘餘的光阻圖型，多晶 矽短路圖型21S受到RIE程序之乾式蝕刻。結果，在開口23S 處切掉多晶矽短路圖型21S。 在第9D圖中顯示的步驟中，在第扣圖中顯示的步驟 之所產生結構上形成SiN製並具有約350nm厚度的一絕緣 膜25。因此’完成一期望的tFT-cm〇S電路。 在所期望TFT-CMOS電路係一液晶顯示器裝置之驅動 電路的情形中，如將在下一實施例中描述的，在絕緣膜25 上實施一像素電極形成程序。 [第三實施例] 在下面，將參考第1〇、11A至11D、和12A至12C圖來 描述依據本發明之第三實施例的製造液晶顯示器裝置之方 法。第10圖係製造半路中的一 TFT基體之平視圖。
如第10圖中顯示的，在等效於第1圖之TFT玻璃基體1A 的一 TFT玻璃基體40上形成構成像素TFT11的一多晶矽圖 型41及構成周邊電路TFT 31的一多晶矽圖型61。多晶矽 圖型41包括一 n+摻雜的源極區41S、一 n+摻雜的汲極區41D . ：--^ ^--------^---------^^1. (請先閱讀背面之注意事項再m本頁) 0
589502 經濟部智慧財產局員工消費合作社印製 A7 ' ----------- 五、發明說明（22 ) 、及連接源極區41S和〉及極區41D的一通道區41C。據此， 像素TFT 11係一 n通道TFT。 同樣地’多晶矽圖型61包括一 n+摻雜的源極區6丨s、 一 摻雜的汲極區61D、及連接源極區61s和汲極區61D的 一通道區61C。據此，多晶矽圖型61形成例如構成第4圖 中顯示的^號側周邊電路12B之一部份n通道tft的周邊電 路。 多晶石夕圖型41和61覆蓋有形成在玻璃基體4〇上的一 閘極氧化膜42(在第1〇圖之平視圖中未顯示）。在閘極氧化 膜42上’形成一閘極電極43G以覆蓋通道區41C，及形成 一閘極電極63G以覆蓋通道區61C。再者，閘極電極43G 和63G、及多晶矽圖型41和61都覆蓋有一層際絕緣膜44( 在第10圖之平視圖中未顯示）。在層際絕緣膜44上，以使 源極電極45S、汲極電極45D、源極電極65S和汲極電極65D 透過形成在層際絕緣膜44中的接觸孔44S、44D、64S和64D 與對應的源極區41S和61S、及汲極區41D和61D接觸之方 式，形成與源極區41S對應的一源極電極45S、與汲極區4id 對應的一汲極電極45D、與源極區61S對應的一源極電極 65S、及與汲極區61D對應的一汲極電極65D。同時，在層 際絕緣膜44上，以使閘極電極圖型45G和65G透過形成在 層際絕緣膜44中的接觸孔44G和64G與閘極電極43G和63G 接觸之方式，形成與閘極電極43G和63G對應的閘極電極 圖型45G和65G。 第1〇圖中，汲極區41D、源極區41S、汲極區61D、和 本紙張尺度過时國國家標準（CNS)A4規格（21G x挪公髮） 25 ·----：—•裝--------訂----- (請先閱讀背面之注意事項再本頁) 589502
五、發明說明（23 ) 經濟部智慧財產局員工消費合作社印製 ;/、極區61S藉形成在玻璃基體40上的一多晶矽短路圖型41 SC而短路。因此，若在沉積層際絕緣膜44之步驟，把絕 緣膜44中的接觸孔44S、64S、44D、64D、44G、和64G圖 型化之步驟，或把電極圖型45S、65S、45D、65D、45G 、和65G圖型化之步驟期間實施電漿處理，則在TFT ^和 TFT 3 1内將不引起電位差。 在本實施例中，用多晶矽短路圖型41SC，形成另一 層際絕緣膜46(在第1〇圖之平視圖中未顯示）以覆蓋源極電 極45S和65S、及汲極電極45D和65D。在層際絕緣膜46上 ，以透明像素電極與TFT 11之汲極區41D接觸的方式形成 一透明像素電極。此時，透過形成在層際絕緣膜46中的開 口46A來除去多晶矽短路圖型41SC。因此，可消除由多晶 矽短路圖型41 SC引起的短路問題。 第11A至12C圖說明製造本發明之第三實施例的液晶 顯示器裝置之步驟。各個第11A至12C圖係在第1〇圖中沿 著線A-A’取用的液晶顯示器裝置之截面圖。 如第11A圖中顯示的，在形成TFT丨丨和^後，多晶矽 圖型41覆蓋有由電漿CVD方法形成的具有300至600nm(較 佳400nm)厚度之SiN層際絕緣膜44。在第11B圖中顯示的 步驟中，在層際絕緣膜44中形成用來分別露出源極區41 s 和61S、及汲極區41D和61D的接觸孔44S、64S、44D、和 64D。在形成接觸孔之步驟中，同時形成用來露出多晶矽 短路圖型41SC的開口 44A。像上述實施例中描述的τρτ， TFT 11和31具有LDD結構。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .----^—•裝--------訂----- (請先閱讀背面之注意事項再Hi本頁)
ϋ ϋ ί I 26 經濟部智慧財產局員工消費合作社印製 589502 A7 —----—B7 _ — 五、發明說明（24 ) 在第lie圖中顯示的步驟中，藉濺鍍在層際絕緣膜44 上沉積具有一 Ti/Al/Ti堆疊結構的一傳導性膜45，使得接 觸孔44S、64S、44D、64D、和開口 44A都填充有傳導性 膜45。在第11D圖中顯示的步驟中，藉使用cf4、SF6、和 〇2之混合氣體作為餘刻氣體的RIE程序，把傳導性膜45圖 型化’藉此形成源極電極45S和65S、及汲極電極45D和65D 。雖然在第11C和11D圖中沿著線A-A，取用的截面上無法 看到閘極接觸孔44G和64G，它們包括在第11C和UD圖之 截面圖中以易於解說。在把傳導性膜45圖型化後，在接觸 孔44G和64G上形成閘極佈線圖型45G和65G。 在第11D圖中顯示的步驟中，在把傳導性膜μ圖型化 時，透過開口 44A把傳導性膜45除去，藉此透過開口 44A 來露出多晶矽短路圖型41SC。不像前述實施例的，在本 實施例的第11D圖之步驟中不切掉多晶矽短路圖型41SC。 在第12A圖中顯示的步驟中，藉電漿cvd方法在第UD 圖之所產生結構上形成具有300至500nm(較佳350nm)厚度 的一 SiN層際絕緣膜46。在此層際絕緣膜46中，形成用來 露出開口44A的開口 46A和用來露出汲極電極45D的一接 觸孔46B。在本實施例中，在形成開口 46A之步驟中透過 開口 44A來切掉多晶矽短路圖型41SC。結果，多晶矽短路 圖型41 SC被分成從周邊電路TFT 31延伸到開口 44A的一 多晶石夕圖型41 SC!、及從像素TFT 11延伸到開口 44A的一 多晶矽圖型41SC2。 在本實施例中，在第12 A圖之步驟中藉電漿CVD方法 . ：IIφ --------^----- (請先閱讀背面之注意事項再本頁)
589502 經濟部智慧財產局員工消費合作社印製 A7 -----^~-__ 五、發明說明（25 ) 沉積層際絕緣膜46前，TFT 31和TFT 11藉多晶矽短路圖 型41 SC而彼此電氣斷接。據此，即使電漿處理感應内部 電荷，在TFT 3 1或TFT 11中仍不可能有靜電損壞。 在第12B圖中顯示的步驟中，以使透明像素電極叼透 過接觸孔46B與汲極電極45D接觸之方式，在層際絕緣膜46 上形成ιτο(ΐΠ2〇3· Sn〇2)製的一透明像素電極47。在第i2c 圖中顯不的步驟中，以分子定向膜48覆蓋透明像素電極47 之方式藉旋塗，在層際絕緣膜46上形成一分子定向膜46。 如前述的’因為在形成層際絕緣膜46後多晶矽短路 圖型41SC被切掉，故即使藉電漿CVD方法形成層際絕緣 膜46仍不可能在TFT 3 uuTFT u中引起靜電損壞。 [第四實施例] 第13A至13C圖說明依據本發明之第四實施例，製造 一液晶顯示器裝置之步驟。請注意到，第13A圖中顯示的 步驟係尾隨第三實施例之第11D圖中顯示的步驟之步驟， 且相等於第12A圖中顯示的步驟。在第！3a至13C圖中， 與第三實施例中相同的組件由相同參考標號註明。 如第13A圖中顯示的，當藉RIE程序在層際絕緣膜46 中形成開口 46A時’在多晶矽短路圖型41SC未完全除去之 情况下實施乾式蝕刻。結果，多晶矽短路圖型41SC透過 通過開口 46A露出的開口44A而露出。 在第13B圖中顯示的步驟中，透明像素電極47藉使用 ιτο層的電漿CVD方法而沉積在層際絕緣膜46上，且然後 由RIE程序而圖型化。在等同於第12C圖中顯示的步驟之 ^ 7—•裝--------訂--------- (請先閱讀背面之注意事項再ml本頁) m
經濟部智慧財產局員工消費合作社印製 589502 A7 -----------— — 五、發明說明（26 ) 第13C圖中，透過開口 44A把多晶矽短路圖型41sc切掉。 切掉後，以使分子定向膜48覆蓋透明像素電極47之方式， 在層際絕緣膜46上形成分子定向膜48。 在本實施例中，如第13C圖中顯示的，需要一額外步 驟來切掉多晶矽短路圖型41SC。然而，此步驟係在形成 透明像素電極47後而實施。據此，可消除在製造液晶顯示 器裝置期間在TFT 11或TFT 31中靜電損壞之可能性。 [第五實施例] 在前述實施例中’藉由在製造液晶顯示器裝置期間 連接像素TFT 11和周邊電路TFT 3丨的多晶矽短路圖型 41SC來避免TFT中的損壞。然而，也可能如第14圖中顯示 地在顯示區中的各像素TFT 11上形成一多晶矽短路圖型。 在第14圖中，如前描述的相同組件由相同參考標號註明。 如第14圖中顯示的，配置在液晶顯示器裝置之顯示 區中的各個TFT 11包括n+或p+型源極區、有相同傳導性的 汲極區41D、及把源極區41S和汲極區41D短路的多晶石夕圖 型41 SC。多晶矽短路圖型41SC透過開口 44A和也使開口 44A露出的開口 46A而露出。在針對層際絕緣膜46中的透 明像素電極47來形成一接觸孔之步驟（此步驟等同於第 12A圖中顯示的步驟）後、或在把透明像素電極47圖型化 後，多晶矽短路圖型41SC被切掉。特別是，在形成透明 像素電極47之圖型後把多晶矽短路圖型41SC切掉之情形 中，即使因在由RIE程序的圖型化期間之天線效應而在源 極區41S和汲極區41D間感應很大的電位差也可藉多晶矽 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 29 ,----^—•裝--------訂---- (請先閱讀背面之注意事項再HI本頁) 經濟部智慧財產局員工消費合作社印製 589502 A7 ------^__ 五、發明說明（27 ) 短路圖型41 SC而立即消除。因此，可避免TFT丨丨中的靜 電損壞。 [第六實施例] 下面中’將描述應用於液晶顯示器裝置之TFT基體的 本發明之另一實施例。 第15圖顯示依據本發明之第六實施例的液晶顯示器 裝置之一 TFT基體的結構。第丨5圖中，如前述實施例的相 同組件由相同參考標號註明。 如第15圖中顯示的，在TFT基體丨a上的顯示區被劃分 成多個區域（lAhSOAL。。信號側周邊電路12β外附於TFT 玻璃基體1A，並包括具有與區域相同數目 之級段的一移位暫存器12l、接收來自移位暫存器121之各 級段的輸出信號之一緩衝器電路丨22、及選擇多個區域 (1A)1至（1A)i〇中的一信號線12之一選擇器電路123。移位 暫存器12!之各級段的輸出被供應到由連接於個別信號線 12的TFT_CMOS電路構成之一類比切換器電路124。依據 來自選擇器電路123的一經選定信號，類比切換器電路124 針對各個區域（1八)1至（1八)10，把移位暫存器輸出信 號供應到所選定信號線12。 另外’以第15圖中顯示的結構在TFT基體1A上形成掃 描側周邊電路13B。 第16圖顯示本發明之第六實施例的掃描側周邊電路 13Ή之結構。 如第16圖中顯示的，掃描侧周邊電路13B包含：組合 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 30 ------’----^裝----------- (請先閱讀背面之注意事項再ml本頁) 589502
五、發明說明（28) 經濟部智慧財產局員工消費合作社印製 一 P通道TFT和一 n通道TFT的一雙向切換器單元13ι ;包括 一個D型正反器、一NAND閘、及一反相器的一移位暫存 器單元132;由NAND閘構成的一多工器單元133;以及由 反相器構成的一輸出緩衝器電路Π*。在構成雙向切換器 單元131之1)通道TFT*n通道TFT中，形成與前述實施例之 多晶石夕短路圖型21SC或41SC等效的一内部短路圖型，以 把源極區和沒極區短路。 弟17圖顯示第16圖中顯示的一 D型正反器之結構。 如第17圖中顯示的，D型正反器包括在前述實施例中 描述的TFT-CMOS電路。在構成各TFT-CMOS電路的各個 TFT中，形成與多晶矽短路圖型21SC或41SC等效的一短 路圖型’以把源極和彡及極短路。 第18圖顯示第16圖中顯示的輸出緩衝器單元丨％之一 部份結構。 如第18圖中顯示的，輸出緩衝器單元I%包括在前述 實施例中描述的TFT-CMOS電路。在構成各TFT_CM0S電 路的各個TFT中，在源極和汲極間形成與多晶矽短路圖型 21SC或41SC等效的一短路圖型。 第19圖顯示第16圖中顯示的NAND電路之結構。 如第19圖中顯示的，在構成該NAND電路的各個p通 道TFT和η通道TFT中，在源極和汲極間也形成與多晶石夕短 路圖型21SC或41SC等效的一短路圖型。 第20圖顯示第15圖中顯示的類比切換器電路i24之結 構0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------^裝--------訂----- (請先閱讀背面之注意事項再β本頁) S-. 31 589502 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（29 ) 如第20圖中顯示的’在構成類比切換器電路！24的各 個p通道TFT和η通道TFT中，在源極和汲極間形成與前述 實施例之多晶矽短路圖型21SC或41SC等效的一短路圖型。 第21圖顯示與第4圖中顯示之結構等效的一記憶體晶 胞之結構。 如第21圖中顯示的，像素TFT之源極和汲極間形成與 前述實施例之多晶矽短路圖型21SC或41SC相似的一短路 圖型。 在第16至21圖中顯示的結構中，在形成TFT中之佈線 圖型的同時或之後，除去各短路圖型。 [第七實施例] 如參考第5A至5C圖而描述的，在製造一液晶顯示器 裝置期間，一電阻元件rG設置在各個連接墊塊12A和13A 與一周邊短路環15S間，以致能正製造的TFT基體之測試 。然而在此結構中，如果在連接墊塊12A和13A間的内阻 上有差異，則在各連接墊塊中引起一電位差，導致構成連 接於連接墊塊的内部電路之TFT的靜電損壞。 為了避免如此問題，如第22圖中顯示的，把連接墊 塊12 A和13 A連接到周邊短路環15 S的各電阻元件之電阻值 依賴連接於各個連接塾塊12A和13A的内部電路之内部電 阻值而改變，使得如第23圖中顯示的，在連接墊塊12A和 13A中的明顯電阻Ris變得恆定。 如第23圖中顯示的，明顯電阻值Ris被表達為 Ris = X rin(i)/[rI+rin(i)] 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 32 ，----^--裝--------訂---------線赢 (請先閱讀背面之注意事項再H本頁) 589502
其中連接於連接墊塊12A和13A的内部電路之内電阻 值係rin(i)(i=l、2、3、·_·)，且〇代表設置在周邊短路環15s 與連接墊塊12 A和13 A間的各電阻元件之電阻值。在本實 施例中，數值Ris被設定為連接墊塊12A和13A中的一共同 值。 第24圖顯示第23圖之結構的細節。 如苐24圖中顯示的，具有一電阻值Γι的一電阻元件設 置在一接觸墊塊12Ai和周邊短路環15S間。因為接觸墊塊 12八1連接的内部電路具有一大的輸入阻抗 ’故接觸墊塊12八！處的明顯電阻值r1s大致等於數值^ (Ris%)。 另一方面，在一接觸墊塊12、和一接觸墊塊12a3間 的内阻值r*23小於數值rin⑴。據此，在接觸墊塊η、和12〜 處的明顯電阻值R2s和R3s表示如下： R2s = r2Xrin(2)/[r2+rin(2)] R3s = r3Xrin(3)/[r3+rin(3)] 其中 rin(2)=r23+r3，且 rin(3)=r23+r2。電阻元件^和^之 電阻值被設定使得R2S和R3s之值變得等於數值Rls。 第25圖顯示電阻元件^和r3的電阻值之最佳設定。 第25圖中’滿足條件尺25=1^=1^(=1〇><][〇5门）的電阻 元件I*2和I*3之最佳值係由實心圓鲁以内阻r23之函數的形式 來表達。另一方面，如在第5A至5C圖中顯示之情形中的 ，正方塊□代表電阻元件r i、匕、和r3具有相同電阻值的 一傳統情形。 (請先閱讀背面之注意事 -❿裝 項再 --------^---------^ 本頁) 經濟部智慧財產局員工消費合作社印製
本紙張尺錢时關家鮮(CNS)A4規格⑽χ297公釐） 經濟部智慧財產局員工消費合作社印製 589502 A7 ----------B7____ 五、發明說明（31 ) 如第25圖中顯示的，如果内阻r23之值很大，則本實 施例和習知技術間的差異很小。然而，若内阻匕之值很 小’則本實施例和習知技術間的差異很大。在包括TFT_ CMOS電路的一液晶顯示器裝置中，電阻值上的差異是一 嚴重問題。然而在本實施例中，可有效消除如此問題。 [第八實施例] 第26圖顯示依據本發明之第八實施例，在第7圖之液 晶顯示器裝置中的電阻元件ri至Γη之例示結構。 如第26圖中顯示的，各電阻元件係由連接於周邊短 路ϊ衣15 S的傳導性多晶石夕圖型rp丨、rp2、响、· · ·構成。多 晶矽圖型rPl具有一長度Ll和一寬度\^。同樣地，多晶矽 圖型卬2具有一長度L2和一寬度w2，且多晶矽圖型rp3具有 一長度L3和一寬度W3。 第26圖中，當寬度^、W2、和W3改變時，由於周邊 短路環15S和接觸墊塊12八1至12八3間的位置關係，長度Ll 、h、和L3係相同。在本實施例中，寬度Wi、w2、和w3 被設定使得多晶矽圖型卬1至卬3滿足第25圖中顯示的關係 〇 [第九實施例] 第27A圖顯示依據本發明之第九實施例的電阻元件〜 至^之結構。 如第27Α圖中顯示的，電阻元件ri包含以相反方向配 置並彼此並聯連接的二極體D i a和D! b。同樣地，電阻元件 h包含以相反方向配置並彼此並聯連接的二極體D2a和d 本紙張尺度適財國國家標準（CNS)A4規格（210 X 297公爱） 34 ------,----^ 裳---- (請先閱讀背面之注意事項再4¾本頁) 訂---------签 589502
經濟部智慧財產局員工消費合作社印製 五、發明說明（32 ) 。另外，電阻元件h包含以相反方向配置並彼此並聯連接 的一極體〇33和D3b。用電阻元件h至r3，可藉第28A和28B 圖中顯示的結構來達成參考第25圖描述的電阻值&、R2、 和R3之設定。 如第28B圖之一等效電路圖中顯示的，第28A圖中顯 示的結構具有彼此並聯二極體連接、並各具有一閘極長度 L的一 TFTjaTFT2。TFT>TFT2之通道寬度W^W2被改 變使得可獲得期望的電阻值。 第27B圖顯示第27A圖中顯示的一修正結構，其中所 連接TFT二極體之修正被改變以獲得期望的電阻值。 [第十實施例] 第29A和29B圖顯示依據本發明之第十實施例的電阻 元件^至^的結構。 如第29B圖中顯示的’在本實施例中各電阻元件具有 彼此串聯連接的二極體。如第29A圖中顯示的，一個二極 體連接的η通道TFT和一 p通道TFT係串聯連接。在此結構 中，可有效補償隨TFT臨界電壓之變動的二極體特性之改 變。 再者，如第30圖中顯示的，具有一多重閘極結構的 二極體連接之TFT可被使用為電阻元件1^至1*3。 本發明不限於特別揭露的實施例，而可做改變和修 正而不致偏離本發明之範疇。 本發明係根據1999年10月29曰申請的日本優先權申 請案第11-310409號，其整個内容在此被合併參考。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 35 ------^----j ----------------- (請先閱讀背面之注意事項再mf本頁) 589502 A7 B7 五、發明說明（33 ) 元件標號對照 經濟部智慧財產局員工消費合作社印製 1···液晶層 1111，21，41，61〜多晶矽圖型 1A，40"，TFT玻璃基體 12…信號電極 1八1，23,25,44,46〜層際絕緣膜 11S，12S，21NS，21PS，41S， 1AL···第二極化膜 61S…源極區 1B…對向玻璃基體 12A，13A…墊塊電極 1B1···平坦絕緣膜 12B…信號側周邊電路 IBM…阻光圖型 12G，22G…閘極電極圖型 1C…密封構件 13…掃描電極 1CF…彩色濾光圖型 13B…掃描側周邊電路 lc…墊塊電極 13S…端子短桿 1ΜΟ,48…分子定向膜 13R，23S，44A，46A，46B···開口 1PL···第一極化膜 14,47…像素電極 1PR…周邊電路 15S…周邊短路環 10,20···絕緣基體 21S…短路圖型 11，31···像素（TFT) 21SC，41SC…多晶矽短路圖型 11C，21NC，21PC，41C，61C 22,22PG，22NG，43G，63G …通道區 …閘極電極 11D，12D，21ND，21PD，41D， 24,45…傳導性膜 61D · · ·沒極區 24D，45D，65D···汲極電極圖型 lld，lls，12g，23ND，23PS，2 24G，45G，65G···閘極佈線圖型 3NS，23PD，23G，44D，44G，4 24NS，24PS，45S，65S …源 4S，64D，64G，64S···接觸孔 極電極圖型 ------h----^--裝--------訂---------線展 (請先閱讀背面之注意事項再—本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 36 589502 A7 B7 五、發明說明（34 42,212…閘極氧化膜 100···共同玻璃基體 100A···面板區 210a···非結晶Si膜 21 Op…多晶石夕膜 212G…閘極氧化膜圖型 R…電阻器 RG…光阻圖型 T卜·時鐘 T2…正數電源電壓 T3···負數電源電壓 ------裝------ (請先閱讀背面之注意事項再本頁) 訂---------签 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 37

Claims (1)

  1. 589502 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 L 一種在絕緣基體上製作薄膜電晶體之方法，該方法包 含下列步驟： 在W亥絕緣基體上形成一多晶矽圖型，該多晶矽圖 型包括有一第一傳導性之一第一區、有該第一傳導性 〔 連接该第一區和該第二區的一第一橋接 區、及也連接該第一區和該第二區的一第二橋接區； 在忒絕緣基體上形成一絕緣膜，使該絕緣膜覆蓋 3亥多晶碎圖型； 在》亥絕緣膜上形成一閘極電極圖型，使該閘極電 極圖型覆蓋該第一橋接區； 在該第一區上形成一佈線圖型，使該佈線圖型與 該第一區接觸；及 在形成該佈線圖型之該步驟後切斷該第二橋接 區〇 2·依據申請專利範圍第1項的方法，其中形成該多晶矽圖 型的該步驟包括把傳導性提供給該第二橋接區之步 驟。 3·依據申請專利範圍第2項的方法，其中： 形成該多晶矽圖型的該步驟包括把該第一傳導性 提供給該第一區和該第二區之步驟；及 把傳導性提供給該第二橋接區之該步驟係與把續 第一傳導性提供給該第一區和該第二區之該步 實施。 4.依據申請專利範圍第旧的方法，其更包含下列步驟： ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公 -t I - I I I I I I I « — — — — — — I— . (請先閱讀背面之注意事項再填^^頁) -Γ· 38 六、申請專利範圍 在吕亥絕緣基體上沉積一第二絕緣膜，使該第二絕 緣膜覆蓋該閘極電極圖型；及 在.亥第一絕緣膜中形成一開口，以露出該第二橋 接區； 積該第二絕緣狀該步驟與形成該開口之該步 驟係在形成該佈線圖型之該步驟前，但在形成該間極 電極圖型之該步驟後實施； 其中切斷該第二橋接區之該步驟包括從該開口除 去該第二橋接區之步驟。 5·依據申請專利範圍第4項的方法，其中： 形成該佈線圖型之該步驟係以使該佈線圖型形成 在該第二絕緣膜上之方式實施；及 該方法更包含下列步驟·· 在該第二絕緣膜上沉積一第三絕緣膜，使該第三 絕緣膜覆蓋該佈線圖型；以及 在該第三絕緣膜中形成另一開口，以露出在該第 二絕緣膜中的該開口； 其中’沉積該第三絕緣膜之該步驟與形成該另一 開口之該步驟係在切斷該第二橋接區之該步驟前，但 在形成該佈線圖型之該步驟後實施，·及 一 切斷該第二橋接區之該步驟包括從透過唁 口露出的該開口除去該第二橋接區之步驟。 开1 6.依據申請專利範圍第5項的方法，其中切斷μ 區之該步驟係大致與形成該另一 ^ 心邊步驟同時 '申請專利範圍 施。 依據申請專利範圍第5項的方法，其中切斷該第二橋接 區之該步驟係于在該另-絕緣膜中形成—接㈣^露 出該佈線圖型之步驟後實施。 8·-種製造液晶顯示器裝置的方法，該液晶顯示器裝置 包括在-玻璃基體上形成的_薄膜電晶體，該方法包 含下列步驟： 在該玻璃基體上形成-多晶石夕圖型，該多晶石夕圖 型包括有-第-傳導性之—第_區、有該[傳導性 之一第二區、連接該第一區和該第二區的一第一 區、及也連接該第一區和該第二區的一第二橋接區' 在》亥玻璃基體上形成-絕緣膜，使該絕緣膜覆蓋 該多晶矽圖型； 在違絕緣膜上形成一閘極電極圖型，使該閘極電 極圖型覆蓋該第一橋接區； 在该第一區上形成一佈線圖型，使該佈線圖型與 該第一區接觸；及 在形成該佈線圖型之該步驟後切斷該第二橋接 區。 9. 依據申請專利範圍第8項的方法，其中形成該多晶矽圖 型的該步驟包括把傳導性提供給該第二橋接區之步 驟。 10. 依據申請專利範圍第9項的方法，其中·· 形成該多晶矽圖型的該步驟包括把該第一傳導性 589502
    A8B8C8D8 提供給該第—區和該第二區之步驟；及 第-值f導&提供給&第二橋接區之該步驟係與把1 實施。性提供給該第—區和該第二區之該步驟同® u.依射請專利範圍第8項的方法，其更包含下列步驟： 在该玻璃基體上沉積—第二絕緣膜，使該第二竭 緣膜覆蓋該閘極電極圖型；及 在該第二絕緣膜中形成一開口，以露出該第 接區> 經濟部智慧財產局員工消費合作社印製 沉積該第二絕緣膜之該步驟與形成該開口之該步 驟係在形成該佈線圖型之該步驟前，但在形成該問極 電極圖型之該步驟後實施； 其中切斷該第二橋接區之該步驟包括從該開口除 掉該第二橋接區之步驟。 12 ·依據申請專利範圍第11項的方法，其中： 形成該佈線圖型之該步驟係、以使該佈線圖型形成 在該第二絕緣膜上之方式實施；及 該方法更包含下列步驟： 在該第二絕緣膜上沉積一第三絕緣膜，使該第三 絕緣膜覆蓋該佈線圖型；以及 在該第三絕緣膜中形成另一開口，以露出在該第 二絕緣膜中的該開口； 其中，沉積該第三絕緣膜之該步驟與形成該另一 開口之該步驟係在切斷該第二橋接區之該步驟1，作 二
    本紙張瓦度適用中國國家標準（CNS)A4規格（210 X 297公釐） 41 六、申請專利範圍 在形成該佈線圖型之該步驟後實施；及 切斷該第二橋接區之該步驟包括從透過該另一開 口露出的該開口除去該第二橋接區之步驟。 坪 13·依據申請專利範圍第12項的方法，其中切斷該第二橋 接區之該步驟係大致與形成該另一開口之該步驟同 實施。 、 14. 依據申請專利範圍第12項的方法其中切斷該第二橋 接區之該步驟係于在該第三絕緣膜中形成一接觸孔: 露出該佈線圖型之步驟後實施。 15. —種薄膜電晶體，包含·· 一絕緣基體； 形成在該絕緣基體上的一多晶矽圖型，該多晶矽 圖型包括具有一第一傳導性之一第一區、具有該第一 傳導性之-第二區、及連接該第-區和該第二區的一 通道區； 覆蓋该通道區的一閘極絕緣膜；及 形成在5亥通道區上的一閘極電極圖型； 該多晶矽圖型更包括從該第一區延伸到一第一頂 端的一第一延伸部份、及從該第二區延伸到一第二頂 端的一第二延伸部份。 16. 依據申請專利範圍第15項的薄膜電晶體，其中該第一 延伸部份和該第二延伸部份具有相同傳導性。 17. 依據申請專利範圍第15項的薄膜電晶體，其更包含形 成在該絕緣基體上的一第二絕緣膜，使該絕緣膜覆蓋 589502 A8 B8 C8 D8 六、申請專利範圍 該多晶矽圖型和哕 1邊閘極電極圖型， ^中該第二絕緣膜具有在該第— 二延伸部份間的—仞罢丨物和A第 端之一開口。 <路出該第一頂端和該第二頂 18· —種液晶顯示器裝置，包含·· 一第一破璃基體； 、十X第破璃基體的一第二玻璃基體，在該第 一玻璃基體和該第二玻璃基體間維持有一間隙； 包圍在該第一玻璃基體和該第二玻璃基體 間隙中的一液晶層；及 μ 在該第y玻璃基體之一表面上形成的一薄膜電晶 體，邊表面係面對該第二玻璃基體， 其中該薄膜電晶體包含： -多晶矽圖型’形成在該第一玻璃基體之該表面 上，且該多晶矽圖型包括具有—第一傳導性之—第一 區、具有該第-傳導性之一第二區、及連接該第一區 和該第二區的一通道區； 覆蓋該通道區的一閘極絕緣膜；及 形成在該通道區上的一閘極電極圖型， 該多晶矽圖型更包含從該第一區延伸到一第一頂 端的一第一延伸部份、及從該第二區延伸到一第二頂 端的一第二延伸部份。 19.依據申請專利範圍第18項的液晶顯示器裝置，其中該 第一延伸部份和該第二延伸部份具有相同傳導性。 (請先閱讀背面之注意事項 i I 再填頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 43 589502 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8夂、申請專利範圍 2〇.依據申請專利範圍第18項的液晶顯示器裝置，其更包 含形成在該第一玻璃基體之該表面上的一第二絕 緣膜，使該第二絕緣膜覆蓋該多晶矽圖型和該閘極電 極圖型， 其中δ亥第一絕緣膜具有在該第一延伸部份和該第 二延伸部份間的一位置處形成並露出該第一頂端和該 第二頂端之一開口。 21·依據申請專利範圍第2〇項的液晶顯示器裝置，其中： 5衾第一絕緣膜具有一第一接觸孔、一第二接觸孔、 及一第三接觸孔，以分別露出該第一區、該第二區、 及該閘極電極圖型； 5亥第一絕緣膜也具有一第一佈線圖型、一第二佈 線圖型、及一第三佈線圖型，其都形成在該絕緣 膜上，並分別透過該第一接觸孔、該第二接觸孔、及 該第三接觸孔而電氣連接至該第一區、該第二區、及 該閘極電極圖型；及 該液晶顯示器裝置更包含： 一第三絕緣膜，形成在該第二絕緣膜上，使該第 三絕緣膜覆蓋該第一佈線圖型、該第二佈線圖型、及 該第三佈線圖型； 一像素電極，形成在該第三絕緣膜上；以及 一分子定向膜，形成在該第三絕緣膜上，使該分 子定向膜覆蓋該像素電極並與該液晶層接觸， 該像素電極係透過形成在該第三絕緣膜中的一接 (請先閱讀背面之注意事項再填$頁) :再填 訂---------線
    本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 44 589502 A8 B8 C8 D8 六、申請專利範圍 觸孔而連接於該第一佈線圖型， 。亥刀子疋向膜透過形成在該第三絕緣膜中以露出 該開口的另一開口而填充該開口。 22. 一種薄膜電晶體基體，包含： 麵基體，具有在其上形成的一面板區； 一傳導性周邊短路環，其形成在該玻璃基體上的 δ亥面板區中，且沒有間隙地沿著該面板區之邊界延伸； 一内部電路，其形成在該玻璃基體上的該面板區 中，該内部電路包括在該玻璃基體上形成的多個薄膜 電晶體，並設有多個連接端子；及 多個電阻器元件，形成在該玻璃基體上的該面板 區中’各個該等多個電阻器元件把該等連接端子中的 一個別者連接到該周邊短路環，各個電阻器元件具有 會使得在各個該等連接端子處的阻抗大致為恆定的一 電阻值。 ------—II身--------訂-------- (請先閱讀背面之注意事項再填頁) •線
    經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -45 -
TW089121333A 1999-10-29 2000-10-12 Thin-film transistor, liquid-crystal display device, and method of producing the same TW589502B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31040999A JP4388648B2 (ja) 1999-10-29 1999-10-29 薄膜トランジスタ、液晶表示装置、およびその製造方法

Publications (1)

Publication Number Publication Date
TW589502B true TW589502B (en) 2004-06-01

Family

ID=18004924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089121333A TW589502B (en) 1999-10-29 2000-10-12 Thin-film transistor, liquid-crystal display device, and method of producing the same

Country Status (4)

Country Link
US (2) US6472256B1 (zh)
JP (1) JP4388648B2 (zh)
KR (1) KR100597341B1 (zh)
TW (1) TW589502B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP4618948B2 (ja) * 2001-08-24 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の評価方法
JP4486770B2 (ja) * 2001-09-28 2010-06-23 シャープ株式会社 フラットパネルディスプレイ用基板
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100900543B1 (ko) 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법
WO2004075607A1 (ja) 2003-02-20 2004-09-02 Fujitsu Limited 有機ｅｌ素子及びその製造方法
TW584953B (en) * 2003-04-25 2004-04-21 Toppoly Optoelectronics Corp ESD protection device with thick poly film, electronic device and method for forming the same
US20050242439A1 (en) * 2004-04-28 2005-11-03 International Business Machines Corporation Method and structure for connecting ground/power networks to prevent charge damage in silicon on insulator
US7217591B2 (en) * 2004-06-02 2007-05-15 Perkinelmer, Inc. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors
WO2006117929A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha アクティブマトリクス基板の製造方法、アクティブマトリクス基板、及び、液晶表示装置
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8232603B2 (en) * 2009-03-19 2012-07-31 International Business Machines Corporation Gated diode structure and method including relaxed liner
KR101040859B1 (ko) 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5479188B2 (ja) * 2010-03-31 2014-04-23 富士フイルム株式会社 電子装置
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
US9087753B2 (en) * 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
KR102106006B1 (ko) * 2013-08-14 2020-05-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102607376B1 (ko) * 2018-07-03 2023-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치
US20220344224A1 (en) * 2020-02-27 2022-10-27 Hefei Boe Joint Technology Co., Ltd. Motherboard and manufacturing method for motherboard

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3545131B2 (ja) * 1996-06-11 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2001133807A (ja) 2001-05-18
KR20010040108A (ko) 2001-05-15
US6472256B1 (en) 2002-10-29
US6737708B2 (en) 2004-05-18
JP4388648B2 (ja) 2009-12-24
KR100597341B1 (ko) 2006-07-10
US20020197776A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
TW589502B (en) Thin-film transistor, liquid-crystal display device, and method of producing the same
TWI226967B (en) Liquid crystal display and its manufacture method
US7768010B2 (en) Poly crystalline silicon semiconductor device and method of fabricating the same
JP3093604B2 (ja) 液晶表示装置
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
TW522461B (en) Manufacturing method of liquid crystal display device, manufacturing method of display device and liquid crystal display device
US7638371B2 (en) Method for manufacturing thin film transistor display array with dual-layer metal line
JP4967631B2 (ja) 表示装置
WO2001033292A1 (fr) Dispositif d'affichage a cristaux liquides
US7057675B2 (en) Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
TW200403620A (en) Display device and method of manufacturing the same
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
JP2006093714A (ja) 薄膜トランジスタ表示板及びその製造方法
JPH0611729A (ja) 液晶表示装置およびその製造方法
KR20060040167A (ko) 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법
JPH03201538A (ja) 薄膜トランジスタの製造方法
TW475266B (en) Semiconductor device and method of manufacturing the same
US7115431B2 (en) Method of fabricating reflective liquid crystal display integrated with driving circuit
KR100683143B1 (ko) 에프에프에스 모드의 다결정질 실리콘 박막 트랜지스터제조방법
JP2934717B2 (ja) マトリクス回路駆動装置およびその製造方法
JP3816623B2 (ja) アクティブマトリクス型液晶表示装置
JPH04299867A (ja) 薄膜トランジスタおよびアクティブマトリクス型液晶ディスプレイ
KR100580391B1 (ko) 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees