TW587103B - Circuit board Ni/Au electroplating process without electroplated wires - Google Patents

Circuit board Ni/Au electroplating process without electroplated wires Download PDF

Info

Publication number
TW587103B
TW587103B TW90108228A TW90108228A TW587103B TW 587103 B TW587103 B TW 587103B TW 90108228 A TW90108228 A TW 90108228A TW 90108228 A TW90108228 A TW 90108228A TW 587103 B TW587103 B TW 587103B
Authority
TW
Taiwan
Prior art keywords
circuit board
layer
gold
electroplated
nickel
Prior art date
Application number
TW90108228A
Other languages
English (en)
Inventor
Jian-Min Chen
Original Assignee
Phoenix Prec Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Prec Technology Corp filed Critical Phoenix Prec Technology Corp
Priority to TW90108228A priority Critical patent/TW587103B/zh
Application granted granted Critical
Publication of TW587103B publication Critical patent/TW587103B/zh

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

五、發明說明(f ) 發明領域: 本發明係於-種電路板無電鍍導線之電鍍鎳/金製 程,尤其是能可大幅減少鍍鎳/金(Ni/Au)的面積,有效降 低製程成本的電鍍鎳/金製程。 發明背景: 由於電子產業之相關技術之快速提昇,使得積體電路 (1C)之每-製程步驟更加複雜,亦更顯示出每一製程之重 要性。但對於-積體電路而言,除了晶片(chip)之製程步 驟極為重要之外,隨著電子輕小化的趨勢,電路板或基板製 L業者亦面臨著製$上的許m鍵處。如何能在愈小的半導 體包裝中擠入愈多的邏輯電路而成本卻能相對降低,乃是全 球積體電路者所全力研究的課題。 其中’電路板或紐上會形成有轩導電層以作為電子 訊號之傳遞者,通常在電路板或基板之導電層外侧,會覆上 一保濩層,如鎳/金(Ni/Au)層等,以防止外界對導電層之 蝕腐壞’業界稱之為電雜/金。f知技術之—係於電路板 之兩侧表面須另佈設有鍍錄/金之導線,如此_來,將佔用電 路板上線路佈線面積,明顯地降低電路佈線密度,且徒增製 程的困擾。 習知技術之二則係先行於基板導電層電鍍鎳/金,再進行 餘刻形成線路’請參閱圖一八至_ 一d所示。首先,係於一電 路板10上之上下兩面各形成一導電層2〇,其中該電路板1〇可 為單層或多層疊合之電路板,其係可已形成若干導通孔 ._ 2 本紙張尺度適用1^國冢標準(CNS)A4規^_1〇 χ 297公餐)----- _"7---*----,— —Aw ^---^-----^----1 (請先閱讀背面之注意事項再填寫本頁) f ^7103 A7
五、發明說明(X) (PTH) (blmd V,) \ r. A所示 接著’在電路板10之兩側表面分別覆上電鍍阻層圖案 30 ’而在電路板10兩侧表面未被電鍍阻層圖案3〇覆蓋之處, 係以面銅導電佈設鎳/金⑽Au)層4(),如圖—B所示。 接著去除電鍍阻層圖案3〇,如圖一c所示。 ,最後,以所述鎳/金層30為光阻劑(ph〇torcsist) ,利用微 衫、姓刻等方式定義出電路層2〇a,使得電路層2〇a受到鎳/金 層40保護,而完成電鍍鎳/金之製程,如圖一d所示。 但是’習知技術之二在進行蝕刻製程之前,非僅於錫球 墊或銲塾進行電鍍鎳/金,其亦就所有形成線路之處皆電_ /金’明顯地將大量浪費製作成本,嚴重削減產業競爭力。 因此,本發明係提供一種無電錢導線之電鑛錄/金製程, 八不需在電路板之兩侧表面佈設有鍍鎳/金之導線,可提高單 位面積_路舰贿,財效敎電魏 ^, 而可降低製程成本。 買 發明之簡要說明: 錄/今明之i要目的係提供一種電路板無電鍵導線之電鍍 i太ίί ’料絲制祕佈軸度,纽降低製程 成本的電鍍鎳/金製程。 &农枉 本發明之另-目的係提供_種無f 僅鎳/金叫)層只鍍在所需之區域,簡: 成本較低’且獨響料層之職,所柯#度㈣知技術 g張尺度適財關家標 ---•丨丨丨丨丨丨•丨丨丨丨丨丨丨訂.丨J丨丨丨丨II (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 297公釐) 587103 A7
經濟部智慧財產局員工消費合作社印製 為達上述之目的’本發明係提供一種無電鑛導線之電錢 鎳/金製程’本發日月之較佳製程步驟包含:提供一已形成有若 干導通孔之電路板’在該電路板之第—面上形成電路層圖 案’在該電路板之第-面及第二面上形成電鑛阻層圖案;對 未被該電鍍阻層圖案覆蓋之區域進行電鍍(細哪論g)錄 /金保護層’並_導通孔導通電路板第—面,而使得電鐘電 路板第-面所需之電流只由電路板第二面經由導通孔所提 供’則可同時對電路板第-面與第二面電鍍上所需之鎳/金 層。取後再移除電雜層贿,在_路板之第二面上形成 電路層。 如此本發明不需另外佈設鍍金導線之電鍍錄/金製程,可 免除佈⑨鍍金導m辟位面積喊路佈雜度,且可大 巾田減)需鍍上鎳/金(Ni/Au)的灣,有效降低製程成本。 並使鎳/金(Ni/Au)層只鍍在所需之區域,簡化製程,而不 會影響導電層之形成,達聰佳之可靠度。 為使貴審查委員對於本發明之目的、特徵及功效,能 有更進-步之認識與瞭解,餘合圖式詳細說明如后: 圖式之簡要說明: 圖A至圖一 d係為習知電鍍鎳/金之製程示意圖。 圖A至圖一 ρ係本發明貪施例無電鍍導線之電鍍鎳/ 金之示意圖。 ϋ n 1 I ·ϋ / i ϋ n ϋ · ϋ ·ϋ A— ai I n ·ϋ J _· 1 H ϋ 1§ «Βϋ n n I (請先閱讀背面之注意事項再填寫本頁) 4 587103 A7 ___B7 五、 ] 〜--------- 發明說明(f ) 圖式中之圖Μ說明: 1 二一 10,100-電路板 20-導電層 20a, 110, 120a-電路層(已圖案化) 30,140-電鍍阻層圖案 40, 150a,1501> 鎳/金層 160-光阻圖案 105a-電路板第一面 105b-電路板第二面 120-導電層(未圖案化) 130_導通孔 發明之詳細說明: 本發明侧於—齡電雜_騎設麵導線之電鍍 鎳/金製程,可簡化製程,並解決前述f知製程上之困擾。 經濟部智慧財產局員工消費合作社印製 請參閱圖二A至二F,係本發明實施例無電鍛導線之電 鍍鎳/金製程之示意圖。首先提供一電路板1〇〇,該電路板1〇〇 係可為一單層或多層電路板,並已形成有若干導通孔13〇 (PTH)於其中。以微影、餘刻等方式,在該電路板第一面 l〇5a定義出若干電路層110,並亦在該電路板第二面1〇北覆 上一整層導電層120,須注意的是,該整層導電層丨2〇尚未 圖案化,如圖二A所示。 接著在所述電路板1〇〇第一面105a及第二面1〇5b上, 形成電鍍阻層圖案140,該電鍍阻層圖案140係覆在電路板 5 587103 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(/ ) ’ 100第一面105a及第二面105b上部分區域,而露出需電鍍 (electroplating)之區域,如圖二B所示。 接著以電鍍方式對電路板第二面105b之導電層120上未 被電鍍阻層圖案140覆蓋之區域,鍍上一保護層,所述保護 層之作用係為保護形成之導電層免於外界之侵蝕破壞,較佳 者係如一層鎳/金(Ni/Au) 150b,並利用導通孔130導通電 路板第一面105a,使電鍍電路板第一面i〇5a所需之電流, 只由電路板第二面l〇5b之導電層120經由導通孔13〇傳導至 電路板第一面l〇5a,同時對電路板第一面i〇5a之電路層no 系鍍上保濩層之處’電鍍上一鎳/金層bQa,如圖二C所示, 如此即可同時使得電路板第一面105a及第二面l〇5b上皆電 鍍上所需之鎳/金層150a及150b。 請接續參閱圖二D,鍍上鎳/金層後,移除電鍍阻層圖案 140其可使用如濕式去光阻等方式移除,由於非本發明之重 點’並不在此詳述。 接著,對所述電路板第一面105a及第二面1〇5b上再覆 上所需之光阻圖案160,如圖二E所示。 最後,於電路板第二面l〇5b之導電層12〇,以顯影、蝕 刻等方式定義出電路層12〇a,本發明所述之無電鍍導線之電 鍍鎳/金製程於焉完成。 ' 綜上所述,本發明之電路板無電鍍導線之電鍍鎳/金製 程,係利用電鍍錄/金層之前,只傲單面導電層線路形成,另 -面則作可傳導電流的線路。在進行電鍍錄/金層時,電路板 第-面上進行電鍍鎳/金層所需的電流,僅是由第二面經過導 —-—裝、--------訂—;------ (請先閱讀背面之注音?事項再填寫本頁) ------Μ—^^一- '修·]£] 587103 B7 五、發明說明(i ) •一 通孔(PTH)來供應。因此,本發明之優點有: 1·不需另外佈設電鍍導線之電鍍鎳/金製程,可免除佈設電鍍 導線,大幅減少需鍍上鎳/金(Ni/Au)的面積,有效降 低製程成本,或於相同單位面積内提供更多之佈線空間, 而可k南佈線密度。 2. 鎳/金(Ni/Au)層只鍍在所需之區域,簡化製程,且不 影響導電層之形成,所以可靠度較習知技術為佳。 3. 本發明可用於業界多種電路板製程,係如一般電路板、封 裝用BGA基板、電路基板等,只要是需使用電鍍鎳/金製 程之皆為本發明可應用之範圍。 且本發明係完全運用目前業界之領域相同技術,不僅不 會增加生產技術的困難,且更不需提高加工技術,並能夠克 服習用技術所具有的種種缺失者,且本發明之整體、製程容 易、可有效降低單位成本,並提高單位面積之佈線密度。由 此了知,本發明之產業利用性及進步性顯應具備。此外,本 發明於申請前並未曾見於任何公開場合或刊物上,因此本發 明案深具「產業利用性、新穎性及進步性」之發明專利要件, 故爰法提出發明專利之申請。祁請貴審查委員允撥時間惠允 審查並早賜與專利為禱。 “ 以上所述係利用一較佳實施例詳細說明本發明,而非限 制本發明之範圍,而且熟知此紐藝人士皆能明瞭,適當而 作些微的改變及調整,仍將不失本發明之要義所在,亦不脫 離本發明之精神和範圍。 _____----.--^--- (請先閱讀背面之注音?事項再填寫本頁) . 經濟部智慧財產局員工消費合作社〃印製 本紙張尺度適用中_家標準(CNS)A4 k格(21G X 297公爱)_

Claims (1)

  1. ^8/103 A8
    587103 A8 B8 C8 r D8 :: . ' 六、申請專利範圍 ^ 7.如申請專利範圍第1項所述之電路板無電鍍導線之電鍍鎳/ 金製程,其中在步驟(e)之前更可包括有一步驟:將所述電 路板第一面覆上整面光阻,以及第二面上覆上所需之光阻 圖案。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW90108228A 2001-04-06 2001-04-06 Circuit board Ni/Au electroplating process without electroplated wires TW587103B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW90108228A TW587103B (en) 2001-04-06 2001-04-06 Circuit board Ni/Au electroplating process without electroplated wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW90108228A TW587103B (en) 2001-04-06 2001-04-06 Circuit board Ni/Au electroplating process without electroplated wires

Publications (1)

Publication Number Publication Date
TW587103B true TW587103B (en) 2004-05-11

Family

ID=34057263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90108228A TW587103B (en) 2001-04-06 2001-04-06 Circuit board Ni/Au electroplating process without electroplated wires

Country Status (1)

Country Link
TW (1) TW587103B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8092696B2 (en) 2004-07-01 2012-01-10 Nitto Denko Corporation Method for manufacturing printed circuit board
CN103236415A (zh) * 2012-12-31 2013-08-07 中国电子科技集团公司第四十一研究所 一种薄膜混合集成电路电镀方法
CN111063619A (zh) * 2019-12-31 2020-04-24 中国电子科技集团公司第十三研究所 一种电镀方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8092696B2 (en) 2004-07-01 2012-01-10 Nitto Denko Corporation Method for manufacturing printed circuit board
CN103236415A (zh) * 2012-12-31 2013-08-07 中国电子科技集团公司第四十一研究所 一种薄膜混合集成电路电镀方法
CN103236415B (zh) * 2012-12-31 2015-12-23 中国电子科技集团公司第四十一研究所 一种薄膜混合集成电路电镀方法
CN111063619A (zh) * 2019-12-31 2020-04-24 中国电子科技集团公司第十三研究所 一种电镀方法
CN111063619B (zh) * 2019-12-31 2021-12-24 中国电子科技集团公司第十三研究所 一种电镀方法

Similar Documents

Publication Publication Date Title
TW583348B (en) A method for electroplating Ni/Au layer substrate without using electroplating wire
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
TWI324033B (en) Method for fabricating a flip-chip substrate
TW200416897A (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP2001502853A (ja) 連続して形成した集積回路パッケージ
TW554651B (en) Multi-layer wiring substrate and manufacturing method thereof
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
TW521417B (en) Method for production of interposer for mounting semiconductor element
CN102299086A (zh) 半导体封装件及其制造方法和系统
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
CN100581314C (zh) 线路板的立体图案化结构及其工艺
TW200538000A (en) Method for forming printed circuit board
TW587103B (en) Circuit board Ni/Au electroplating process without electroplated wires
TW201023703A (en) Manufacturing process of circuit substrate
KR100732385B1 (ko) 패키지 기판 제조 방법
TW200926372A (en) Packing substrate and method for manufacturing the same
WO2008008798A1 (en) Integrated circuit mount system with solder mask pad
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
CN1801469A (zh) 芯片构装基板金手指与接触垫电镀镍金制程
TW455965B (en) Method for forming solder bumpers on IC package substrate and structure formed by the same
TWI383724B (zh) 印刷電路板及其製造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps
TW550988B (en) Structure of printed circuit board (PCB)
TWI337398B (en) Packaging substrate structure and method for fabricating thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees