TW582061B - Methods and apparatus for plasma doping and ion implantation in an integrated processing system - Google Patents

Methods and apparatus for plasma doping and ion implantation in an integrated processing system Download PDF

Info

Publication number
TW582061B
TW582061B TW091124304A TW91124304A TW582061B TW 582061 B TW582061 B TW 582061B TW 091124304 A TW091124304 A TW 091124304A TW 91124304 A TW91124304 A TW 91124304A TW 582061 B TW582061 B TW 582061B
Authority
TW
Taiwan
Prior art keywords
reaction chamber
plasma doping
wafer
plasma
platform
Prior art date
Application number
TW091124304A
Other languages
English (en)
Inventor
Steven R Walther
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Application granted granted Critical
Publication of TW582061B publication Critical patent/TW582061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Photovoltaic Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

582061 A7 _B7___ 五、發明說明（ί ) 發明領域 本發明係關於半導體晶圓的處理，更明確地說，係關 於在各種能量範圍（包括極低的能量）中，以雜質摻雜一工 作件的積體處理系統及方法。 先前技術 離子植入已經成爲一種用以將改變導電性的雜質引入 半導體晶圓之中的標準技術。所需要的雜質材料會在離子 源中進行離子化，該些離子經過加速之後便會形成具有規 定能量的離子束，該離子束則會朝該晶圓的表面移動。離 子束中具有能量的離子會穿入該半導體材料主體，並且埋 植到該半導體材料的晶格之中，形成具預期導電性的區域 Ο 離子植入系統通常包括一離子源，用以將氣體或固態 材料轉變成定義明確的離子束。該離子束經過質量分析之 後便可去除不必要的粒子，經過加速之後便可達到預期的 能量並且朝該目標平面移動。藉由離子束掃描作用、藉由 移動目標區、或是同時藉由離子束掃描作用及移動目標區 ，便可將該離子束分佈在目標區域中。在下面的美國專利 都發表了離子植入機之先前技藝範例：於1981年6月30 曰頒給Enge的美國專利號4,276,477、於1981年8月11 曰頒給Turner的美國專利號4,283,631、於1990年2月6 日頒給Freytsis等人的美國專利號4,899,059、於1990年5 月1日頒給Berrian等人的美國專利號4,922，106以及於 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 1 ---- ----訂·！— II--- 582061 A7 ---_B7__ 五、發明說明（Z ) 1994年9月27日頒給White等人的美國專利號5,350,926 〇 半導體工業中熟知的趨勢便是發展出體積更小、速度 更快的元件。明確地說，就是必須縮短半導體元件中各項 特徵的橫向尺寸及深度。最新技藝的半導體元件所需要的 接面深度小於1，000埃，最終目的希望其所需要的接面深 度能夠小於200埃甚至更小。 摻雜材料的植入深度係取決於(至少部分取決於)植入 該半導體晶圓的離子能量。極低的植入能量方能獲得非常 淺的接面。然而，離子植入機的一般設計通常必須在相當 高的植入能量下(例如20keV至400keV的範圍之間）方能有 效地進行作業，因此，在用以進行淺接面植入所需要的能 量下’其便可能無法有效地運作。在低植入能量下（例如 2keV甚至更低的能量），傳送至該晶圓的電流將會遠低於 預期，有時候甚至可能趨近於零。因此，便需要非常長的 植入時間，方能達到所規定的劑量，因而便會對產能造成 負面的影響。產能降低將會提高製造成本，半導體元件製 造商當然無法接收此項結果。 電漿摻雜系統經過硏究證實可用以在半導體晶圓中形 成淺接面。在其中一種電漿摻雜系統中，其係將半導體晶 圓放置在一位於電漿摻雜反應室內的導電平檯中，該平檯 的作用係當作陰極。將含有預期摻雜材料的可離子化氣體 引入該反應室中，並且在該平檯及該陽極之間施加一電壓 脈衝，因而可形成在該晶圓附近具有電漿鞘的生輝放電電 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） '-- (請先閱讀背面之注意事項再填寫本頁)
582061 A7 ____B7___ 五、發明說明（b ) 漿。所施加的電壓脈衝可讓電漿中的離子通過該電漿鞘， 植入該晶圓之中。植入的深度會與施加在該晶圓及該陽極 之間的電壓有關。其可達到非常低的植入能量。在下面的 美國專利中都描述了電漿摻雜系統··於1994年10月11曰 頒給Sheng的美國專利案號5,354,38卜於2000年2月1 曰頒給Liebert等人的美國專利案號6,020,592以及於2001 年2月6曰頒給Goeckner等人的美國專利案號6，182,604 〇 在其它種類的電漿系統中，例如熟知的電漿浸沒系統 ，則是在該平檯及該陽極之間施加一連續的RF電壓，因 此可產生連續的電漿。有時亦會在該平檯及該陽極之間施 加一相當高的電壓脈衝，對該電漿中的正電離子進行加速 ，使其朝該晶圓移動。 製造最新技藝的半導體元件可能需要在各種能量範圍 中（從極低到非常高)進行許多道的植入步驟。低能量的處 理步驟可能需要在束線離子植入機中相當長的植入時間， 甚至除了該束線離子植入機以外，還會需要用到電漿摻雜 系統。因此，必須改良處理的系統及方法，使其能夠在各 種能量範圍（包括極低的能量）中將摻雜材料有效地植入工 作件之中。 發明內容 本發明的第一方面提供的是用以處理半導體晶圓的裝 置。該裝置包括：一製程反應室；一束線離子植入模組， 5 本紙張尺度適用中國國家標準（CNS)A4規格（21Q x 297公爱] ^ - (請先閱讀背面之注意事項再填寫本頁) -I · n n ϋ n n n^°4· n t— ϋ ϋ n n - 582061 A7 ____Β7___ 五、發明說明（4 ) 用以產生離子束並且使其朝該製程反應室移動；一電漿摻 雜模組，其包括一可與製程反應室接取的電漿摻雜反應室 ;一晶圓定位器，其可用以在束線植入模式中將該半導體 晶圓放置在離子束的路徑中，並且可用以在電漿摻雜模式 中將該半導體晶圓放置在電漿摻雜反應室內。 電漿摻雜反應室可位於製程反應室內，並且可在電漿 摻雜位置及內縮位置之間移動。第一真空唧筒可經由第一 抽吸埠耦合至該製程反應室，而第二真空唧筒可經由第二 抽吸埠耦合至該電漿摻雜反應室。在電漿摻雜模式中，該 電漿摻雜反應室可與該製程反應室隔離。 晶圓定位器可包括一用以支撐晶圓的平檯，及一用以 定位該平檯的平檯定位器。該平檯可在束線植入位置、電 漿摻雜位置及晶圓轉移位置之間移動。電漿摻雜反應室可 包括一與該製程反應室通連的開口，其中該平檯可移進與 該電漿摻雜反應室的開口形成密封接合。該平檯可包括一 靜電晶圓夾紺器。該平檯定位器可包括一構件，用以在束 線植入模式中以機械方式相對於該離子束來掃描該平檯。 該裝置可進一步包括一控制器，其可選擇束線植入模 式或電漿摻雜模式，並且依照所選擇的模式控制該晶圓定 位器。該裝置可進一步包括一晶圓操控器，可用以將晶圓 載入至該平檯之上以便進行處理，並且可用以在處理結束 之後，將晶圓從該平檯移開。 電漿摻雜模組可包括一位於該電漿摻雜反應室內的陽 極，以及一耦合在該陽極及該平檯之間的脈衝源。在一實 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 丨裝
1^ ϋ n^δΗτ 0 fli I I ϋ I I ϋ I 582061 A7 __B7__ 五、發明說明（<) 施例中，該平檯會連接至一參考電位，而該脈衝源則會將 脈衝施加在該陽極之上。在另一實施例中，該陽極會連接 至一參考電位，而該脈衝源則會將脈衝施加在該平檯之上 〇 電漿摻雜模組可進一步包括一包圍該陽極及該平檯之 間的空間的中空電極。在一實施例中，會有一中空電極脈 衝源耦合至該中空電極。在另一實施例中，該中空電極則 會電性耦合至該陽極。 該裝置可進一步包括一陽極定位器，用以控制該陽極 及該平檯之間的間隔。該本裝置提供一反應室定位器，用 以在電漿摻雜位置及內縮位置之間移動該電漿摻雜反應室 〇 在一實施例中，本裝置會提供一真空唧筒與該製程反 應室耦合。該電漿摻雜模組包括一受控的傳導孔洞，其係 位於該電漿摻雜反應室的內部空間及該製程反應室之間； 以及一耦合至該電漿摻雜反應室的製程氣體源。在電漿摻 雜模式中，該真空啷筒可經由該受控傳導孔洞將該電漿摻 雜反應室的內部空間吸取成真空狀態。在另一實施例中’ 製程氣體源及真空啣筒則都是耦合至該電漿摻雜反應室。 在電漿摻雜模式中，該真空啣筒可將該電漿摻雜反應室的 內部空間吸取成真空狀態。 本發明的另一方面則是提供一種用以處理半導體晶圓 的方法。該方法包括下面的步驟：將半導體晶圓放置在製 程反應室中；於束線植入模式中以離子植入的方式處理該 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) _ I · I ^1 1 n tL i^04· ϋ ϋ ϋ n 1 I ϋ 582061 A7 _ B7 五、發明說明（b ) 製程反應室中的晶圓；以及在電漿摻雜模式中以電漿摻雜 的方式處理該製程反應室中的晶圓。 以離子植入的方式處理該晶圓的步驟可包括讓離子束 朝該晶圓表面移動。以電漿摻雜的方式處理該晶圓的步驟 可包括在可與該製程反應室接取的電漿摻雜反應室中處理 晶圓。放置該晶圓的步驟可包括將該晶圓安置於位於該製 程反應室內的支撐平檯之上。該方法可進一步包括在電漿 摻雜位置及內縮位置之間移動該電漿摻雜反應室的步驟。 實施方式 圖1Α及1Β所示的係適合實施本發明的束線離子植入 機之實施例的方塊圖。離子源10會產生離子並且供應離子 束12。如該技藝所熟知的，離子源10可包括一離子反應 室及一含有欲離子化的氣體的氣體箱。該氣體會供應至言亥 離子反應室，並且於此處進行離子化。因此可從該離子反 應室將已經形成的離子抽出形成離子束12。離子束12 @ 剖面狹長且呈現帶狀，該離子束剖面較長的部分最好是呈 水平方向。電源供應器14會連接至離子源1〇的抽取竃極 ，並且提供可調整的電壓，例如從約〇·2至8〇kV之間。因 此可以電源供應器14的電壓將來自離子源1〇的離子加連 至約介於0.2至80keV之間的能量範圍。熟習本技藝的人 士都非常瞭解離子源的構造及作業方式° _ 離子束12會通過壓制電極20及接地電極22進入質囊 分析器30。質量分析器30包括一解析磁鐵32及一具有解 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂· 582061 A7 _ B7_ 五、發明說明（q ) 析孔洞36的遮罩電極34。解析磁鐵32會將離子束12中 的離子偏離，讓預期的離子種類通過解析孔洞36，讓非預 期的離子種類無法通過解析孔洞36而被遮罩電極34阻擋 在外面。在較佳的實施例中，解析磁鐵32會將預期的粒子 種類偏離90°。 預期的離子種類通過解析孔洞36之後便會進入位於質 量分析器30下游處的第一減速階段50。減速階段50可包 括一上游電極52、一壓制電極54及一下游電極56。該離 子束中的離子經過減速階段50的減速之後，便會通過角度 校正磁鐵60。角度校正磁鐵60會偏離該些離子，並且將 該離子束從發散離子束的狀態轉變成具有實質平行軌道的 帶狀離子束62。在較佳的實施例中，角度校正磁鐵6〇會 將預期的粒子種類偏離70°。該離子植入機可包括位於角 度校正磁鐵60下游處的第二減速階段80。 終點站70(或製程站)會在製程反應室74內固定一片或 多片的半導體晶圓(例如晶圓72)，讓預期的粒子種類能夠 植入該半導體晶圓中。製程反應室74係包於真空容器75 之中。終點站70可包括一加以冷卻的靜電平檯76 ;以及 一平檯定位器78(圖4)，其可以機械方式於垂直該帶狀離 子束62的較長部分的方向中掃描晶圓72,因而可將離子 散佈在晶圓72表面。 如圖1A所示，終點站70可包括一自動晶圓操控器82 ’用以將晶圓送入該離子植入機，以及用以植入結束之後 ，將晶圓移開。圖1A所示的晶圓操控器82可包括一晶圓 ________ 9 本紙張尺度適用中闕家標準（CNS)A4規格（210 X 297公愛) 一 (請先閱讀背面之注意事項再填寫本頁) t------ -n n 訂---------- 582061 A7 _B7___ 五、發明說明（S ) 自動裝置90及92、晶圓定向器94及裝載鎖定裝置1〇〇及 102。其中一部晶圓自動裝置會從其中一個裝載鎖定裝置中 的晶圓卡匣或其它的晶圓載具中移出其中一片晶圓，並且 將該片晶圓運送至平檯76。該片晶圓可在晶圓定向器94 中調整其方向。經過處理之後，則可由其中一部晶圓自動 裝置將該片晶圓從平檯76移開，並且送回到其卡匣或其它 的晶圓載具中。 終點站70亦可包括一劑量量測系統、一電漿浮氾槍或 電子浮氾槍以及其它熟知的組件。應該瞭解的係，在進行 植入期間，該離子束所經過的整條路徑都被排除成真空狀 態。 根據本發明其中一方面，電漿摻雜模組可與束線離子 植入模組組合在一起形成一積體處理系統。該積體處理系 統可利用束線離子植入方式、利用電漿摻雜方式或兩者並 用的方式對晶圓進行處理，此取決於該些晶圓所需要的植 入配方來進行。單製程反應室中的晶圓可接取束線離子植 入模組及電漿摻雜模組。該積體處理系統可包括任何的束 線離子植入模組及任何的電漿摻雜模組。熟習本技藝的人 士對各種不同的束線離子植入機的架構都非常瞭解，因此 ，下面僅描述各種的電漿摻雜架構。 該束線離子植入模組可包括所有或部分的束線離子植 入機。如下所述，在一實施例中，電漿摻雜模組係倂入於 束線離子植入機的終點站之中。在另一實施例中<，則可以 製程反應室取代束線離子植入機的終點站。該製程反應室 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------I---. I-- (請先閱讀背面之注意事項再填寫本頁) 訂：
582061 A7 ___B7____ 五、發明說明（3 ) ----— II-------· I I (請先閱讀背面之注意事項再填寫本頁) 會連棒至一束線離子植入模組，並且包含或連接至一電漿 摻雜模組。 在圖2-4所示的實施例中，電漿摻雜模組U〇係倂入 製程反應室74之中，其中如圖4所示’該電漿摻雜模組 110有一個或多個組件係位於真空容器75之中’而且該電 漿摻雜模組Π0有一個或多個組件係位於真空容器75之外 。電漿摻雜模組110可包括一電漿摻雜反應室120、一製 程氣體源124、一真空唧筒126、一反應室定位器128、一 連接至位於電漿摻雜反應室120之中的陽極的陽極定位器 130以及一連接在平檯76及電漿摻雜反應室120之中的陽 極之間的脈衝源132。製程氣體源124及真空唧筒126係 由氣體管線連接至電漿摻雜反應室120，.而反應室定位器 128則係以機械方式連接至電漿摻雜反應室120。下面將說 明電漿摻雜模組Π0的其它實施例。 束線離子植入模組140會供應帶狀離子束62給製程反 應室74。參考圖1A及1B，束線離子植入模組140的組件 可包括離子源10、質量分析器30、減速階段50、角度校 正磁鐵60及第二減速階段80。該束線離子植入模組140 可運用任何的束線離子植入機架構。 該積體處理系統的其它組件可包括真空容器75、平檯 76、平檯定位器78及晶圓操控器82。在較佳的實施例中 ’平檯76可是如於1995年9月19日頒給Frutiger的美國 專利5,452，177中所述的靜電晶圓夾鉗器。真空唧筒H2 會控制製程反應室74內的壓力。在圖2及3所示的實施例 11 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） " 582061 A7 ____ B7__— __ 五、發明說明（！° ) 中，真空啷筒142包括一低溫_筒。可使用額外的_筒(例 如渦輪分子唧筒144)增加其真空吸取的能力。可將法拉第 杯148與帶狀離子束62對齊排列，以便進行劑量及均勻度 量測。系統控制器150會控制該積體處理系統的部件。系 統控制器可包括一經過程式設計的一般用途的電腦’舉例 來說，其包括微處理器、記憶體、與該積體處理系統的組 件的介面以及週邊元件(例如鍵盤及視訊顯示終端機）° 固定著晶圓72的平檯76，在束線植入模式中’其位 置可攔截帶狀離子束62，如圖2所示；在電漿摻雜模式中 ，其位置則可位於電漿摻雜反應室120之中，如圖3所示 。因此，該系統可建構一積體處理系統，其能夠進行束線 離子植入及電漿摻雜。系統控制器15〇會響應用以定義每 種植入情況的參數的輸入，控制作業模式。 參考圖2及3，電漿摻雜反應室120會在電漿摻雜模 式中界定一包封區域160。在圖3所示的電漿摻雜模式中 ，平檯76係位於電漿摻雜反應室120的開口 158，而平檯 墊圈162則會將平檯76密封於電漿摻雜反應室120之中。 因此，平檯76可將晶圓72放置在電漿摻雜反應室120之 中。平檯76可支撐晶圓72，並且與晶圓72產生電性連接 。陽極170係以與平檯76隔開的方式放置在電漿摻雜反應 室120之中，其中該平檯76係當作陰極。陽極定位器 130(圖4)可於垂直平檯76表面的方向中移動陽極17〇。如 於2001年2月6日頒給Goecknei*等人的美國專利 6，182,604(此處以參考的方式將其倂入本文中）中所描述， 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
582061 A7 ____B7____ 五、發明說明（l〇 72可保持靜置狀態。 在晶圓交換模式中，平檯76及晶圓72係呈水平定向 ’並且會降低至帶狀離子束62的路徑以下。晶圓自動裝置 90、92(圖1A)中其中一部會將晶圓72從平檯76移開，並 且將一片新的晶圓放置在平檯76之上進行處理。熟習本技 藝的人士都非常瞭解晶圓操控技術，因此不作進一步的討 論。 作業中，系統控制器150會接收到一份植入配方，其 中載明用以摻雜整批晶圓的各項參數。舉例來說，該份植 入配方會規定摻雜物種類、能量以及欲注入至該些晶圓中 的劑量。該系統控制器150可依照該份植入配方選擇操作 模式。舉例來說，植入能量高於2keV時可採用束線植入 模式’而能量低於2keV時則可採用電漿摻雜模式。 當系統控制器150選擇束線植入模式時，晶圓操控器 82便會從該批晶圓中載入其中一片至平檯76之上，並且 將平檯76旋轉至如圖2所示的垂直位置處。該束線離子植 入模組140經過調整之後，可提供預期的植入參數，並且 產生帶狀離子束62。平檯定位器78可以機械方式透過帶 狀離子束62於垂直方向中掃描平檯76及晶圓72，通常會 經過數次的掃描，直到達到預期的劑量及劑量均勻度爲止 。劑量及劑量均勻度可由法拉第杯148進行監視。在束線 植入模式期間，電漿摻雜反應室120會保持在圖2所示的 內縮位置中，以便騰出空間進行機械掃描，而電漿摻雜模 組122的各項組件則都不會啓動。完成處理之後，晶圓操 __ 14 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公髮） ___I_____I______ •'WV (請先閱讀背面之注意事項再填寫本頁) 訂. 582061 A7 __B7 ___ 五、發明說明（A ) 控器82便會將晶圓72從該製程反應室74之中移開。 (請先閱讀背面之注意事項再填寫本頁) 當系統控制器150選擇電漿摻雜模式時’束線離子植 入模組140便不會啓動，反應室定位器128會將電漿摻雜 反應室120降低至圖3所示的電漿摻雜位置。當晶圓操控 器82將一片晶圓載至平檯76之上後，平檯76及晶圓72 便會升高進入電漿摻雜反應室120的開口 158，並且密封 在電漿摻雜反應室120之中。製程氣體源124及真空_筒 126會被開啓，用以在電漿摻雜反應室120之中提供預期 壓力的製程氣體。脈衝源132會被開啓，在平檯76及陽極 170之間形成電漿，並且使離子朝晶圓72加速。對極低能 量的植入情況來說，會如下面所述般地使用中空電極172 。遮蔽環174中的法拉第束線感應器會監視所注入的劑量 。當達到預期的劑量之後，脈衝源132及製程氣體源124 便會關閉，而真空唧筒126則會將該電漿摻雜反應室120 抽吸成預期的真空程度。接著，平檯76及晶圓72便會從 電漿摻雜反應室120降下，並且由晶圓操控器82移開晶圓 72。當平檯76從電漿摻雜反應室120降下時，真空唧筒 142則可抽吸洩漏進製程反應室74之中的殘留氣體。必要 時，晶圓72可進行電漿摻雜及束線離子植入處理，而不必 將其從製程反應室74移開。 應該瞭解的是，電漿摻雜反應室120會在包封區域 160中界定一製程環境，其與製程反應室74內的製程環境 的差異可非常大。明確地說，於束線離子植入期間，製程 反應室74較佳的係保持高度的真空，例如20微托耳。在 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 582061 A7 _________ 五、發明說明（Θ ) 電漿摻雜模式作業期間，電漿摻雜反應室120內的壓力則 可介於約1毫托耳及約50〇毫托耳之間。至於製程氣體， 舉例來說，可使用BF3、N2、Ar、PH3、AsH3或B2H6。 在圖2及3所示的實施例中，電漿摻雜反應室120係 位於製程反應室74之中，並且可在電漿摻雜位置及內縮位 置之間移動。在其它的實施例中，如果平檯定位器78提供 足夠的平檯移動範圍進行機械掃描及接取電漿摻雜反應室 120的話’那麼電漿摻雜反應室120則可固定在特定的位 置中。此外’電漿摻雜反應室120可部份或全部位於製程 反應室74之外，因而可從製程反應室74接取該電漿摻雜 反應室120。舉例來說，可經由閘道閥從製程反應室74來 接取電漿摻雜反應室120。 圖5及6所示的係電漿摻雜模組11〇的第一實施例之 示意方塊圖。圖7所示的係電漿摻雜模組110的第二實施 例之示意方塊圖。圖1-7中相似的元件都具有相同的參考 數字。在圖5-7中顯示出真空容器75及真空唧筒142，因 爲該些部件係屬於電漿摻雜模組作業的部件。圖5-7中則 省略該積體處理系統其它組件。 圖5中，在電漿摻雜模式中，平檯76會密封在電漿摻 雜反應室120之中。在圖5的配置中，電漿摻雜反應室 120會與製程反應室74隔離，並且可在電漿摻雜反應室 120及製程反應室74中保持不同的環境。圖6中，平檯76 從電漿摻雜反應室120的開口 158降下。因此，電漿摻雜 反應室120及製程反應室74會具有共同的環境。此種配置 16 (請先閱讀背面之注意事項再填寫本頁) -I · n i-i ϋ H- ϋ n^-δι< · —i I ϋ ϋ Bif ϋ ϋ I · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 582061 A7 ______Β7___ 五、發明說明（6 ) 可適用於束線植入模式及晶圓交換模式。 ----I_____I I I I - I 1 (請先閱讀背面之注意事項再填寫本頁) 如圖5及6所示，電漿摻雜反應室120係位於真空容 器75中。電漿摻雜反應室12〇會連接至真空唧筒126，而 真空容器75則會連接至真空唧筒142。如圖6所示，當平 檯76會從電漿摻雜反應室120的開口 158降下時，真空唧 筒142便會抽吸製程反應室74及電漿摻雜反應室120。因 此，當平檯76被密封在電漿摻雜反應室120之中時，電漿 摻雜反應室120的壓力比較低。當電漿摻雜反應室120被 密封之後，真空唧筒126便會抽吸電漿摻雜反應室120。 此安排讓真空唧筒126的抽吸能力可以比較小，而讓真空 啣筒142具有較大的抽吸能力，以便抽吸真空容器75。因 此，在圖5及6的實施例中，真空啷筒142可視爲主真空 啷筒，而真空唧筒126則可視爲輔助真空唧筒。 如圖6所示，當平檯76位於已經下降的位置時，真空 唧筒142便可將電漿摻雜反應室120抽吸至預期的壓力程 度。接著，如圖5所示，便會將平檯76密封在電漿摻雜反 應室120之中。製程氣體源124會將製程氣體引入電漿摻 雜反應室120之中，而真空唧筒U6則會提供足夠的抽吸 功能，以便維持電漿摻雜反應室120之中製程氣體的預期 壓力。因爲真空唧筒126並不需要將電漿摻雜反應室120 從大氣壓狀態下抽吸成製程壓力狀態，因此可對連接電漿 摻雜反應室120與真空啷筒126的埠進行節流，因而真空 啣筒126的抽吸能力可以比較小。當處理完成之後，便會 關閉製程氣體源124，而真空唧筒126則會將剩餘的製程 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 582061 A7 _— 一___B7____ 五、發明說明（（b ) --------I-------- (請先閱讀背面之注意事項再填寫本頁) 氣體從電漿摻雜反應室120中抽出。接著，便會降下平檯 76，而真空唧筒I42則會進一步地將電漿摻雜反應室12〇 抽吸成真空狀態。 圖5及6進一步顯示出，平檯76及電漿摻雜反應室 120的壁可連接至一參考電位(例如接地電位），而脈衝源 132則可提供一連串的脈衝給陽極Π〇。陽極Π0會以絕緣 體176與電漿摻雜反應室120電性隔離，並且以絕緣體 178與真空容器75電性隔離。如下面所述，中空電極172 會藉由開關I84連接至脈衝源132,或連接至中空電極脈 衝源190 °
在典型的情形中，希望能將正電離子植入晶圓72之中 ，因此必須在陽極丨7〇中施加正電脈衝。當對應所需要的 植入能量的電壓足以在陽極丨7〇及晶圓72之間產生電漿放 電時，便可利用脈衝源132產生電漿放電並且爲離子加速 ，使其從該電漿中植入晶圓72之中。正電脈衝會爲正電離 子加速越過電漿鞘，並且讓其植入晶圓72之中。當希望能 將負電離子植入晶圓72之中時，脈衝源132則在陽極170 中施加負電脈衝。當利用脈衝源132在陽極170及晶圓72 之間產生電漿放電時，可藉由將開關184放置在圖5及6 所示的位置1處，讓中空電極172連接至脈衝源132。在 此配置中’電漿(晶圓72除外)實質上係被施加正電偏壓的 陽極Π0及中空電極172包圍，因而電漿中的正電離子會 被加速而植入晶圓72之中。 當所需要的植入能量非常的低，而且脈衝源132所提 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 582061 A7 __B7____ 五、發明說明（Λ ) 供的對應脈衝大小並不足以在陽極Π〇及晶圓72之間產生 電漿放電時，便可將開關184放置在位置2處，讓中空電 極172連接至中空電極脈衝源190。在圖5及6所示的實 施例中，當欲將正電離子植入晶圓72之中時，可在中空電 極172中施加負電脈衝。施加在中空電極172中的負電脈 衝結合施加在陽極170中的正電脈衝之後，便足以在陽極 170及晶圓72之間產生電漿放電’而且因爲施加在陽極 170中的脈衝振幅比較小，因此可達到非常低的植入能量 。舉例來說，如果想要將500電子伏能量的單性帶電正電 離子植入晶圓72之中時，可將開關184放置在位置2處， 將脈衝源132設計成可產生500伏的正電壓脈衝’而將中 空電極脈衝源190設計成可產生1〇〇〇伏的負電壓脈衝。脈 衝源132及190係同步產生脈衝，該些脈衝在時間上係重 疊的。因此，在陽極170及中空電極丨72之間便會造成 1500伏的脈衝，其已經足以產生電漿放電。電漿放電中的 正電離子會被施加在陽極17〇及晶圓72之間的脈衝加速至 500電子伏。 圖5及6所示的電漿摻雜模組(其中晶圓72及平檯76 係接地的）具有下面數項優點。因爲晶圓係接地的’因此偏 壓及劑量量測都變得相當簡單。晶圓72實質上係被陽極 170及中空電極172包圍，而電漿摻雜反應室120則係經 由節流抽吸璋連接至真空唧筒126。因此，因爲反應室壁 及真空啣筒組件的濺鍍而造成的晶圓72污染情形非常的少 。此外，用以收集離子的表面區域相當小，因而降低脈衝 19 ______ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 582061 A7 ___ B7___ 五、發明說明（j ) 源132及190上的負載。爲進一步降低因爲濺鍍所造成的 污染，中空電極172及其它裸露的部件可塗佈非污染材料 ，例如當採用矽晶圓時，則可塗佈矽。節流抽吸埠會減少 電發中的離子進入該抽吸璋且沉積在真空唧筒組件上的傾 向。 圖7所示的係電漿摻雜模組Π0的第二實施例之示意 方塊圖。圖7所示的實施例與圖5及6所示的實施例的差 別在於接地及脈衝源132及中空電極脈衝源190的電性連 接方面。明確地說，陽極170係連接至參考電位(例入接地 電位），而陰極(平檯76)則會被施加負電脈衝，用以植入正 電離子。中空電極170會藉由開關184連接至平檯76或連 接至中空電極脈衝源190，其係取決於所需要的植入能量 而定。在圖7所示的實施例中，平檯墊圈162係電性絕緣 材料，用以在平檯76及電漿摻雜反應室120之間產生電性 隔離。 圖7所示的實施例在真空唧筒配置方面亦與圖5及6 所示的實施例不同。明確地說，電漿摻雜反應室120具備 一受控的傳導孔洞194，並且省略圖5及6中的真空唧筒 126。該受控的傳導孔洞194會在電漿摻雜反應室120的內 部空間及製程反應室74之間提供受控的氣流。因此，當平 檯76被密封在電漿摻雜反應室120之中時，便可藉由受控 氣流透過孔洞194將電漿摻雜反應室120中的氣體抽吸至 真空唧筒142。該受控的傳導孔洞194可包括一個或多個 具有已知氣流特徵的開口。在一實施例中，孔洞194的開 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閱讀背面之注意事項再填寫本頁} 1δ7 582061 A7 -------B7_____ 五、發明說明（'1:) --I---I I I I I · I I (請先閱讀背面之注意事項再填寫本頁) 口會避免在電漿摻雜反應室120的內部空間及製程反應室 74之間形成直線，因而可讓氣流經過，同時亦可防止電漿 通過。舉例來說，孔洞194可以是彎曲的氣體導管。在其 他實施例中，孔洞194可以是固定的、可以是開放的或密 閉的、甚至可具有可調整的氣體傳導性。可以瞭解的係圖 7中的真空啣筒配置亦可使用於圖5及6所示的實施例中 。同樣地，圖5及6中的真空唧筒配置亦可使用於圖7所 示的實施例中。 圖5-7所示及上述的電漿摻雜系統都可運用在圖2-4 所示及上述的積體處理系統中。此外，圖5-7中的實施例 都可單獨地使用，或運用於具有外部真空容器的任何處理 系統中’以便如上述般地對電漿摻雜反應室進行真空抽吸 處理。外部真空容器可以包括或不包括其他的處理模組。 在本發明的範疇中亦可使用其它的電漿摻雜架構。舉 例來說，可使用脈衝式或連續式的電漿。可以DC電壓、 RF電壓或微波電壓來產生電漿，其中這些電壓都可以是脈 衝式或連續式。亦可採用不同的製程氣體壓力。 應該瞭解的係，在本發明的精神及範疇內，可對說明 書中所述的及附圖中所示的實施例進行各種改變及變化。 因此，吾人希望上面說明所涵蓋及附圖所示的所有內容都 僅當作解釋範例而非限制。本發明僅受限於下面申請專利 範圍及其等效者所定義的範疇中。 圖式簡單說明 21 I紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公楚] " 582061 A7 ^_____B7___ 五、發明說明（^ ) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 爲能夠更瞭解本發明，請參考附圖，該些附圖係以參 考的方式倂入本文中，其中： 圖1A所示的係適合實施本發明的束線離子植入機之 俯視圖； 圖1B所示的係圖1A中的束線離子植入機之俯視圖， 圖中顯示出束線組件； 圖2所示的係根據本發明實施例之製程系統的剖面側 視圖，圖中所顯示的係束線離子植入模式的狀態； 圖3所示的係圖2中的製程系統的剖面側視圖，圖中 所顯示的係電漿摻雜模式的狀態； 圖4所示的係圖2及3中的製程系統的方塊圖； 圖5所示的係該電漿摻雜模組的第一實施例之方塊圖 ，圖中所顯示的係將該平檯密封在該電漿摻雜反應室中的 情形； 圖6所示的係該電漿摻雜模組的第一實施例之方塊圖 ’圖中所顯示的係從該電漿摻雜反應室移開該平檯的情形 :以及 圖7所示的係該電漿摻雜模組的第二實施例之方塊圖 ’圖中所顯示的係將該平檯密封在該電漿摻雜反應室中的 情形。 圖式元件號說明 元件符號 說明 10 離子源 __22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 582061 A7 B7 五、發明說明（ >丨） 12 離子束 14 電源供應器 20,54 壓制電極 22 接地電極 30 質量分析器 32 解析磁鐵 34 遮罩電極 36 解析孔洞 50 第一減速階段 52 上游電極 56 下游電極 60 角度校正磁鐵 62 帶狀離子束 70 終點站 72 晶圓 74 製程反應室 75 真空容器 76 靜電平檯 78 平檯定位器 80 第二減速階段 82 晶圓操控器 90,92 晶圓自動裝置 94 晶圓定向器 23 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 582061 A7 B7 五、發明說明（ 100，102 裝載鎖定裝置 110,122 電漿摻雜模組 120 電漿摻雜反應室 124 製程氣體源 126,142 真空嘟筒 128 反應室定位器 130 陽極定位器 132 脈衝源 140 束線離子植入模組 144 渦輪分子啷筒 148 法拉第杯 150 系統控制器 158 開口 160 包封區域 162 平檯墊圏 170 陽極 172 中空電極 174 遮蔽環 176,178 絕緣體 180 同軸氣體供輸線 182 節流抽吸埠 184 開關 190 中空電極脈衝源 24 (請先閱讀背面之注意事項再填寫本頁)
-n I n n ^ y I *1 n fl^i ϋ n n ft·— I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 582061
7 7 A B 五、發明說明（8) 192 傾斜機 194 傳導孔洞 (請先閱讀背面之注意事項再填寫本頁) 訂： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 582061 A8B8C8D8 六、申請專利範圍 1·一種用以處理半導體晶圓的裝置，其包括： 一製程反應室； 一束線離子植入模組，用以產生離子束並且使其朝該 製程反應室移動； /一電漿摻雜模組，其包括一可與該製程反應室接取的 電漿摻雜反應室； 一晶圓定位器，其可用以在束線植入模式中將半導體 晶圓放置在該離子束的路徑中，並且可用以在電漿摻雑模 式中將該半導體晶圓放置在該電漿摻雜反應室內。 2·如申請專利範圍第1項之裝置，其中該電漿摻雜反 應室係位於該製程反應室之中。 3·如申請專利範圍第1項之裝置，其中該電漿摻雜反 應室可在電漿摻雜位置及內縮位置間移動。 4·如申請專利範圍第1項之裝置，其進一步包括一第 一真空唧筒，其係經由第一抽吸埠耦合至該製程反應室， 該電漿摻雜模組進一步包括一第二真空唧筒，其係經由第 二抽吸埠耦合至該電漿摻雜反應室。 5.如申請專利範圍第1項之裝置，其中該晶圓定位器 包括一可用以支撐該晶圓的平檯，及一可用以定位該平檯 的平檯定位器。 6·如申請專利範圍第5項之裝置，其中該平檯可在束 線植入位置、電漿摻雜位置及晶圓轉移位置之間移動。 7·如申請專利範圍第5項之裝置，其中該電漿摻雜反 應室包括與該製程反應室通連的開口，並且其中該平檯可 _____1 氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公全丁 (請先閲讀背面之注意事項再塡寫本頁) 訂： 582061 A8B8C8D8 六、申請專利範圍 移進與該電漿摻雜反應室的開口形成密封接合。 (請先閲讀背面之注意事項再塡寫本頁) 8. 如申請專利範圍第5項之裝置，其中該平檯包括一 靜電晶圓夾鉗器。 9. 如申請專利範圍第5項之裝置，其中該平檯定位器 包括一構件，用以在束線植入模式中以機械方式相對於該 離子束來掃描該平檯。 10. 如申請專利範圍第5項之裝置，其中該平檯係安裝 於一旋轉盤周圍附近。 11. 如申請專利範圍第1項之裝置，其中該電漿摻雜反 應室在電漿摻雜模式中可從該製程反應室密封。 12. 如申請專利範圍第1項之裝置，其進一步包括一控 制器，用以選擇束線植入模式或電漿摻雜模式，並且可依 照所選擇的模式控制該晶圓定位器。 13. 如申請專利範圍第5項之裝置，其進一步包括一晶 圓操控器，用以將晶圓載入至該平檯之上以便進行處理， 並且用以在處理結束之後，將晶圓從該平檯移開。 14. 如申請專利範圍第5項之裝置，其中該電漿摻雜模 組進一步包括一位於該電漿摻雜反應室內的陽極，以及一 耦合在該陽極及該平檯之間的脈衝源。 15. 如申請專利範圍第14項之裝置，其中該平檯係連 接至一參考電位，而該脈衝源則將脈衝施加在該陽極之上 〇 16. 如申請專利範圍第14項之裝置，其中該陽極係連 接至一參考電位，而該脈衝源則將脈衝施加在該平檯之上 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582061 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 17. 如申請專利範圍第14項之裝置，其中該電漿摻雜 模組進一步包括一包圍該陽極及該平檯之間的空間的中空 電極，以及一中空電極脈衝源耦合至該中空電極。 18. 如申請專利範圍第14項之裝置，其中該電漿摻雜 模組進一步包括一包圍該陽極及該平檯之間的空間的中空 電極，而且其中該中空電極電性耦合至該陽極。 19. 如申請專利範圍第14項之裝置，其進一步包括一 陽極定位器，用以控制該陽極及該平檯之間的間隔。 20. 如申請專利範圍第14項之裝置，其進一步包括一 反應室定位器，用以在電漿摻雜位置及內縮位置之間移動 該電漿摻雜反應室。 21. 如申請專利範圍第1項之裝置，其進一步包括一真 空啷筒，其係與該製程反應室耦合，該電漿摻雜模組進一 步包括一受控的傳導孔洞，其係位於該電漿摻雜反應室的 內部空間及該製程反應室之間；以及一耦合至該電漿摻雜 反應室的製程氣體源，其中在電漿摻雜模式中，該真空唧 筒經由該受控傳導孔洞將該電漿摻雜反應室的內部空間吸 取成真空狀態。 22. 如申請專利範圍第1項之裝置，其中該電漿摻雜模 組進一步包括一製程氣體源及一真空啷筒，各都耦合至該 電漿摻雜反應室，其中在電漿摻雜模式中，該真空啷筒將 該電漿摻雜反應室的內部空間吸取成真空狀態。 23. —種用以處理半導體晶圓的方法，其包括下面的步 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582061 A8 B8 C8 D8 六、申請專利範圍 將半導體晶圓放置在製程反應室中； 於束線植入模式中以離子植入的方式處理該製程反應 室中的晶圓；以及 在電漿摻雜模式中以電漿摻雜的方式處理該製程反應 室中的晶圓。 24. 如申請專利範圍第23項之方法，其中以離子植入 的方式處理該晶圓的步驟包括讓離子束朝該晶圓表面移動 〇 25. 如申請專利範圍第23項之方法，其中以電漿摻雜 的方式處理該晶圓的步驟包括在可與該製程反應室接取的 電漿摻雜反應室中處理晶圓。 26. 如申請專利範圍第25項之方法，其中放置該晶圓 的步驟包括將該晶圓安置於位於該製程反應室內的支撐平 檯之上。 27. 如申請專利範圍第25項之方法，其進一步包括在 電漿摻雜位置及內縮位置之間移動該電漿摻雜反應室的步 驟。 28. —種積體處理系統，其包括： 一製程站，其包括一製程反應室及一用以定位半導體 晶圓的晶圓定位器； 一束線離子植入模組，用以產生一離子束並且將該離 子束導入該製程反應室中；以及 一電漿摻雜模組，其包括一位於該製程反應室內的電 (請先閲讀背面之注意事項再塡寫本頁)
    本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐） 582061 A8B8C8D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁> 漿摻雜反應室，其中該晶圓定位器在束線植入模式中將該 半導體晶圓放置在該離子束的路徑中，並且在電漿摻雜模 式中將該半導體晶圓放置在該電漿摻雜反應室內。 29·如申請專利範圍第28項之積體處理系統，其中該 製程站進一步包括一耦合至該製程反應室的第一真空_筒 ，而且其中該電漿摻雜模組進一步包括一耦合至該電漿_ 雜反應室的第二真空唧筒。 30·如申請專利範圍第28項之積體處理系統，其中該 製程站進一步包括一耦合至該製程反應室的真空唧筒，胃 電漿摻雜模組進一步包括一受控的傳導孔洞，其係位於胃 電漿摻雜反應室的內部空間及該製程反應室之間；以及~ 耦合至該電漿摻雜反應室的製程氣體源，其中該真空_胃 經由該受控傳導孔洞將該電漿摻雜反應室的內部空間吸取 成真空狀態。 31·如申請專利範圍第28項之積體處理系統，其中該 晶圓定位器包括一用以支撐該晶圓的平檯，及一可用以定 位該平檯的平檯定位器。 32. 如申請專利範圍第31項之積體處理系統，其中該 平檯定位器包括一構件，用以在束線植入模式中以機械方 式相對於該離子束來掃描該平檯。 33. 如申請專利範圍第28項之積體處理系統，其進一 步包括一控制器，其可選擇束線植入模式或電漿摻雜模式 ，並且依照所選擇的模式控制該晶圓定位器。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091124304A 2001-10-26 2002-10-22 Methods and apparatus for plasma doping and ion implantation in an integrated processing system TW582061B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/007,530 US6716727B2 (en) 2001-10-26 2001-10-26 Methods and apparatus for plasma doping and ion implantation in an integrated processing system

Publications (1)

Publication Number Publication Date
TW582061B true TW582061B (en) 2004-04-01

Family

ID=21726739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091124304A TW582061B (en) 2001-10-26 2002-10-22 Methods and apparatus for plasma doping and ion implantation in an integrated processing system

Country Status (10)

Country Link
US (1) US6716727B2 (zh)
EP (1) EP1438734B1 (zh)
JP (1) JP4587364B2 (zh)
KR (1) KR100876049B1 (zh)
CN (1) CN100407363C (zh)
AT (1) ATE445226T1 (zh)
DE (1) DE60233956D1 (zh)
ES (1) ES2333782T3 (zh)
TW (1) TW582061B (zh)
WO (1) WO2003038879A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496184B (zh) * 2011-10-06 2015-08-11 Ion Beam Services 在電漿浸入模式中控制離子植入機之方法
TWI650791B (zh) * 2013-09-07 2019-02-11 美商瓦里安半導體設備公司 用於處理基板的系統以及處理基板的方法
TWI758352B (zh) * 2016-11-02 2022-03-21 美商瓦里安半導體設備公司 具有動態體積控制的rf離子源、電漿室以及調整電漿的體積的方法
TWI767236B (zh) * 2019-06-27 2022-06-11 美商應用材料股份有限公司 束線架構及操作其的方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116089A1 (en) * 2001-12-04 2003-06-26 Walther Steven R. Plasma implantation system and method with target movement
US6762423B2 (en) * 2002-11-05 2004-07-13 Varian Semiconductor Equipment Associates, Inc. Methods and apparatus for ion beam neutralization in magnets
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
US7126808B2 (en) * 2003-04-01 2006-10-24 Varian Semiconductor Equipment Associates, Inc. Wafer platen equipped with electrostatic clamp, wafer backside gas cooling, and high voltage operation capability for plasma doping
US7748344B2 (en) * 2003-11-06 2010-07-06 Axcelis Technologies, Inc. Segmented resonant antenna for radio frequency inductively coupled plasmas
US7421973B2 (en) * 2003-11-06 2008-09-09 Axcelis Technologies, Inc. System and method for performing SIMOX implants using an ion shower
US7741621B2 (en) * 2004-07-14 2010-06-22 City University Of Hong Kong Apparatus and method for focused electric field enhanced plasma-based ion implantation
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
US20060236931A1 (en) * 2005-04-25 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Tilted Plasma Doping
JP4843252B2 (ja) * 2005-05-18 2011-12-21 株式会社アルバック 表面処理装置及び表面処理方法
KR101121419B1 (ko) * 2005-08-30 2012-03-15 주성엔지니어링(주) 기판제조장치 및 이에 이용되는 진공펌핑방법과 벤팅방법
US20070170867A1 (en) * 2006-01-24 2007-07-26 Varian Semiconductor Equipment Associates, Inc. Plasma Immersion Ion Source With Low Effective Antenna Voltage
KR101346081B1 (ko) * 2006-06-20 2013-12-31 참엔지니어링(주) 플라스마 에칭 챔버
US20080121821A1 (en) * 2006-11-27 2008-05-29 Varian Semiconductor Equipment Associates Inc. Techniques for low-temperature ion implantation
US20080132046A1 (en) * 2006-12-04 2008-06-05 Varian Semiconductor Equipment Associates, Inc. Plasma Doping With Electronically Controllable Implant Angle
US20080169183A1 (en) * 2007-01-16 2008-07-17 Varian Semiconductor Equipment Associates, Inc. Plasma Source with Liner for Reducing Metal Contamination
US7820533B2 (en) * 2007-02-16 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Multi-step plasma doping with improved dose control
KR100855002B1 (ko) * 2007-05-23 2008-08-28 삼성전자주식회사 플라즈마 이온 주입시스템
US8071964B2 (en) * 2008-05-01 2011-12-06 Axcelis Technologies, Inc. System and method of performing uniform dose implantation under adverse conditions
US20100155600A1 (en) * 2008-12-23 2010-06-24 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for plasma dose measurement
US20120060353A1 (en) * 2010-09-14 2012-03-15 Varian Semiconductor Equipment Associates, Inc. Mechanism and method for ensuring alignment of a workpiece to a mask
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
US8329567B2 (en) 2010-11-03 2012-12-11 Micron Technology, Inc. Methods of forming doped regions in semiconductor substrates
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
US8569831B2 (en) 2011-05-27 2013-10-29 Micron Technology, Inc. Integrated circuit arrays and semiconductor constructions
US20120315734A1 (en) * 2011-06-09 2012-12-13 Chan-Lon Yang Method for fabricating semiconductor device
CN103137413B (zh) * 2011-11-30 2016-06-01 中国科学院微电子研究所 离子注入机控制系统
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
JP6143440B2 (ja) * 2012-11-22 2017-06-07 住重試験検査株式会社 半導体装置の製造方法及び基板処理システム
US9111853B2 (en) 2013-03-15 2015-08-18 Micron Technology, Inc. Methods of forming doped elements of semiconductor device structures
US9287085B2 (en) * 2014-05-12 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Processing apparatus and method of treating a substrate
US11069511B2 (en) 2018-06-22 2021-07-20 Varian Semiconductor Equipment Associates, Inc. System and methods using an inline surface engineering source
US10699871B2 (en) 2018-11-09 2020-06-30 Applied Materials, Inc. System and method for spatially resolved optical metrology of an ion beam
US11728187B2 (en) * 2018-12-21 2023-08-15 Axcelis Technologies, Inc. Method for decreasing cool down time with heated system for semiconductor manufacturing equipment
TWI838493B (zh) * 2019-03-25 2024-04-11 日商亞多納富有限公司 氣體分析裝置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908183A (en) 1973-03-14 1975-09-23 California Linear Circuits Inc Combined ion implantation and kinetic transport deposition process
US4276477A (en) 1979-09-17 1981-06-30 Varian Associates, Inc. Focusing apparatus for uniform application of charged particle beam
US4283631A (en) 1980-02-22 1981-08-11 Varian Associates, Inc. Bean scanning and method of use for ion implantation
US4922106A (en) 1986-04-09 1990-05-01 Varian Associates, Inc. Ion beam scanning method and apparatus
US4899059A (en) 1988-05-18 1990-02-06 Varian Associates, Inc. Disk scanning apparatus for batch ion implanters
JP2783410B2 (ja) * 1988-11-07 1998-08-06 株式会社日立製作所 半導体装置の製造方法および製造装置
US5452177A (en) 1990-06-08 1995-09-19 Varian Associates, Inc. Electrostatic wafer clamp
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5350926A (en) 1993-03-11 1994-09-27 Diamond Semiconductor Group, Inc. Compact high current broad beam ion implanter
US5354381A (en) 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
US5558718A (en) * 1994-04-08 1996-09-24 The Regents, University Of California Pulsed source ion implantation apparatus and method
US5711812A (en) 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
JP3080867B2 (ja) * 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
US6440221B2 (en) * 1996-05-13 2002-08-27 Applied Materials, Inc. Process chamber having improved temperature control
JP3413704B2 (ja) * 1996-05-17 2003-06-09 ソニー株式会社 薄膜半導体装置の製造方法
US6209480B1 (en) * 1996-07-10 2001-04-03 Mehrdad M. Moslehi Hermetically-sealed inductively-coupled plasma source structure and method of use
US5911832A (en) 1996-10-10 1999-06-15 Eaton Corporation Plasma immersion implantation with pulsed anode
JP3239779B2 (ja) * 1996-10-29 2001-12-17 日新電機株式会社 基板処理装置および基板処理方法
US5907158A (en) 1997-05-14 1999-05-25 Ebara Corporation Broad range ion implanter
US6111260A (en) 1997-06-10 2000-08-29 Advanced Micro Devices, Inc. Method and apparatus for in situ anneal during ion implant
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
EP0942453A3 (en) * 1998-03-11 2001-02-07 Axcelis Technologies, Inc. Monitoring of plasma constituents using optical emission spectroscopy
US6020592A (en) 1998-08-03 2000-02-01 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
US6221169B1 (en) * 1999-05-10 2001-04-24 Axcelis Technologies, Inc. System and method for cleaning contaminated surfaces in an ion implanter
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6182604B1 (en) 1999-10-27 2001-02-06 Varian Semiconductor Equipment Associates, Inc. Hollow cathode for plasma doping system
US6545419B2 (en) * 2001-03-07 2003-04-08 Advanced Technology Materials, Inc. Double chamber ion implantation system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496184B (zh) * 2011-10-06 2015-08-11 Ion Beam Services 在電漿浸入模式中控制離子植入機之方法
TWI650791B (zh) * 2013-09-07 2019-02-11 美商瓦里安半導體設備公司 用於處理基板的系統以及處理基板的方法
TWI758352B (zh) * 2016-11-02 2022-03-21 美商瓦里安半導體設備公司 具有動態體積控制的rf離子源、電漿室以及調整電漿的體積的方法
TWI837591B (zh) * 2016-11-02 2024-04-01 美商瓦里安半導體設備公司 離子源、電漿室以及調整電漿的體積的方法
TWI767236B (zh) * 2019-06-27 2022-06-11 美商應用材料股份有限公司 束線架構及操作其的方法

Also Published As

Publication number Publication date
EP1438734A2 (en) 2004-07-21
US20030082891A1 (en) 2003-05-01
DE60233956D1 (de) 2009-11-19
ES2333782T3 (es) 2010-03-01
EP1438734B1 (en) 2009-10-07
WO2003038879A2 (en) 2003-05-08
WO2003038879A3 (en) 2003-12-11
JP4587364B2 (ja) 2010-11-24
KR20040054745A (ko) 2004-06-25
US6716727B2 (en) 2004-04-06
CN100407363C (zh) 2008-07-30
JP2005508088A (ja) 2005-03-24
CN1592944A (zh) 2005-03-09
ATE445226T1 (de) 2009-10-15
KR100876049B1 (ko) 2008-12-26

Similar Documents

Publication Publication Date Title
TW582061B (en) Methods and apparatus for plasma doping and ion implantation in an integrated processing system
TW472290B (en) Hollow cathode for plasma doping system
US6723998B2 (en) Faraday system for ion implanters
US8372735B2 (en) USJ techniques with helium-treated substrates
TW567542B (en) Methods and apparatus for plasma doping by anode pulsing
JPWO2005117059A1 (ja) 電荷中和装置
KR20080010061A (ko) 플라즈마를 이용한 이온주입장치
TW315482B (zh)
US20060145095A1 (en) Methods and apparatus for ion implantation with control of incidence angle by beam deflection
US6528804B1 (en) Method and apparatus for low energy ion implantation
KR100994466B1 (ko) 플라즈마 이온주입장치
US9293331B2 (en) Mechanisms for monitoring ion beam in ion implanter system
TWI829821B (zh) 電極系統、離子源及離子植入系統
KR20100114187A (ko) 플라즈마 이온 도핑 장치 및 플라즈마 이온 도핑 방법
KR20110025273A (ko) 플라즈마 이온 도핑 장치
White et al. Serial High-Current Implantation of Large Substrates
KR20100114188A (ko) 플라즈마 이온 도핑 장치 및 플라즈마 이온 도핑 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees