TW579596B - Flash memory cell and manufacturing method thereof - Google Patents

Description

579596 五、發明說明（1) [發明所屬之技術領域]

本發明是有關於一種非揮發 Memory，則元件，且特 J 製造方法。 有關於一種快閃記憶胞及其 [先前技術] 决閃5己憶體元件由於具有 取、抹除等動作，且存入之資料：二枓之存入、讀 揮發性記憶體元件。 宥斤廣泛採用的一種非 典型的快閃記憶體亓杜& 办 極（Floating ^牛係以払雜的夕晶矽製作浮置閘 ，制門制問極（contr〇1 Gate)。而且， 置在浮置閉極上，浮置閉極與控制閉極 ，間以，，電層相隔’浮置閘極與基底間以穿隨氧化層 二0xi，隔’而形成所謂堆叠閘極快閃記憶胞。 巧照第1圖所緣示之習知堆疊閘極式快閃記憶胞 利= = Mem〇ry Cell)之結構示意圖（美國專 )。習知的快閃記憶體是由P型基底100、深n H區102、p型口袋摻雜區1〇4、堆疊閘極結構1〇6、源極 广1〇8、汲極區11〇、間隙壁112、内層介電層ιΐ4、接觸窗 t與導線11 8 (位元線）所構成。堆疊閘極結構丨〇 6是由穿 隧氧化層W0、浮置閘極122、閘間介電層124、控制閘極 W6與頂蓋層128所構成。深n型井區1〇2位於p型基底1〇Q 中。堆豐閘極結構106位於p型基底1〇〇上。源極區1〇8與汲 極區110位於堆疊閘極結構1〇6兩側之p型基底1〇〇中。間隙 第6頁 l〇574twf.ptd 579596 五、發明說明（2) '~- 2 11 2係位於堆受閘極結構1〇6之側壁上。p型口袋換雜[ 104位於深η型井區102中，且從汲極區11〇延伸至堆疊間°$極 結構106下方。内層介電層114位於ρ型基底1〇〇上。接觸窗 116穿過内層介電層114與ρ型基底1〇〇使汲極區11〇與ρ型3 袋摻雜區104短路連接在一起。導線118位於内層介電声 114上，並與接觸窗116電性連接。 3 在上述第1圖所示之快閃記憶胞中，導線丨丨8 (位元線） 經由接觸窗11 6連接導電型態不同汲極區丨丨〇與1}型口袋摻 雜&104。由於接觸窗116與没極區、p型口袋推雜區 104之接觸不好，因此在操作此記憶胞時（特別是在對記憶 胞進行讀取操作時）會造成汲極區110與p型口袋摻雜區1〇4 之電阻值變大或不穩定，造成元件操作速度變慢，而影響 元件效能。 μ 3 此外，在开> 成接觸窗116時，需要姓刻内層介電層I" 與P型基底100，以形成貫穿内層介電層114與汲極區丨1()之 接觸窗開口。由於，此接觸窗開口之高寬比很大，且需要 蝕刻兩種不同材質（氧化矽與矽），因此要控制接觸窗開口 之深度是很困難的，而增加了製程之困難度。而且，在後 段製程中，因為記憶胞區之接觸窗與周邊電路區之接觸窗 必須要分開形成，所以也會增加後段製程之複雜度。 [發明内容] < 有鑑於此，本發明之一目的在於提供一種快閃記憶胞 及其製造方法，可以降低位元線與汲極區、p型口袋摻雜 區之接觸電阻值，而能夠提升快閃記憶體元件效能。

579596 五、發明說明（3) 本發明之另一目的在於提供一種快閃記憶胞及其製造 方法，可以增加製程裕度，並減少製程步驟、製程 時間。 有鑑於此，本發明提供一種快閃記憶胞，此記憶胞是 由第一導電型基底、設置於第一導電型基底中之第:導電 ^井區、設置於第-導電型基底上之堆疊閘極結構，此堆 豐閘極結構由第一導電型基底起依序為穿隧氧化層、浮置 閘極、閘間介電層、控制閘極與頂蓋層、分別設置於堆疊 閘極結構兩侧的第一導電型基底中之源極區與汲極區、設 =第二導電型井區中，且從沒極區延伸至堆疊閘極結構 下方並與源極區相鄰之第一導電型口袋摻雜區、貫穿汲極 ，〒第-導電型口袋摻雜區之接面的接觸窗與設置於接觸 極區、第一導電型口袋摻雜區之間的金屬矽化物層 一本，明將第一導電型口袋摻雜區與汲極區短路連接在 :ί道ΐ T便於快閃記憶胞的讀取操作，而且在接觸窗與 一 型口袋摻雜區、汲極區之間設置有金屬矽化物 2:::低接觸窗與第一導電型口袋摻雜區、汲極區之 因此可以提升讀取速率，並提升元件效能。 提供第」種快閃記憶胞之製造方法，&方法係先 井區盥於美广底，並於此基底中形成第二導電型第一 由：：扭ΐ ί ί 堆疊閘極結構。㊣中，堆疊閘極結構 穿隨氧化層、浮置閉極、閘間介電層、控 制問極與頂盖層。然後’於預定形成汲極區之基底中形成 第8頁 l〇574twf.ptd 579596

堆疊閘極结構；：雜區’且第-導電型口袋摻雜區延伸至 著，於堆疊預定極區之基底相鄰。接 ϋ於# # $ 基底中形成源極區與沒極區， 貫穿汲極區盘ΐ 側壁形成間隙壁。於基底中形成至少 開口上形iii —導電型口袋摻雜區之接面的開口後，於 石夕化物層之接觸窗。 μ i〖生連接金屬

化光：：ί:成Ϊ:導電型口袋摻雜區·，係先以圖案 m ^ ^ 1 ^ 、預定形成源極區之區域，然後利用傾斜角 ^ ^ ^ '以〇度至180度之傾斜角，從預定形成汲極區 " 入11 !摻質，而形成延伸至堆疊閘極結構下方並 與源極區相鄰之第一導電型摻雜區。而且，在形成貫穿汲 極區與第-導電型口袋摻雜區開口時，係利用頂蓋層與間 隙壁作為對準罩幕。然後於開口形成後，進行自行對準金 屬矽化物製程，以於開口所暴露的基底形成金屬矽化物 層。由於第一導電型口袋摻雜區與汲極區短路連接在一 起，就可便於快閃記憶胞的讀取操作，而且金屬矽化物層 可以降低接觸窗與第一導電型口袋摻雜區、汲極區之間的 電阻值，因此可以提升讀取速率，並提升元件效能。

此外，由於在形成接觸窗時，只需要蝕刻内層介電層 形成接觸窗開口，並不需要蝕刻兩種不同材質（氧化石夕與 石夕）’因此要控制接觸窗開口之深度較為容易。而且，在 後#又製私中，因為ό己憶胞區之接觸窗與周邊電路區之接觸 窗可以同時形成，所以也可以簡化後段製程。

10574twf.ptd

五、發明說明（5) 1另外提供一 一導電型基 底上形成一 底起依序為 極與頂蓋層 基底中形成 雜區延伸至 基底相鄰。 與沒極區後 中源極區上 此對堆疊閘 汲極區與第 形成第一導 於汲極區上 底上形成内 性接觸之一 之導線。 胞之製造方 中形成第二 結構，此對 、浮置閘極 豐閘極結構 口袋摻雜區 極結構下方 閘極結構兩 疊閘極結構 彼此相連。 幕，钱刻沒 二井區之接 後，於開口 屬石夕化物層 並於内層介 内層介電層 本發明 係先提供第 井區與於基 構分別由基 層、控制閘 成沒極區之 電型口袋摻 成源極區之 形成源極區 間隙壁，其 有間隙壁之 以形成貫穿 於開口底部 矽化物層並 接著，於基 與接觸窗電 塞電性連接 種快閃記憶 底’於基底 對堆疊閘極 穿隧氧化層 。於此對堆 第一導電型 此對堆疊閘 於此對堆疊 ，於此對堆 方之間隙壁 極結構為罩 一導電型第 電型摻雜區 電性連接金 層介電層， 插塞後’於 法，此方法 導電型第一 堆疊閘極結 、閘間介電 兩側預定形 ，且第一導 並與預定形 侧之基底中 之側壁形成 然後，以具 極區之基底 面的開口。 上形成金屬 之接觸窗。 電層内形成 上形成與插 本發明使一對疊閘極結構之間的 區之寬度較小），使得形成於堆疊閉極二籌缩小源極 間隙壁相連而覆蓋住源極區，則在續。冓之源極區侧的 接利用具有間隙壁之堆叠問極、製；=可以直 成貫穿汲極區與第-導電型口袋摻 仃對準罩幕1 化製程。而且，第—導電型口袋;參=口。因此可以簡 在-起’就可便於快閃記憶胞的讀取操;乍及=短以 579596

化物層可以降低接觸窗與第一導電型口袋摻雜區、汲極區 之間的電阻值，因此可以提升讀取速率，並提升元件效 能0 ▲為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： [實施方式] 第2圖所繪示為本發明之快閃記憶胞之結構剖面圖。 請參照第2圖，本發明之快閃記憶體是由p型基底 20 0、深η型井區202、p型口袋摻雜區2〇4、堆疊閘極結構 206、源極區208、汲極區210、間隙壁212、内層介電層 2 1 4、接觸窗2 1 6、導線2 1 8 (位元線）、金屬矽化物層2 3 〇與 摻雜區2 3 2所構成。堆疊閘極結構2 〇 6是由穿隧氧化層 220、浮置閘極222、閘間介電層224、控制閘極226與閘極 頂蓋層228所構成。 … 深π型井區202位於ρ型基底200中。堆疊閘極結構2〇6 位於ρ型基底200上。源極區208與汲極區210位於堆叠閘極 結構206兩側之ρ型基底2〇〇中。ρ型口袋摻雜區2〇4位於深η 型井區202中，且從汲極區21 〇側延伸至堆疊閘極結構2〇6 下方而靠近源極區2 0 8側。 内層介電層214位於ρ型基底200上。接觸窗216穿過内 層介電層214與ρ型基底200，而使汲極區210與ρ型口袋摻 雜區204短路連接在一起。導線218位於内層介電層214 上，並與接觸窗216電性連接。金屬矽化物層230設置於接

579596 五、發明說明（7) 觸窗216與没極區210、p型口袋摻雜區2〇4之間摻 於接觸窗216底部，且藉由金屬石夕化物層23〇與 =窗216電性連接。而且，在源極區謂上也可以 金屬矽化物層234。 本發明將ρ型口袋摻雜區204與汲極區21〇短路連接在 ^起’就可便於快閃記憶胞的讀取操作，而且在接觸窗 2= 型口袋摻雜區2〇4、没極區210之間設置有金屬石夕化 曰，可以降低接觸窗216與ρ型口袋摻雜區204、汲極 =〇之間的電阻值’因此可以提升讀取速率，並 件效能。 $赞^著，㉟明本發明之快閃記憶胞之製造方法。第3Α圖 所示為根據本發明—較佳實施例之—種快閃記憶 閃記圖。在此係以雙反或閉式（謂R)型陣列快

Qnn首先請_參照第^圖，提供一 P型基底30 0，此P型基底 # 形成70件隔離結構（未圖示），此元件隔離結構成條 b^ 並用以定義出主動區。形成元件隔離結構例如 1品Η乳化法（Local 〇xidation，L〇c〇s)或淺溝渠隔離法

Isolation ’STI) ° 接著，在p 型基底 一 ® #形成冰η型井區302。之後，於P型基底300表面形成 氧化層304 ,做為穿隧氧化層之用，氧化層3〇4之形成 二列如疋熱氧化法，其厚度例如是9〇埃至1 〇〇埃左右。 ^於氧化層304上形成一層導體層（未圖示），其材質 例如疋推雜的多晶石夕’此導體層之形成方法例如是利用化

579596

五、發明說明（8) 形成一層未摻雜多晶石夕層後，進行離子植入 步驟以形成之，且此導體層之厚度 值入 =6此係導位體於層圖案A，而形成條狀之導體層306，此導2 層306係位於主動區上方。 m 接著，請參照第3B圖。依序於基底3 間介電層308、一層導體層31〇 二成^ 電層綱之材質例如是氧化梦/氮化; 度例如疋60埃/?〇埃/60埃左右，閘間介電層3〇8之形 法=^低壓化學氣相沈積法。t然，此間間介電層 之材質也可以是氧化石夕層、氧化石夕/氮化石夕層等。導體 310之材質例如是摻雜的多晶矽，且其厚度例如是⑽埃 左右，導體層310之形成方法例如是以臨場（In_Situ)摻雜 離子之方式，利用化學氣相沈積法以形成之。當然導體層 310之材質也可以例如是多晶矽化金屬（p〇lycide)，多曰曰 矽化金屬之形成步驟包括先形成一層多晶矽層後，在於曰曰此 夕μ石夕層上形成一層金屬石夕化物層。而金屬石夕化物層之材 質例如是碎化錄、矽化鎢、矽化鈷、矽化鈦、矽化鉑、石夕 化把等。頂蓋層31 2之材質包括蝕刻選擇性與後續形成之 内層介電層具有不同蝕刻選擇性者，其例如是氮化矽、其 厚度例如是1 500埃左右，頂蓋層31 2之形成方法例如是化 學氣相沈積法。 接著，請參照第3 C圖，利用罩幕（未圖示）將此頂蓋層 312、導體層310圖案化，用以定義出頂蓋層312a與做為控 制閘極之用的導體層310a，在定義導體層31〇a的同時，繼

579596 五、發明說明（9) 續以相同的罩幕定義間間介電層3〇8、導體層3〇6與氧化層 304，使其分別形成閘間介電層3〇8a和導體層3〇03與氧化 層3 04a ’其中導體層306a係做為浮置閘極之用。亦即，快 閃a己憶胞的堆登間極結構31 4係由圖示之頂蓋層3】2 a、導 體層（控制閘極）3 1 0 a、閘間介電層3 〇 8 a、導體層（浮置閘 極）306a與氧化層304a(穿隧氧化層）的堆疊結構所構成。 接著請參照第3D圖，於整個基底3 〇 〇上形成一層圖案 化光阻層316，此圖案化光阻層316暴露預定形成汲極區的 區域。然後，進行一口袋（P〇cket)離子植入步驟，以堆疊 閘極結構314與圖案化光阻層316為罩幕，於堆疊閘極結構 314側靠近汲極區之基底300中的深η型井區1〇6植入摻 質，以形成ρ型口袋摻雜區318。植入摻質之方法包括傾斜 角離子植入法，例如是以〇度至18〇度之傾斜角植入摻質。 因此，Ρ型口袋摻雜區318從預定形成汲極區之區域延伸至 堆疊閘極結構314之下方，並與預定形成源極區之區域相 鄰。 接著請參照第3Ε圖，移除圖案化光阻層3丨6後，進行 一熱製程，此熱製程例如是在9〇〇 〇c左右之溫度下，於 氧氣之環境中進行摻質之驅入（Drive_in)。接著，以、 閘極結構314為罩幕’進行一離子植入製程，於堆疊閘極-結構314兩側之基底_中植人摻質，以形成没極區32〇斑 源極區322。植入之摻質例如是n型離子。之後，於聶門 極結構314之侧壁形成間隙壁324，間隙壁324之形·3•甲 例如是先形成-層絕緣層（未圖示）’此絕緣層之材質·"包括 第14頁 l〇574twf.ptd 579596 五、發明說明（10) 蝕刻選擇性與後續形成之内層介電層具有不同蝕刻選擇性 者，其例如是氮化矽，然後利用非等向性蝕刻法移除部分 絕緣層已於堆疊閘極結構314之側壁形成間隙壁324。當 然，間隙壁324也可以具有雙層結構，舉例來說在氮化田石夕 層與堆疊閘極結構314之間設置一層介電常數較氮化矽低 之材料層（如：氧化矽、低介電常數材料）。具有雙層结構 ，間隙壁324之形成方法例如是先形成厚度較薄之一層材 料層（如：氧化矽、低介電常數材料）後，再形成厚度較厚 =-層絕緣層（如：氮化發），然後利用非等向性姓刻法移 2分材料層與絕緣層以形成之。此外，若兩堆疊問極結 構3”14之間的距離較小（亦即源極區322之寬度較小），使 堆璺閘極結構314在源極區322侧之間隙壁324相連而覆蓋 ίίΠ2/在後續之製程中就可以直接利用具有間 ’、 之隹登閘極結構314作為自行對準罩幕。 接著請參照第3F圖，於整個基底3〇〇上形成一層圖案 =光阻層326 ’此圖案化光阻層326暴露出沒極區—。然 j，進行一蝕刻步驟，以圖案化光阻 6 4之堆疊閉極結細為罩幕，钮刻基底3〇〇以 區318::3:8的*底，至少要低於沒極區32°與口袋摻雜 &318之接面。由於部分汲極區32〇被移除 位於間隙壁324下方之汲極區32〇a。而且， 留下 =會貫穿没極區32Ga與P型口袋摻雜區318間之接面使兩 有門：m接：:ρΓ。接著，以圖案化光阻層326與具 有間隙壁324之堆豐閘極結構314為罩幕，進行—離子植入

10574twf.ptd

第15頁 579596 五、發明說明（11) 製程，於開口328的底部之基底300中植入摻質，以形成p 型摻雜區。植入之摻質例如是二氟化硼（BF2 )離子。 接著請參照第3G圖，移除圖案化光阻層326後，於開 口 328所裸露之基底300上形成金屬矽化物層332。金屬矽 化物層3 3 2之材質例如是矽化鎳、矽化鎢、矽化鈷、矽化 鈦、矽化鉑、矽化鈀。金屬矽化物層3 3 2之形成方法例如 是自行對準金屬矽化物製程，其步驟例如是先於基底3 〇 〇 上以物理氣相沈積法（Physical vap0r Deposition，PVD) 或濺鍍法（Sputtering)形成一層金屬層（如：鎳、鎢、 始、鈦、始、鈀等），接著進行熱製程，使金屬層與基底 300上的矽反應形成金屬矽化物，然後移除未參與矽化反 應或反應未完全的金屬，只留下開口 328表面之金屬矽化 物層3 3 2。在上述自行對準金屬矽化物製程中，源極區3 2 2 之表面亦形成有金屬石夕化物層3 3 4。當然，如果共用同一 源極區3 2 2之相鄰兩堆疊閘極結構3 1 4之間的距離較小（亦 即源極區3 2 2之寬度較小），使得堆疊閘極結構3丨4在源極 區3 2 2側之間隙壁3 2 4相連而覆蓋住源極區3 2 2，則源極區 3 2 2上就不會形成金屬矽化物層。而且，若源極區3 2 2側之 間隙壁3 2 4相連而覆蓋住源極區3 2 2，則可以直接使用具有 間隙壁3 2 4之堆疊閘極結構31 4作為自行對準罩幕，而不需 要再形成圖案化光阻層326覆蓋住源極區322。在上述說明 中，只於記憶胞區進行自行對準金屬矽化物製程，但是實 際上此自行對準金屬矽化物製程係與周邊電路之互補式金 氧半導體元件製程（CMOS)整合在一起。

579596 五、發明說明（12) 接著請參照第3H圖，基底3〇〇上形成一層内層介電層 336。内層介電層336之材質例如是硼磷矽玻璃（BPSG)或磷 矽玻璃（PSG)，形成内層介電層336之方法例如是化學氣相 沈積法。然後進行平坦化製程（例如回蝕刻法、化學機械

研磨法（Chemical Mechanical Polishing))，使内層介電 層336之表面平坦化。然後，於内層介電層mg内形成與金 屬石夕化物層332電性連接之接觸窗338，接觸窗338之材質 例如是鶴金屬。接觸窗338之形成方法例如是先於内層介 電層3 3 6中形成暴露金屬矽化物層3 3 2之開口（未圖示），然 後於開口内填入導體材料以形成之。之後，於内層介電層 336上形成與接觸窗338電性連接之導線340。導線340之形 成方法例如是於基底300上形成導體層（未圖示）後，進行 微影#刻步驟而形成條狀之導線3 4 〇。後續完成快閃記憶 體之製程為習知技藝者所周知，在此不再贅述。

本發明利用頂蓋層312a與間隙壁324作為對準罩幕先 餘刻基底3 0 0以形成開口 3 2 8，然後於開口 3 2 8所暴露的基 底300形成金屬矽化物層332。由於p型口袋摻雜區318與汲 極區320a短路連接在一起，就可便於快閃記憶胞的讀取操 作，而且金屬石夕化物層332可以降低接觸窗338與p型口袋 摻雜區318、汲極區320a之間的電阻值，因此可以提升讀 取速率，並提升元件效能。 ° 此外，由於在形成接觸窗338時，只需要蝕刻内層介 電層336而形成接觸窗開口，而不需要蝕刻兩種不同材質 (氧化矽與矽），因此要控制接觸窗開口之深度較為容易。

579596

而且，在後段製程中，因為記憶胞區之接觸窗與周邊電路 區之接觸窗可以同時形成，所以也可以簡化後段製程。 而且，接觸窗之形成方法並不限於上述之方法，也可 以直接於基底上形成一層填滿堆疊閘極結構之間的間隙之 導體層。然後，移除部分導體層，只留下汲極區上之導體 層。接著，圖案化汲極區上之導體層以形成接觸窗，此接 觸窗使汲極區與P型口袋摻雜區形成一短路連接。之後， 再於基底上形成一内層介電層，並於内層介電層上形’斑 接觸窗電性連接之導線。 风/、 此外，上述實施例係以P型通道快閃記憶胞為例 明，當然本發明也可以適用於η型通道快閃記憶胞。° 雖然本發明已以一較佳實施例揭露如上，然里 =限定本發明，任何熟習此技藝者，在不脫離;明= 神=範圍内，當可作各種之更動與潤飾，因此本發明梼 護範圍當視後附之申請專利範圍所界定者為準。" 保

10574twf.ptd 579596 圖式簡單說明 第1圖所繪示為習知一種快閃記憶胞之結構剖面圖。 第2圖所繪示為本發明之快閃記憶胞之結構剖面圖。 第3 A圖至第3H圖所繪示為本發明之快閃記憶胞的製造 流程剖面圖。 圖式之標號說明： 100、20 0、30 0 :基底 102 > 202 、302 :深η 型井區 104、204、318 : ρ型口袋摻雜區 1 0 6、2 0 6、31 4 :堆疊閘極結構 108、208、322 :源極區 110、210、320、320a :汲極區 112、212、324 :間隙壁 114、214、336 :内層介電層 116、216、338 :接觸窗 118、218、340 :導線 120、220 :穿隧氧化層 1 2 2、2 2 2 :浮置閘極 124、224 :閘間介電層 126、226 :控制閘極 128、228、312、312a :頂蓋層 230、332、334 :金屬矽化物層 232、330 :摻雜區 304、304a、308、308a :介電層 30 6、30 6a、310、310a :導體層

10574twf.ptd 第19頁 579596 圖式簡單說明 316、326 :圖案化光阻層 328 :開口 10574twf.ptd 第20頁

Claims (1)

1. 579596 六、申請專利範圍 1 · 一種快閃記憶體胞，包括： 一第一導電型基底； 一第二導電型第一井區，設置於該第一導電型基底 中； - 田 堆豐閘極結構，設置於該第一導電型基底上，該堆 豐閑極結構由該第一導電型基底起依序為一穿隧氧化層、 浮置閘極、一閘間介電層、一控制閘極與一頂蓋層； 一源極區與一汲極區，分別設置於讓堆疊閘極結構兩 側的該第一導電型基底中； 一第一導電型口袋摻雜區，設置於該第二導電型第一 井區中’從該汲極區延伸至該堆疊閘極結構下方並與該源 極區相鄰； ” μ - 接觸囱’貫穿該沒極區與δ亥第一導電型口袋摻雜區 之接面；以及 一金屬石夕化物層，設置於該接觸窗與該沒極區、該第 一導電型口袋摻雜區之間。 乂 2 ·如申請專利範圍第1項所述之快閃記憶胞，其中該 第一導電型基底包括Ρ型基底。 3 ·如申請專利範圍第丨項所述之快閃記憶胞，其中該 第二導電型第一井區包括深η裂井區。 4 ·如申請專利範圍第1項所述之快閃記憶胞，其中該 第一導電型口袋摻雜區包括ρ蜇口袋摻雜區。 5 ·如申請專利範圍第1項所述之快閃記憶胞，其中包 括一第一導電型摻雜區，設置於該接觸窗底部。

   579596 六、申請專利範圍 6 ·如申明專利範圍第1項所述之快閃記憶胞，其中該 源極區與該汲極區係摻雜n型離子。 7·如申請專利範圍第1項所述之快閃記憶胞，其中該 汲極區與該第一導電型口袋摻雜區係以一電性短路連接一 起。 8. 一種快閃記憶胞之製造方法，該方法包括下列 驟： 提供具有第一導電型之一基底； 於該基底中形成一第二導電型第一井區； ^ 於該基底上形成一堆疊閘極結構，該堆疊閘極結構由 忒基底起依序為一穿隧氧化層、一浮置閘極、一閘間介電 層、一控制閘極與一頂蓋層； 、於預定形成一汲極區之該基底中形成一第一導電型口 袋摻雜區’，且該第一導電型口袋摻雜區延伸至該堆疊閘極 結構下方並與預定形成一源極區之該基底相鄰； 於该堆登閘極結構兩側之該基底中形成該源極區與該 >及極區； 於該堆疊閘極結構之側壁形成一間隙壁； ^ 於該基底中形成一開口，該開口至少貫穿該汲極區與 違第一導電型口袋摻雜區之接面； 於該開口上形成一金屬矽化物層；以及 於該汲極區上形成一接觸窗，該接觸窗電性連接該金 屬碎化物層。 9 ·如申请專利範圍第8項所述之快閃記憶胞之製造方

   579596

   六、申請專利範圍 去，其中於預定形成該汲極區之該基底中形成該第一導電 型口袋推雜區之步驟包括： 於該基底上形成一第一圖案化光阻層，該第一圖案化

   丞底中形成該第一導電型口袋摻雜區；以及 移除该第一圖案化光阻層。 、1 0 ·如申請專利範圍第9項所述之快閃記憶胞之製造方 去，其中該第一 口袋植入步驟包括一傾斜角離子植入法。 、11 ·如申請專利範圍第9項所述之快閃記憶胞之製造方 法’其中該第一 口袋植入步驟之傾斜角度為〇度至18〇度。 、1 2 ·如申請專利範圍第8項所述之快閃記憶胞之製造方 法’其中於該基底中形成該開口之步驟包括； 於遠基底上形成一第二圖案化光阻層，該第二圖案化 光阻層暴露該没極區之該基底； 以該第二圖案化光阻層與具有該間隙壁之該堆疊閘極 結構為罩幕’鍅刻該汲極區之該基底直到貫穿該汲極區與 讜第一導電型第二井區之接面；以及 移除該第二圖案化光阻層。 1 3 ·如申請專利範圍第8項所述之快閃記憶胞之製造方 法’其中於該開口上形成該金屬矽化物層之方法包括自行 對準金屬矽化物製程。 1 4 ·如申請專利範圍第8項所述之快閃記憶胞之製造方 法’其中於該汲極區上形成該接觸窗之步驟包括：

   10574twf.ptd 第23頁 之製 隨氧化層 六、申請專利範圍 於該基底上形成一内層> 於該内層介電層中形 接觸窗開口；以及 於該接觸窗開口填入導體 1 5 ·如申請專利範圍第8項 法’其中於該基底中形成該開 形成該金屬石夕化物層之步‘二 一第一導電型摻雜區。> 16· 一種快閃記憶胞 驟 提供具有第一導電型之一 於該基底中形成一第二導 於5亥基底上形成一對堆属 構分別由該基底起依序為_穿 閘間介電層、一控制閘極與一 於該對堆疊閘極結構兩側 中形成一第一導電型口袋摻雜 雜區延伸至該對堆疊閘極結構 之該基底相鄰； 於該對堆疊閘極結構兩侧 該汲極區； 於該對堆疊閘極結構之側 極區上方之該間隙壁彼此相連 以具有該間隙壁之該對堆 電層； ^暴露該金屬石夕化物層之一 材料以形成該接觸窗。 所述之快閃記憶胞之製造方 口之步驟之後與於該開口上 則更包括於該開口底部形成 造方法，該方法包括下列步 基底； 電型第一井區； 閘極結構，該對堆疊閘極結 浮置閘極 頂蓋層； 預定形成一汲極區之該基底 區，且該第一導電型口袋摻 下方並與預定形成一^原極區 之該基底中形成該源極區與 壁形成一間隙壁，其中該源 豐閘極結構為罩幕，钱刻該

   579596

   汲極區之該基底以形成一開口，該 I 第一導電型第二井區之接面· 貝穿該汲極區與該 於該基底中形成_開口，㈣口 該第一導電型口袋摻雜區之接面； 乂貝穿該汲極區與 於該開口底部 於該開口上形 於該汲極區上 屬矽化物層； 形成一第一導電型 成 金屬石夕化物層 形成一接觸窗，該 摻雜區； 接觸窗電性連接該金 於該基底上形成一内層介電層； 於該内層介電層内形成與該接觸窗 塞；以及 電性接觸之一插 於該内層介電層上形成與該插塞電性連接之導線。 1 7·如申請專利範圍第1 6項所述之快閃記憶胞之製造 方f ’其中於於該對堆疊閘極結構兩側預定形成該汲極區 之該基底中形成該第一導電型口袋摻雜區之步驟包括·· 、， 於該基底上形成一第一圖案化光阻層，該第一圖案化 光阻層暴露預定形成該汲極區之該基底； 進行一第一口袋植入步驟，於預定形成該沒極區之該 基底中形成該第一導電型口袋摻雜區；以及 移除該第一圖案化光阻層。 1 8 ·如申請專利範圍第丨6項所述之快閃記憶胞之製造 方法，其中該第一口袋植入步驟包括一傾斜角離子植入 法。 1 9 ·如申請專利範圍第丨6項所述之快閃記憶胞之製造

   丨-j

   579596 六、申請專利範圍 方法，其中該第一 口袋植入步驟之傾斜角度為0度至1 80 度。 2 0.如申請專利範圍第1 6項所述之快閃記憶胞之製造 方法，其中於該開口上形成該金屬矽化物層之方法包括自 行對準金屬矽化物製程。

   10574twf.ptd 第26頁