TW571419B - Semiconductor device and manufacturing method thereof - Google Patents

Description

571419 五、發明說明（1) 【發明領域】 本發明係有關於一種半導體裝置及其製造方法，其特別 有關於一種具有複數個凸塊電極之半導體裝置。 【先前技術】 隨著對更小更薄的電子裝置的需求曰趨強烈，晶片的速 度及複雜性相對越來越高，因此需要更高之封裝效率 (packaging efficiency)。微型化（miniaturization )是使用先進封裝（例如常用於製造液晶顯示器模組之膠 帶承載封裝（tape carrier package, TCP))的主要驅 動力°該膠帶承載封裝通常包含一半導體裝置，其具有用 以驅動液晶顯示器面板之凸塊電極。此外，該具有凸塊電 極之半導體裝置亦常應用於「晶片上玻璃（Chip On Glass， COG)」技術，用以將晶片直接安裝在玻璃基板 第8f圖係為一習用半導體裝置1〇〇之剖示圖，其包含複 數個設於一晶片120上之凸塊電極1 1 0。如第8a圖所示，該 晶片120包含一基片（substrate)122以及複數個被一護層 (passivation layer)保護之I/O接墊124。該晶片120亦包 含*測5式接塾1 2 4a以容許測試該晶片1 20。植球（buinpi ng) 技術一般包含：（a)形成一凸塊下金屬層（UBM)l 30於該晶 片1 20之接墊124上，及（b)形成複數個凸塊電極1 1 〇於該 凸塊下金屬層上。值得注意的是，該測試接墊1 2 4 a並未設 有任何凸塊電極，亦未設有凸塊下金屬層。一適用於製造 該半導體裝置1 0 0之植球技術（以電鏡方法為基礎）係如

00543-TW-2. ptd 第 8 頁 571419 五、發明說明（2) η点：先，將一連續之凸塊下金屬層13° (參見第❿ 二地二複數個接墊以及接墊間的基片上。接著，將 鬼包極〇經由光阻塗佈（參見第8c圖）及並圖宰化 (參見編圖）而電鍍在該凸塊下金屬層上及，、圖案化 淨圖案後（參見第8e®) ’未被凸塊電極⑴ :;之：省ϋ ?塊下金屬層係被蝕刻掉，而製得如第8 f圖 金屬声之：二：置1 ° 〇。詳細言之，利用偏好攻擊凸塊τ ^^ ^劑（相對於凸塊電極）可選擇性地移除該多 Μ # M ^ ^ ^ , 7 %兀王將夕餘的凸塊下金屬 二t ΐί而導的，常導致 敍刻劑攻擊該測試接墊！ 24 ^ 受i ua 口而知壞晶片内部的電路。 ΐΐΓ 士 測試接塾124a㊣未完全被該凸塊τ金屬層 於咖賤鍍製程的階梯覆蓋不足），過㈣問 4甚至會更嚴重。 【發明概要】 本發明係尋求提供可克服4 $ w、# y , L 的半導體裝置及其製造ί法善前述先前技術問題 r基片以及複數個凸塊電"基片具有 ί= 複數個接塾皆為凸塊下金屬層所覆蓋，該 :是數個凸塊電極係分別設於覆蓋在接塾上之凸塊下金屬 =-般而言，每個接塾至少有部分裸露於該基片上之介 塊電極可以是金凸棟，且該凸塊下金屬層可包 二：开:成在該接墊上之鈦-鎢製阻障層以及一形成在該阻 ί1早層上之金製種層。

00543-TW-2, ptd 571419 五、發明說明（3) 根據本發明一實施例，該半導體裝置特徵在於包含至少 一未設有任何凸塊電極，但仍有凸塊下金屬層設於其上之 接墊（例如一測試接墊）。在本實施例中，前述半導體裝 置適當之製法係如後所述。首先，將一凸塊下金屬層形成 於該基片上，使得該凸塊下金屬層覆蓋每個接墊之裸露部 分並且延伸覆蓋該基片上之介電層。然後，將複數個凸塊 電極選擇性地形成在該凸塊下金屬層上與接墊對應的位 置，其中至少有一接墊（例如一測試接墊）係未設有任何 凸塊電極。接著，形成一特定之光阻圖案，使其有些部分 設於該凸塊電極上，有些部分設於該凸塊下金屬層與該未 設有任何凸塊電極之接墊對應的位置。在以該複數個凸塊 電極以及該光阻圖案為一遮蔽蝕刻該凸塊下金屬層之後， 該光阻圖案係被移除而製得前述之半導體裝置。值得注意 的是，該光阻圖案有一部份係形成在該未設有任何凸塊電 極之接墊上，用以防止過I虫刻（over-etching)，因而容許 將多餘的凸塊下金屬層移除而不會損壞晶片内部的電路。 根據本發明另一實施例，該半導體裝置特徵在於具有至 少一連接至少兩個接墊之導電線路，該導電線路係以與該 凸塊下金屬層相同之材料形成。該導電線路可用來連接兩 個I / 0接墊，用以合併訊號輸出。在本實施例中，前述半 導體裝置適當之製法係如後所述。首先，將一凸塊下金屬 層以與前述大致相同的方式形成於該基片上。然後，在該 凸塊下金屬層上與接墊對應的位置，選擇性地形成複數個 凸塊電極。接著，形成一特定之光阻圖案，使其有些部分

00543-TW-2. ptd 第10頁 571419

五、發明說明（4) T 2 ^凸塊電極且有些部分設於該凸塊下金屬層上斑_ $ 以及## Ϊ 位置，使得在以該複數個凸塊電極 」Li圖？為一遮蔽敍刻該凸塊下金屬層之後，形成 可用以連=i取後，移除該光阻圖案。此外，該導電線路 接墊。庇冰γ〇接墊以及一其上未設有任何凸塊電極之 凸块甲’5亥導電線路可用以連接兩個其上未設有任何 及电極之接墊。 』

少二，=發明再一實施例，該半導體裝置特徵在於具有至 壓。面直接形成在—半導體晶片上，用以提供源極電 相同之 、匕3弟一金屬層（與該凸塊下金屬層係

之材料，；、"形成），及一第二金屬層（與該凸塊電極係相同 法係如=成）'。在本實施例*，前述半導體裝置之適當製 晶片、卜1所述。首先，將一凸塊下金屬層形成於一半導體 部分、，，使得該凸塊下金屬層覆蓋該晶片每個接墊之裸露 :亚且延伸覆蓋於該晶片之正面屬，在該凸塊下 極屬層上與接墊對應的位置選擇性地形成複數個凸塊電 料形：ί m塊：金屬層·l，以與該凸塊電極相同之材 層為^ 4取後，以該複數個凸塊電極以及該金屬 遮敝姓刻該凸塊下金屬層該金屬層以及其下 ΪΓ 係一起構成該電源面。此外，_面可 造可；=ί:ΐ屬層相同材料之金廣層構成。此種構 層上 ΐ達成：开）成-(阻圖案於該凸塊下金屬 蝕列，：S f ΐ ΐ個凸塊電極以及該光阻圖案為-遮蔽 亥“亥凸塊下金屬|，使得在該光阻圖案下之凸塊下金屬

571419 五、發明說明（5) 層保持完整 根據本發 導電線路用 一第一金屬 一第二金屬 施例中，前 將一凸塊下 上。然後， 性地形成複 個接墊之間 屬層。最後 蝕刻該凸塊 屬層係一起 ，用以作為該電源面。 明又一實施例，該半導體裝置特徵在於具有一 以連接至少兩個接墊，其中該導電線略係包含 層（與該凸塊下金屬層係相同之材料形成），及 層（與4凸塊電極係相同之材料形成）。在本實 述半導體裝置之適當製法係如後所述。首先， 金屬層以與前述大致相同的方式形成於該基片 在該凸塊下金屬層上與接墊對應的位置，選擇 數個凸塊電極，並且於該凸塊下金屬層上該兩 的位置’以與該凸塊電極相同之材料形成一金 ’以该複數個凸塊電極以及該金屬層為一遮蔽 下金屬層，其中該金屬層以及其下之凸塊下金 構成該用以連接至少兩個接墊之導電線路。 發明說明】 第la圖至第le圖、第6a圖至第6e圖以及第7a圖至第7b圖 所示係為根據本發明不同實施例之半導體裝置，相似之元 件係賦予相同之圖號。如第1 a圖所示，根據本發明之半導 體裝置2 0 0包含複數個凸塊電極210設於一晶片2 20上。如 圖所示，該凸塊電極2 1 0 —般係呈矩陣樣式配置）。該凸 塊電極2 1 0之實際數目係隨該半導體晶片之電性功能及特 性而定，一般而言其範圍係分佈在大約1 〇至多達數百之 間。如第1 b圖所示，該晶片2 2 0包含一基片2 2 2以及複數個 被介電層（例如護層2 2 6 )保護之接墊224a、224b、 224c。該5蔓層226較佳係為一聚酿亞胺層（p〇iyijj|ide

00543-TW-2. ptd 第12頁 571419 五、發明說明（6) layer) ’但其亦可以是二氧化矽層、氮化矽層或是由其他 熟悉該技蟄者熟知的護層材料形成。每個接墊2 2 4 a、 2 24b、22 4c係為凸塊下金屬層（亦即ϋβΜ23〇，參見第1 b圖 )所覆蓋’且該凸塊電極2 1 〇係分別設在覆蓋於接墊上之 UBM2 3 0。該基片2 2 2可以由一層半導體材料（例如矽、砷 化錄、灰化石夕、鑽石或是其他熟悉該技藝者熟知的基片材 料）所形成。該基片2 2 2包含複數個電子元件（例如電晶 體、電阻、電容以及電感），其係設計成經由I /〇(例如該 接塾2 2 4 b ' 2 2 4 c )與其它外部元件電性連接。 如第la圖及第lb圖所示，該半導體裝置2〇〇特徵在於具 有至少一未設有任何凸塊電極21 〇之接墊224a，但仍有凸 塊下金屬層230 (未示於第丨3圖）設於其上。該接墊224& 可以是一用以容許測試晶片2 2 〇之測試接墊。一適合但非 限定的半導體裝置製程係連同圖示中的第2a圖至第2f 圖描述於此。 參照第2a圖，一半導體晶片22〇包含一基片222、接墊 224a、224b、224c以及一護層226。如圖所示，該護層226 較佳覆蓋到每一個接墊對立於基片的頂部邊緣，而只留下 其中間表面部分裸露於該護層。所提供之該半導體晶片 2 2 0可為晶圓（包含複數個晶片）的形式，其可皆為相同 設計或不同設計。 多第2 b圖，在该晶片2 2 〇上形成一凸塊下金屬層2 3 〇 (較佳具有一鈦-鎢製的阻障層以及一金製的種層（未示 於圖中）的堆疊結構），使得該凸塊下金屬層23〇覆蓋每

00543-TW-2. ptd 第13頁 571419 五、發明說明（Ό 個接墊之裸露部分，並且延伸覆蓋於該晶片22〇上之護層 2 2 6，用以在後續之電鍍步驟中容許電流流動。詳細言 之，一鈦-鎢阻障層係濺鍍沈積跨越該護層226包括該接墊 224a 224b 224c，並且一金種層係濺鍍沈積在該阻障層 參照第2C圖，在塗佈一光阻層240及將其圖案化之後， 金（或焊錫）係電沈積在該光阻之開口部分，以製得該凸 塊^極2 1 Q ’ #著’纟除剩下之光阻係（參見第2d圖）。 值得注意的是，該接墊2 24a係未設有任何凸塊電極。 參…第2 e圖，以習知技術例如印刷形成一主要由樹脂混 合物，感光性材料組成之光阻層（該感光性材料使光阻層 光可疋義），然後將該光阻層感光並顯影後以形成一光阻 圖案该光阻圖案包含第一部份2 5 2設於該凸塊電極上， 以及第二部份2 5 4設於該凸塊下金屬層上與該未設有任何 凸塊電極之接墊22 4a對應的位置。可以理解的是，該感光 步驟可以利用先前用以定義護層開口之光罩達成，藉此有 效減低製造成本。 參照第2f圖，以該複數個凸塊電極21〇以及該光阻圖案 為二遮蔽加以蝕刻該凸塊下金屬層23〇 ;接著，移除剩下 之光阻而製得示於第lb圖之半導體裝置2〇〇。詳細言之， 利用偏好攻擊凸塊下金屬層23〇之蝕刻劑（相對於:塊電 極選擇性地移除未被凸塊電極2 1 0以及光阻圖案覆蓋 之多餘的凸塊下金屬層2 30。值得注意的是，該光二圖= 之第二部份2 5 4係保護該未設有任何凸塊電極之接墊 第14頁 00543-TW-2. ptd 571419 五、發明說明（8) 2 2 4a。因此’該該光阻圖案之第二部份254能有效改善過 敍刻的=題（其係導因於對完全將多餘的凸塊下金屬層蝕 刻掉的需求）’藉此容許將多餘的凸塊下金屬層移除而不 會損壞晶片内部的電路。 第1 c圖所示為根據本發明另一實施例之半導體裝置 3 0 0 °如圖所示，該半導體裝置3 0 0之特徵在於具有至少一 ，以連接兩接墊2 2 4b、2 24c之導電線路310。值得注意的 疋’该導電線路3 1 〇係以與該凸塊下金屬層2 3 〇相同之材料 形成。在此貫施例中，該導電線路3丨〇係用來連接兩個I /〇 接墊2 2 4 b、2 2 4 c用以合併訊號輸出。一適合但非限定的半 導體裝置3 0 0製程係連同圖示中的第仏圖至第仏圖描述於 此。參照第3 a圖，以與前述大致相同的方式，將一凸塊下 金屬層2 3 0形成在該基片上，然後在該凸塊下金屬層2 3 〇上 與接塾2 24b、22 4c對應的位置，選擇性地形成複數個凸塊 電極2 1 0。參照第3 b圖，將形成一特定之光阻圖案，使其 第一部分322設於該凸塊電極21〇，第二部分324對應於接 塾22 4a ’以及使其第三部分326設於該凸塊下金屬層上與 接墊2 2 4 b、2 2 4 c之間相對的位置。參照第3 c圖，以該複數 個凸塊電極2 1 0以及光阻圖案為遮蔽而加以蝕刻該凸塊下 金屬層230 ’藉此形成該導電線路31 〇 ;接著，移除剩下的 光阻而製得如第lc圖所示之半導體裝置3〇()。 第1 d圖所不為根據本發明另一實施例之半導體裝置 400。如圖所不’該半導體裝置4〇〇之特徵在於具有至少一 用以連接接塾2 2 4 c之導電線路4丨〇以及未設有任何凸塊電

00543-TW-2. ptd 第15頁 571419 五、發明說明（9) 極之接墊224b。值得注意的是，該導電線路310係以與該 凸塊下金屬層2 3 〇相同之材料形成。一適合但非限定的半 導體裝置400製程係連同圖示中的第4a圖至第4c圖描述於 此。參照第4 a圖，以與前述大致相同的方式，將一凸塊下 金屬層230形成在該基片上，然後在該凸塊下金屬層230上 與接墊對應的位置，選擇性地形成複數個凸塊電極2 1 0 (只有一個示於第4a圖）。值得注意的是，本實施例中接 墊22 4a、224b係未設有任何凸塊電極。參照第4b圖，將形 成一特定之光阻圖案，使其第一部分4 2 2設於該凸塊電極 210之上，第二部分424對應於接墊224a、224b，以及使其 第三部分426設於該凸塊下金屬層上與接墊224b、224c之 間對應的位置。參照第4 c圖，以該複數個凸塊電極2 1 〇以 及光阻圖案為遮蔽而加以蝕刻該凸塊下金屬層2 3 〇，藉以 七成a亥導電線路4 1 〇 ;接著，移除剩下的光阻而製得如第 Η圖所示之半導體裝置4〇〇。 第1 e圖所示為根據本發明另一實施例 如圖…該半導體裝置5〇。之特徵少一 电線路5 10用以連接未設有任何凸塊電極之接墊224^以 =墊224b。值得注意的是，該導電線路51〇係以與該凸 體梦=層2 3 〇相同之材料形成。一適合但非限定的半導 ^ foo製程係連同圖示中的心圖至第5c圖描述於 上圖’將一凸塊下金屬層23〇形成在該基片 擇：：將複數個凸塊電極21〇 (只有一個示於第5 &擇性地以與前述第4a圖大致相同的

571419 五、發明說明（ίο) 墊2 2 4 a、2 2 4 b係未設有任何凸塊電極。參照第5 b圖，形成 一特定之光阻圖案，使其第一部分5 22對應於接墊2 24a、 2 2 4b以及第二部分524設於該凸塊下金屬層上與接墊 2 24a、2 24b之間對應的位置。參照第5c圖，以該複數個凸 塊電極2 1 0以及光阻圖案為遮蔽而加以蝕刻該凸塊下金屬 層2 3 0，藉此形成該導電線路5 1 0 ;接著，移除剩下的光阻 而製得如第le圖所示之半導體裝置500。 第6 a圖所示為根據本發明另一實施例之半導體裝置 6 0 0。如圖所示，該半導體裝置6 〇 〇之特徵在於具有一電源 面6 1 0直接形成在半導體晶片2 2 0上用以提供源極電壓。參 照第6b圖，該電源面可包含一第一金屬層6 1 2 (與該凸塊下 金屬層2 3 0係相同之材料形成），及一第二金屬層6丨4 (與該 凸塊電極2 1 0係相同之材料形成）。一適合但非限定的半導 體裝置600製程係描述如下。首先，將一凸塊下金屬層形 成於整個半導體晶片22 0的表面上。然後將複數個凸塊電 極2 1 0以與前述第2 c圖大致相同的方式，選擇性地形成在 該凸塊下金屬層上與接墊對應的位置，並且將金屬層6 i 4 形成在該凸塊下金屬層上。最後，以該複數個凸塊^極 210以及該金屬層614為一遮蔽蝕刻該凸塊下金屬層，其中 該金屬層614以及其下之凸塊下金屬層（亦即該金3屬層/612 )係一起構成該電源面6 1 〇。此外，如第6 c圖所示，該電 源面61 0可僅由一與該凸塊下金屬層23〇相同材料之金屬私層 616構成。第6c圖所示之構造可藉由後述方法達成： '形成曰 一光阻圖案於該凸塊下金屬層上，並且以該複數個凸塊電

571419 五、發明說明（11) 極以及該光阻圖案為一遮蔽蝕刻該凸塊下金屬層，使得在 該光阻圖案下之凸塊下金屬層（亦即該金屬層6 1 6 )係保 持完整用以作為該電源面。在該電源面6 1 〇之下（亦即在 該金屬層612或金屬層616之下）有複數個接墊2 25 (僅有 兩個示於第6b圖以及第6c圖），因此來自電源面61〇之源 極電壓可經由接墊225而施加在該半導體裝置6〇〇上。 第7a圖至第7b圖所示係為根據本發明另一實施例之半導 體裝置70 0。如圖所示，該半導體裝置7〇〇之特徵在於具有 一用，接墊2 24b、224c之導電線路71〇。該導電線路^、〇包 s第一金屬層712 (與該凸塊下金屬層係相同之材料形 成），及一第二金屬層7丨4 (與該凸塊電極係相同之材料形 成）。一適合^但非限定的半導體裝置700製程係描述於此。 貫先，以與前述大致相同的方式，將一凸塊下金屬層形成 於半導體晶片22 0之整個表面上。然後將複數個凸塊電極 210以與前述第2c圖大致相同的方式，選擇性地形成在該 凸塊下金屬層上與接墊對應的位置，並且將金屬層714形 成在該凸塊下金屬層上。最後，以該複數個凸塊電極21〇 以及该金屬層71 4為一遮蔽蝕刻該凸塊下金屬層，其中該 金屬層714以及其下之凸塊下金屬層（亦即該金屬層712^ 係保持完整而作為該導電線路7丨〇之一部分。 可以理解的是’本發明之導電線路310、410、510、710 可以是所要線路圖案之一部分，該線路圖案可以大致相同 的方式形成，用以連接該晶片22〇之多個接墊成為所要的 形式。

571419 五、發明說明（12) 雖然本發明已以前述較佳實施例揭示，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍内，當可作各種之更動與修改。因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。

00543-TW-2.ptd 第19頁 571419 圖式簡單說明 【圖示說明】 為了讓本發明之上述和其他目的、特徵、和優點能更明 顯，下文特舉本發明較佳實施例，並配合所附圖示，作詳 細說明如下。 第la 圖 根 據 本 發 明 實施 例 之 半導 體 裝 置 上 視 圖 第lb 圖 沿 第 1 a 圖 1 b - 1 b線之剖不圖 ， 第1 c 圖 根 據 本 發 明 另 一實 施 例 之半 導 體 裝 置 剖 示 圖； 第Id 圖 根 據 本 發 明 另 一實 施 例 之半 導 體 裝 置 剖 示 圖， 第1 e 圖 根 據 本 發 明 另 一實 施 例 之半 導 體 裝 置 剖 示 圖； 第2a 圖至第 2f 圖 ； 其 係 用以 說 明 第lb 圖 所 示 半 導 體 裝置 之製程主要步驟剖示圖； 第3a圖至第3c圖··其係用以說明第lc圖所示半導體裝置 之製程主要步驟剖示圖； 第4a圖至第4c圖：其係用以說明第Id圖所示半導體裝置 之製程主要步驟剖示圖； 第5a圖至第5c圖：其係用以說明第le圖所示半導體裝置 之製程主要步驟剖示圖； 第6a 圖 根 據本發 明 另一 實施例之半 導 體 裝 置 上 視 圖， 第6b 圖 沿 第6a圖 6b - 6 b線之剖示圖 ， 第6c 圖 根 據本發 明 另一 實施例之半 導 體 裝 置 剖 示 圖； 第7a 圖 根 據本發 明 另一 實施例之半 導 體 裝 置 上 視 圖， 第7b 圖 沿 第7a圖 7b -7 b線之剖示圖： :及 第8a 圖至第 8f圖： 其 係用 以說明一習 用 半 導 體 裝 置 製程 主要步驟剖示圖。

00543-TW-2. ptd 第20頁 571419 圖式簡單說明 【圖號說 明 ] 100 半 導 體 裝 置 110 凸 塊 電 極 120 晶 片 122 基 片 124 接 塾 124a 測 言式 接 墊 130 凸 塊 下 金 屬層 200 半 導 體 裝置 210 凸 塊 電 極 220 晶 片 222 基 片 2 24 a 接 墊 2 24b 接 墊 224c 接 墊 225 接 墊 226 護 層 230 凸 塊 下 金 屬層 240 光 阻 層 252 第 —_ 一 部 份 254 第 二 部 份 300 半 導 體 裝 置 310 導 電 線 路 322 第 一 部 份 324 第 二 部 份 326 第 二 部 分 400 半 導 體 裝置 410 導 電 線 路 422 第 一 部 份 424 第 — 部 份 426 第 三 部 分 500 半 導 體 裝 置 510 導 電 線 路 522 第 一 部 份 524 第 二 部 份 600 半 導 體 裝 置 610 電 源 面 612 第 一 金 屬 層 614 第 二 金 屬層 616 金 屬 層 700 半 導 體 裝置 710 導 電 線 路 712 第 金 屬層 714 第 金 屬 層

00543-TW-2. ptd 第21頁

Claims (1)

1. 571419 六、申請專利範圍 1、 一種半導體裝置，其包含： 一基片具有一介電層設於其上； 複數個接墊設於該基片上，其中每個接墊至少有部分裸 露於該基片上之介電層； 凸塊下金屬層覆蓋每個接墊之裸露部分；及 複數個凸塊電極選擇性地設於該覆蓋在複數個接墊上之 凸塊下金屬層，其中至少一接塾係未設有任何凸塊電極。 2、 依申請專利範圍第1項之半導體裝置，其中該凸塊電極 係為金凸塊，且該凸塊下金屬層包含一鈦-鎢製的阻障層 形成在該接塾上以及一金製的種層形成在該阻障層上。 3、 依申請專利範圍第1項之半導體裝置，其另包含一導電 線路用以連接至少兩個接墊，該導電線路係以與該凸塊下 金屬層相同之材料形成。 4、 依申請專利範圍第3項之半導體裝置，其中該凸塊電極 係為金凸塊，且該凸塊下金屬層包含一鈦-鎢製的阻障層 形成在該接墊上以及一金製的種層形成在該阻障層上。 5、 依申請專利範圍第3項之半導體裝置，其中至少一個互 相連接的接墊係未設有任何凸塊電極。 6、 依申請專利範圍第5項之半導體裝置，其中該凸塊電極

   00543-TW-2. ptd 第22頁 571419 六、申請專利範圍 係為金凸塊，且該凸塊下金屬層包含一鈦-鎢製的阻障層 形成在該接墊上以及一金製的種層形成在該阻障層上。 7、 依申請專利範圍第1項之半導體裝置，其另包含另一未 設有任何凸塊電極之接墊，以及一導電線路用以連接該未 設有任何凸塊電極之接墊，該導電線路係以與該凸塊下金 屬層相同之材料形成。 8、 依申請專利範圍第7項之半導體裝置，其中該凸塊電極 係為金凸塊，且該凸塊下金屬層包含一鈦-鎢形成之阻障 層在該接墊上以及一金形成之種層形成在該阻障層上。 9、 依申請專利範圍第1項之半導體裝置，其中該基片包含 複數個電子元件設計用來與一外部電路經由該接墊電性連 接。 10、 一種半導體裝置製造方法，其包含： 提供複數個接墊於一基片上，其中每個接墊至少有部分 裸露於該基片上之一介電層； 形成一凸塊下金屬層於該基片上，使得該凸塊下金屬層 覆蓋每個接墊之裸露部分並且延伸覆蓋於該基片上之介電 層； 將複數個凸塊電極選擇性地形成在該凸塊下金屬層上對 應於接墊的位置，其中至少有一接墊係未設有任何凸塊電

   00543-TW-2. ptd 第23頁 571419 六、申請專利範圍 極； 形成一光阻圖案包含一第一部分設於該凸塊下金屬層上 對應於該未設有任何凸塊電極之接墊的位置； 以該複數個凸塊電極以及該光阻圖案為一遮蔽蝕刻該凸塊 下金屬層；及 移除該光阻圖案。 1 1、依申請專利範圍第1 0項之半導體裝置製造方法，其中 該凸塊電極係為金凸塊，且該凸塊下金屬層形成步驟係包 含： 形成一鈦-鎢製的阻障層覆蓋每個接墊之裸露部分並且 延伸覆蓋於該基片上之介電層；及 形成一金製的種層形成在該阻障層上。 1 2、依申請專利範圍第1 0項之半導體裝置製造方法，其中 該光阻圖案另包含一第二部分設於該凸塊下金屬層上至少 兩個接墊之間的位置，使得在蝕刻該凸塊下金屬層之步驟 後形成一導電線路用以連接該至少兩個接墊。 1 3、依申請專利範圍第1 0項之半導體裝置製造方法，其中 該光阻圖案另包含一第三部分於該複數個凸塊電極上。 1 4、依申請專利範圍第1 2項之半導體裝置製造方法，其中 至少一個互相連接的接塾係未設有任何凸塊電極。

   00543-TW-2. ptd 第24頁 571419 六、申請專利範圍 1 5、依申請專利範圍第1 4項之半導體裝置製造方法，其中 該凸塊電極係為金凸塊，且該凸塊下金屬層形成步驟係包 含： 形成一鈦-鎢製的阻障層覆蓋每個接墊之裸露部分並且 延伸覆蓋於該基片上之介電層；及 形成一金製的種層形成在該阻障層上。 1 6、依申請專利範圍第1 0項之半導體裝置製造方法，其中 在該凸塊電極形成步驟中，至少兩個接墊係未設有任何凸 塊電極，並且該光阻圖案另包含一第二部分設在凸塊下金 屬層上兩個未設有任何凸塊電極之接墊之間的位置，使得 在蝕刻該凸塊下金屬層之步驟後形成一導電線路用以連接 該至少兩個未設有任何凸塊電極之接墊。 1 7、依申請專利範圍第1 6項之半導體裝置製造方法，其中 該凸塊電極係為金凸塊，且該凸塊下金屬層形成步驟係包 含： 形成一鈦-鎢製的阻障層覆蓋每個接墊之裸露部分並且 延伸覆蓋於該基片上之介電層；及 形成一金製的種層形成在該阻障層上。 1 8、依申請專利範圍第1 0項之半導體裝置製造方法，其中 該基片包含複數個電子元件設計用來與一外部電路經由該

   00543-TW-2. ptd 第25頁 571419 六、申請專利範圍 接墊電性連接。 19、一種半導體裝置，其包含： 一半導體晶片具有一介電層設於其上以及複數個接墊， 其中每個接墊至少有部分裸露於該半導體晶片之介電層； 凸塊下金屬層覆蓋該接墊之裸露部分；及 複數個獨立的凸塊電極選擇性地設於該覆蓋在接墊上之 凸塊下金屬層；及 一電源面直接形成在該半導體晶片之介電層上用以提供 源極電壓，並且電性連接至少兩接墊。 2 0、依申請專利範圍第1 9項之半導體裝置，其中該電源面 包含一第一金屬層，該第一金屬層係以與該凸塊下金屬層 相同之材料形成。 2 1、依申請專利範圍第2 0項之半導體裝置，其中該電源面 另包含一第二金屬層，該第二金屬層係以與該凸塊電極相 同之材料形成。 2 2、依申請專利範圍第2 1項之半導體裝置，其中該凸塊電 極係為金凸塊，且該凸塊下金屬層包含一鈦-鎢製的阻障 層形成在該接塾上以及一金製的種層形成在該阻障層上。 23、一種半導體裝置製造方法，其包含：

   00543-TW-2. ptd 第26頁 571419 丨丨…麵 ^、、申清專利範圍 趣ί ^设數個接墊於一基片上，其中每個接墊至少有部分 稞1於咸基片上之一介電層； =凸塊下金屬層於該基片上，使得該凸 】盖母個接塾之裸露部分並且延伸覆蓋於該基片上之 將複數個獨立 層上對應於接墊 成一金屬層於該 接墊之上；及 的凸塊電極選擇 的位置，並且以 凸塊下金屬層上 性地形成在該凸 該凸塊電極相@ ，該金屬層係位 塊下金屬 之材料形 於至少兩 以該複數個凸塊電極以及該金屬層為一遮蔽蝕 下金屬層，其中該金屬層以及其下之凸塊下金 =凸塊 作為電源面用以提供源極電壓。 g糸一起 2 4、依申請專利範圍第2 3項之半導體裝置製造方 该凸塊電極係為金凸塊，且該凸塊下金屬層形 ♦，其中 含： 取4 v驟係包 形成一鈦-鎢製的阻障層覆蓋每個接墊之裸露、 延伸覆蓋於該基片上之介電層；及 σ刀並且 形成一金製的種層形成在該阻障層上。 、一種半導體裝置製造方法 提供複數個接墊於一基片上 裸露於該基片上之一介電層； ，其包含： ，其中每個接，至少有部分 形成一凸塊下金屬層於該基片上，使得該凸塊下八 i屬層

   571419 六、申請專利範圍 覆蓋每個接墊之裸露部分並且延伸覆蓋於該基片上之介電 層； 將複數個凸塊電極選擇性地形成在該凸塊下金屬層上對 應於接墊的位置； 形成一光阻圖案於該凸塊下金屬層上； 以該複數個凸塊電極以及該光阻圖案為一遮蔽蝕刻該凸 塊下金屬層，使得在該光阻圖案下之凸塊下金屬層係保持 完整用以提供源極電壓；及 移除該光阻圖案。 26、 依申請專利範圍第25項之半導體裝置製造方法，其中 該凸塊電極係為金凸塊，且該凸塊下金屬層形成步驟係包 含： 形成一鈦-鎢製的阻障層覆蓋每個接墊之裸露部分並且 延伸覆蓋於該基片上之介電層；及 形成一金製的種層形成在該阻障層上。 27、 一種半導體裝置，其包含： 一基片具有一介電層設於其上； 複數個接墊設於該基片上，其中每個接墊至少有部分裸 露於該基片上之介電層； 凸塊下金屬層覆蓋每個接墊之裸露部分；及 複數個凸塊電極分別設於該覆蓋在複數個接墊上之凸塊 下金屬層；及

   00543-TW-2. ptd 第28頁 571419 六、申請專利範圍 一導電線路設於該基片之介電層上，用以連接至少兩個 接墊。 2 8、依申請專利範圍第2 7項之半導體裝置，其中該導電線 路包含一第一金屬層，該第一金屬層係以與該凸塊下金屬 層相同之材料形成。 2 9、依申請專利範圍第2 8項之半導體裝置，其中該導電線 路另包含一第二金屬層，該第二金屬層係以與該凸塊電極 相同之材料形成。 3 0、依申請專利範圍第2 7項之半導體裝置，其中該凸塊電 極係為金凸塊，且該凸塊下金屬層包含一鈦-鎢製的阻障 層形成在該接塾上以及一金製的種層形成在該阻障層上。 3 1、一種半導體裝置製造方法，其包含： 提供複數個接墊於一基片上，其中每個接墊至少有部分 裸露於該基片上之一介電層； 形成一凸塊下金屬層於該基片上，使得該凸塊下金屬層 覆蓋每個接墊之裸露部分並且延伸覆蓋於該基片上之介電 層； 將複數個凸塊電極選擇性地形成在該凸塊下金屬層上對 應於接墊的位置，並且以該凸塊電極相同之材料形成一金 屬層於該凸塊下金屬層上至少兩個接墊之間的位置；及

   00543-TW-2. ptd 第29頁 571419

   00543-TW-2. ptd 第30頁