TW565886B - Method of etching ferroelectric layers - Google Patents

Method of etching ferroelectric layers Download PDF

Info

Publication number
TW565886B
TW565886B TW091117927A TW91117927A TW565886B TW 565886 B TW565886 B TW 565886B TW 091117927 A TW091117927 A TW 091117927A TW 91117927 A TW91117927 A TW 91117927A TW 565886 B TW565886 B TW 565886B
Authority
TW
Taiwan
Prior art keywords
patent application
item
nitrogen
gas
scope
Prior art date
Application number
TW091117927A
Other languages
English (en)
Inventor
Hideyuki Yamauchi
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW565886B publication Critical patent/TW565886B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

565886 A 7 ---—__ B7 五、發明説明() 發明領祕 (請先閲讀背面之注意事項再塡寫本頁) 本發明係關於鐵電材料的蝕刻,更明確地說,係關於 使用含碳氣體和含氮氣體來蝕刻鐵電材料層。 發明背景:_ 鍅酸鈦酸鉛(PZT),一種鐵電氧化物材料,通常被用在 記體體單元的應用上。各種處理PZT的方法在技藝中已被 討論過。為了蝕刻PZT,包含三氣化硼(BCh)氣體和氬氣(A0 的製程氣體已被使用過。但是,用三氣化硼(BCl3)氣體和氬 氣(Ar)來姓刻ρζτ層已被發現會造成該ρζτ層的側邊被蝕 刻。此側姓可能會導致隨後製程步驟的各種問題。例如, 當形成一絕緣層在該PZT層上時,側蝕會導致絕緣層之階 梯覆蓋率(step coverage)不足。此外,該ρζτ層側蝕的變異 可能會導致由其所形成的記憶體單元具有不同的電容率, 而造成不可靠的電效能。因此,存在減少ρζτ層之側蝕的 需要。 發明目的及槪诫: 經濟部智慧財產局員工消費合作社印製 本發明之實施例係關於一種具有有限的側蝕之蝕刻一 PZT基的鐵電材料層的方法。在本發明之一實施例中,一 蝕刻製程含有使用一製程氣體來蝕刻一 ρζτ基的鐵電材料 層,其中該製程氣體包含三氣化硼氣體以及至少一種辅助 氣體係選自一例如氫氟碳化物(hydr〇nur〇carb〇n)之含碳氣 體以及-含氣氣體所組成的群組中。該至少一種辅助氣體 第4頁
本紙張尺度適用中國國家標準(CNS)A4規格(21〇x297&D 565886
五、發明説明()
Μ I I I 可以包含,例如,三氟甲烷(CHF3)、乙烯(C2h4)、氮氣(N2)、 (請先閲讀背面之注意事項再填寫本頁) 二氟化氮(NF3)、或其組合物,該製程氣體可以進一步包含 氬氣。輔助氣體的使用限制了側蝕。 在本發明之另一個實施例中,一種形成一具有配置在 第一電極和第二電極之間的介電物質部分的電容的方法被 提供。該製程含有蝕刻該第一傳導層以形成第一電極,該 pzt基的鐵電材料層然後利用含有三氣化硼和至少一種輔 助氣體選自一含碳氣體和一含氮氣體所組成的群組中之製 程氣體來蝕刻,該第二傳導層然後被蝕刻以形成第二電 極。 1式簡單說明: 因此上述之本發明的特性、優點和目的可以被達到並 且可以更詳細地被瞭解的方式’本發明之更詳細的描述, 簡短地在前面概述過,可以藉由參考繪製在如附的圖示中 之其實施例來得到。 經濟部智慧財產局員工消費合作社印製 但是需要注意的是,所附的圖示只繪示本發明之典型 的實施例,並因此不可被用來限制其範圍,因為本發明可 允許其他等效的實施例。 第1圖(a)-(j)為根據本發明之一實施例的基材在各個製程 階段期間的剖面圖; 第2圖(a)描繪一利用在此所述之本發明的實施例形成的介 電物質部分之概要剖面圖,第2圖(b)描繪一概要示 圖顯示利用一只由三氣化硼氣體和氬氣所組成的製 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格<210x297公釐) 565886 A7 B7 五、發明説明() 程氣體來蝕刻的該PZT層之剖面; 第3圖為一概要示圖顯示一可以被用來實施在此所述之本 發明的實施例之示範電漿蝕刻設備; 第4圖為一電路圖顯示一含有藉由根據在此所述之本發明 的實施例之蝕刻製程形成的記憶體單元之電容;以 及 第5圖為一圖示描繪可以利用在此所述之本發明的實施例 來蝕刻的鐵電材料之磁滯現象。 圖號對照說明: (請先閲fli背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 鐵電電容 2 基材 3 1白層 4 PZT層 5 銥層 6 二氧化矽層 7 光阻光罩 8 硬光罩 9 上銥電極 10 介電物質部分 11 上鉑電極 20 記憶體單元半導體裝置 30 蝕刻設備 31 蚀刻腔室 32 氣體供應源 33 高頻電源 34 溫度調節器 35 電極 36 基材支撐 36a 加熱器 40 側壁 發明詳細說明: 在此所描述的實施例係關於一種蝕刻一 PZT基的鐵電 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 565886 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明() 材料層的方法。第1圖UHj)係一基材在根據本發明之一實 施例之各個製程階段期間之剖面圖。如在第i圖(a)中所 示’一例如鉑(Pt)的傳導層3被形成在一基材2上。該基材 2可以是,例如,一半導體基材,例如一矽晶圓、一具有絕 緣層的矽晶圓例如形成在其上之二氧化矽(Si〇2)層、或一石夕 曰曰圓在其上已產出部分完成的半導體積體電路。用來形成 鉑層3的方法可以是,例如,一化學氣相沈積(CVD)方法或 一物理氣相沈積(PVD)方法。如在第1圖(b)中所示,一例 如一 PZT層4之鐵電材料層被形成在該第一鉑層3上,該 PZT層4可以由一物理氣相沈積(PVD)製程或一溶膠凝膠製 程(sol-gel process)來形成。接著,如在第1圖(幻中所示, 一例如一銥(Ir)層5之傳導層被形成在該ρζτ層4上,利用 一例如化學氣相沈積(CVD)或PVD之沈積方法。因此,形 成一由該鉑(Pt)層3、該PZT層4和該銥層5組成的多層薄 膜。 隨後,為了形成硬光罩在該多層薄膜上,二氧化矽(Si〇2) 層6被形成在該銥層5上,如在第1圖(d)中所示者。該二 氧化矽層6可以藉由,例如,一使用四乙基氧矽烷(TE〇s) 和氧氣做為原始材料(raw material)之電漿化學氣相沈積法 來形成。之後,一光阻層(未示出)被施加在該二氧化矽層6 上,該光阻層然後經由一具有預定圖形之光罩來曝光,如 第1圖(e)中所示,光阻光罩7因此而形成。該光阻光罩7 然後被用來蝕刻該二氧化矽層6,如第1圖(f)中所示。該 蝕刻可以利用,例如,一適於做二氧化矽層蝕刻之電漿蝕 第7頁 (請先閱讀背面之注意事項再填寫本頁) 夢· 訂· 線_ 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 565886 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 刻設備來施行。一製程氣體包含,例如,氣氣(ci2)和四氟 化碳(CF4),可以被用來施行該二氧化矽層的蝕刻。在蝕刻 該二氧化矽層之後,該光阻光罩7利用灰化法(ashing)來去 除,由此,硬光罩8被形成,如第1圖(g)中所示者。 在該硬光罩8形成之後,該基材2被置放在一預定的 電漿蝕刻設備之蝕刻腔室内。在該基材2被放置在該蝕刻 腔室内之後,一基材支撐的溫度被維持在一不低於250度 並且不高於400度的範圍内。該溫度可以是,例如,31〇 度。當該基材2的溫度穩定在310度之後,製程氣體被引 入該蝕刻腔室中。該銥層5被硬光罩8覆蓋的部分未被蝕 刻,因此形成了上銥電極9,如在第1圖(h)中所示者。用 來蝕刻該銥層5的製程氣體可以包含氣氣和氧氣。 線 經濟部智慧財產局員工消費合作社印製 在該銀電極形成之後,該PZT層4在與用來蝕刻該銥 層5同樣的餘刻腔室内被餘刻。該ρζτ層4的#刻可以在 實質上與蝕刻該鉑層3期間同樣的基材溫度下施行。一製 程氣體含有三氣化硼氣體、氬氣和例如氟氫碳化物 (fhxorohydrocarbon),例如三氟甲烷(Chf3)之含碳氣體可以被用 來餘刻該PZT層4。可用來蝕刻該ρζτ層4的蝕刻條件係, 例如,三氯化硼氣體之流動速率為一秒鐘4〇標準立方公分 (seem)、氬的流動速率為9〇sccin、三氟甲烷之流動速率為 5sccm、腔至壓力約2·〇帕(15毫托)、用來產生電漿的電力 輸出為15 00瓦、基材偏壓輸出為15〇瓦、以及基材溫度為 310度。餘刻PZT層4的結果是,該PZT層4未被硬光罩8 和銀電極9覆蓋的部分被移除,因此形成介電物質部分 第8頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐 565886 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明() 1〇,如在第1圖(i)中所示者。 接著,三氣化硼氣體和氬氣的供應停止,並且氣氣和 氧氣被供應以钮刻該鉑層3 ^在蝕刻該鉑層3之後,上鉑電 極11形成,並且一鐵電電容1的結構完成,如在第1圖(j) 中所示者。該硬光罩8可以留在該半導體裝置内不被移除。 或者’該硬光罩8可以藉由利用氫氟酸溶液蝕刻該硬光罩8 來移除。 第2圖(a)描繪一利用上述之方法所形成的該介電物質 部分1 0之概要剖面圖。此剖面圖係基於一掃瞄式電子顯微 鏡(SEM)的照片所製作。由ρζτ所組成之介電物質部分 的側壁實質上是均勻的,因此表示側蝕已經利用上述之方 法被有效地防止。 為了做比較’第2圖(b)描繪一由形成在一釕層3〇上的 PZT層所形成的該介電物質部分4〇之概要剖面圖。該介電 物質部分40在沒有供應三氟甲烷的情況下被蝕刻。如在第 2圖(b)中所示,一突出物被形成在該ρζτ層4的側壁4〇上。 該突出物的存在顯示出在該ΡΖΤ層4的蝕刻期間發生顯著 的側Ί虫。 不希望被任何特定的理論或機制所限制,發明人相信 該ΡΖΤ層的側钱係被碳,明確地說是,例如由三敗甲烧分 解所產生之含碳部分之有機物質附著在該^了層4的22 40所防止。 供應至該腔室的含碳氣艎,例如三氟甲烷,的流動速 率是’在一例示的實施例中,不比lsccm小。當該含碳氣 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱) ----- ...........#.........訂.........,· (請先閱讀背面之注意事項再填寫本頁} 565886 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 體的流動速率小於1 sccm時,侧蝕效應的防止可能會不足, 因為碳或由例如三氟甲烷之分解所產生的有機物質無法充 分地覆蓋該侧壁。此外,若含碳氣體之流動速率大於 lOsccm ’附著在該侧壁4〇上的材料可能會太厚並剝落,因 此無法防止側蝕。 此外’該含碳氣體可以在相對於蝕刻期間所供應的製 程氣體之總流動速率不低於1%莫耳分率的流動速率來供 應。咸信若該含碳氣體相對於三氯化硼氣體的比率太低的 活’側姓會因為附著在該側壁之物質的量不足而無法被防 止。也相信若該含碳氣體以大於10%莫耳分率的濃度被供 應’該含碳氣體會抑制該PZT層4的蝕刻。 線· 經濟部智慧財產局員工消費合作社印製 在本發明之另一個實施例中,用來蝕刻該PZT層4的 製程氣體含有一例如氮氣之含氮氣體。該含氮氣體的流動 速率可以在一秒鐘i標準立方公分(sccm)和l〇sccm之間。 此外,該含氮氣體相對於該總製程氣體流動速率的比率可 以在1%莫耳分率和1〇%莫耳分率之間。不希望被任何特 定的理論或機制所限制,發明人相信產生在該電漿内的例 如氮游離基和氮離子之活性氮種類與其他氣體之反應產物 結合形成了附著在該PZT層側壁的產物以防止該側壁蝕 刻。含氮氣體的使用可以導致側壁蝕刻被防止,因為電漿 内之氮游離基和氮離子的產生、。 在本發明之一實施例中,當蝕刻該PZT層4時,該製 程氣體包含三氣化硼、一含碳氣體以及一含氮氣體。該含 氮氣體的流動速率可以在實質上與該三氟甲烷氣體的流動 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 565886 A7 B7 五、發明説明() 速率相等。 第3圖顯示用來蝕刻該銥層5、該鉑層3、以及該PZT 基的鐵電材料層4之電漿蝕刻設備。該基材2,在其上形成 一多層薄膜之後,被置於一蝕刻.設備30之蝕刻腔室3 1内。 該電漿蝕刻設備30含有該蝕刻腔室3 1、一氣體供應源32、 一高頻電源33、一溫度調節器34和一氣體排出系統(未示 出)。一用來供應高頻電力之電極35,以及一用來承載基材 2的基材支撐36被配置在該蝕刻腔室31中。該基材支撐 36具有,例如,一配置在其中的加熱器36a。該加熱器36a 係由該溫度調節器34來控制,因此該基材支撐36的溫度 可以被設定至一預定的溫度。放置在該基材支撐36上的該 基材2的溫度係由該基材支撐36的溫度來決定。在該電漿 餘刻設備30内,該基材支撐36的溫度可以被升至,例如, 約400度,為一在適於蝕刻該ρζτ基的鐵電材料層4的溫 度範圍内。在被放置在該基材支撐36上之後,該基材2被 維持在一超過1 00度之溫度中。 第4圖係一範例的電路圖顯示一含有一鐵電電容i和 一場效電晶體(FET)之記憶體單元半導體裝置20 。該電容 係利用根據在此所述的實施例之蝕刻製程所形成。該電容1 含有例如在第1圖(i)中所示的該介電物質部分1 〇之介電物 質部分。該介電物質部分1 〇係鐵電材料並因而將顯現磁滯 特性’如在第5圖中所描繪者,因此提供該裝置20 —記憶 體的效應。在第5圖中,該橫座標表示一施加的電場,而 該縱座標表示極化(p〇larizati〇n) 〇 第11頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂· 線_ 經濟部智慧財產局員工消費合作社印製 565886 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 使用本發明之蝕刻製程,該PZT層的側蝕被防止了。 使用本發明之方法製造之半導體裝置在所形成之裝置的可 靠度改善這一方面是有利的。 訂- 本發明之範圍不被侷限在上面所討論的實施例中。例 如,當在上面描述之該傳導層為銥(Ir)和鉑(Pt)層時,其他 材料,包括例如釕(Ru)和諸如此類之其他貴金屬,以及例 如二氧化銥(Ir〇2)和二氧化釕(Ru〇2)之導電氧化物也可以 被使用。此外,當在上面描述之該鐵電材料層為一 PZT層 時,該鐵電材料層可能包含其他例如鑭(La)、鈮(Nb)和鉍(Bi) 等之元素。此外,上面的描述詳盡敘述了使用該蝕刻方法 來生產一電容的方式,但本發明之蝕刻方法也可以用來形 成其他裝置。此外,當在上面描述之該硬光罩為一二氧化 矽層時,含有一矽基的無機絕緣層之硬光罩或由氮化紙所 組成的硬光罩也可以被使用。 相同地,該含碳氣體並不限於三氟甲烷。一般來說, 其可以是一由化學式CxHy或CxHyFz來表示的化合物,例如 乙烯(C2H4)。此外,該含氮氣體並不限於氮氣,並且可以包 含,例如,三氟化氮(NF3)。 經濟部智慧財產局員工消費合作社印製 當前面所述者係指向本發明之實施例時,本發明之其 他以及進一步的實施例可以在不背離其基本範圍下被設計 出來,並且其範圍係由如下之申請專利範圍所界定。 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇X297公釐)

Claims (1)

  1. 5
    ............... (請先閲讀背面之注意事項再填寫本頁} ^蝕刻一鐵電材料層的方法,該方法至少包含: 提供一含有一鐵電材料層的基材;以及 供給一製程氣體含有三氣化蝴和至少—種輔助氣體係 自一含碳氣體以及一含氮氣體所組成的群組中。 2·二申請專㈣圍第i項所述之方法,其巾上述之製程氣體 含有三氣化硼、一含碳氣體以及一含氮氣體。 3 ·如申請專利範圍帛2項所述之方法,其中上述之含碳氣體 的流動速率實質上與該含氮氣體的流動速率相 •如申請專利範圍第1項所述之方法,其中上述之至少一種 輔助氣體的流動速率不低於lsccm並且不高於。 5·如申請專利範圍第丨項所述之方法,其中上述之至少一種 輔助氣體的流動速率相對於在蝕刻期間供應的製程氣體 之總流動速率不低於1%莫耳分率並且不高於10%莫耳 分率。 經濟部智慧財產局員工消費合作社印製 6·如申請專利範圍第i項所述之方法,其中上述之含碳氣體 係選自三氟曱烷(CHF3)和乙烯((^Η4)所組成的群組中。 7·如申請專利範圍第1項所述之方法,其中上述之含氮氣體 係選自氮氣和三氟化氮(NF3)所組成的群組中。 第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇Χ297公楚) ABCD 565886 六、申請專利範圍 銀(Ir〇2)、以及二氧化釕((Ru〇2)所組成的群組中。 14.如申請專利範圍第n項所述之方法,其中上述之製程氣 體含有二氣化蝴、一含碳氣體以及一含氮氣體。 15·如申請專利範圍第11項所述之方法,其中上述之至少一 種輔助氣體具有不低於lsccm並且不高於l〇sccin的流動 速率。 16.如申請專利範圍第u項所述之方法,其中上述之至少一 種輔助氣體具有相對於在蝕刻期間供應的製程氣體之總 流動速率不低於1%莫耳分率並且不高於1〇%莫耳分率 的流動速率。 17·如申請專利範圍第u項所述之方法,其中上述之含碳氣 體係選自三氟曱烷和乙烯。 18.如申請專利範圍第11項所述之方法,其中上述之含氮氣 體係選自氮氣和三氣化氣。 19·如申請專利範圍第η項所述之方法,其中上述之製程氣 體進一步包含氬氣。 20·如申請專利範圍第n項所述之方法,其中上述之鐵電材 第15頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ...........0^.........、可.........$·· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
TW091117927A 2001-07-31 2002-08-08 Method of etching ferroelectric layers TW565886B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232528A JP2003059906A (ja) 2001-07-31 2001-07-31 エッチング方法およびキャパシタを形成する方法

Publications (1)

Publication Number Publication Date
TW565886B true TW565886B (en) 2003-12-11

Family

ID=19064442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091117927A TW565886B (en) 2001-07-31 2002-08-08 Method of etching ferroelectric layers

Country Status (4)

Country Link
US (1) US20030047532A1 (zh)
JP (1) JP2003059906A (zh)
TW (1) TW565886B (zh)
WO (1) WO2003012851A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496515B (zh) * 2009-09-09 2015-08-11 Ulvac Inc 基板處理裝置之運轉方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217665B2 (en) 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
WO2004093193A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置の製造方法
WO2004109773A2 (en) * 2003-05-30 2004-12-16 Tokyo Electron Limited Method and system for heating a substrate using a plasma
US6867053B2 (en) * 2003-07-28 2005-03-15 Infineon Technologies Ag Fabrication of a FeRAM capacitor using a noble metal hardmask
KR100732026B1 (ko) 2005-04-08 2007-06-27 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
JP4515956B2 (ja) * 2005-05-02 2010-08-04 株式会社日立ハイテクノロジーズ 試料のエッチング方法
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
JP2009266952A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp デバイスの製造方法及び製造装置
US10692759B2 (en) * 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443688A (en) * 1993-12-02 1995-08-22 Raytheon Company Method of manufacturing a ferroelectric device using a plasma etching process
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6211035B1 (en) * 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US6436838B1 (en) * 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
DE10039411A1 (de) * 2000-08-11 2002-02-28 Infineon Technologies Ag Strukturierung ferroelektrischer Schichten
US6620733B2 (en) * 2001-02-12 2003-09-16 Lam Research Corporation Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496515B (zh) * 2009-09-09 2015-08-11 Ulvac Inc 基板處理裝置之運轉方法

Also Published As

Publication number Publication date
WO2003012851A3 (en) 2003-04-24
US20030047532A1 (en) 2003-03-13
WO2003012851A2 (en) 2003-02-13
JP2003059906A (ja) 2003-02-28

Similar Documents

Publication Publication Date Title
TW591719B (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
TW512447B (en) Method for preventing corrosion of a dielectric material
TW517330B (en) Capacitor of semiconductor device and its manufacturing method
KR100269314B1 (ko) 플라즈마처리를이용한반도체장치의커패시터제조방법
US7115522B2 (en) Method for manufacturing semiconductor device
CN1624865A (zh) 以聚合物沉积控制光阻移除处理的关键尺寸的微负载方法
US6639317B2 (en) Semiconductor device in trench
TW565886B (en) Method of etching ferroelectric layers
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
TW200428658A (en) Method for fabricating a gate structure of a field effect transistor
US6296777B1 (en) Structuring process
TW444380B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW200532790A (en) Chamber cleaning method
JP5326361B2 (ja) 半導体装置の製造方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
TW463258B (en) Fabrication method of semiconductor integrated circuit device
JP2006060203A (ja) FeRAM用途のためのPt/PGOエッチングプロセス
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
TW582072B (en) Method for fabrication semiconductor device
JP3896123B2 (ja) 半導体装置の製造方法
JP5423056B2 (ja) 半導体装置の製造方法
KR100668832B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法
JP2006222283A (ja) 半導体装置の製造方法
TW311255B (en) Improved manufacturing method of stack capacitor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees