TW564494B - Growing copper vias or lines within a patterned resist using a copper seed layer - Google Patents

Description

564494 五、發明說明（1) [發明領域] 本發明有關一種積體電路裝置之製造方法，尤指一種 用於製造互連銅線或通孔之方法。 [發明背景] 在半導體產業中，有持續朝向於較高裝置密度之傾 向，為實現並持續這些已達到高密度者，努力朝向在半導 體晶圓上按比例縮小（例如，至次微米（s u b m i c r ο η)級）裝 置尺寸。為了達到如此高的裝置封裝密度，需要越來越小 之電路結構尺寸，這些電路結構尺寸包含互連線路之寬度 與間隔、以及金屬接觸通孔之間隔與直徑。 高解析度雕像術製程係應用以定義作為互連線路及通 孔之圖案，一般，雕像術參照處理用於轉移在不同介質 (media)之間的圖案，其為一種用於積體電路製造之技 術，其中石夕片（s i 1 i c ο n s 1 i c e )、晶圓係均勻地塗覆高感 度輻射薄膜、抗蝕劑。該薄膜係暴露於透過介於中間的主 要型板、光罩之輕射選擇區域的輕射源（例如光學光線、X 射線或電子束），而形成特定圖案。該微影術塗層通常為 適用於接收該主圖案之投射影像的高感度輻射塗層，一旦 投射該影像時，其不能磨滅地形成於該塗層中，該投射的 影像可為該主圖案之負像或正像，透過該光罩之塗覆的顯 影造成該影像區域在特定的溶劑顯影劑中變得更可溶解或 較不可溶解（視該塗層而定），將該更可溶解的區域在顯影 過程中移除以留下較不可溶解的抗蝕層而形成圖案化塗 層。

92089.ptd 第7頁 564494 五、發明說明（2) 應用微影 成成像抗#層 (dielectric 除該藉由抗蝕 餘層圖案轉移 盖塗層施加於 隙。然後拋光 化間隙之内， (multilevel 當現有用 時，仍有改善 困難的介電質 裝置之整體成 路裝置之技藝 之改進方法仍 [發明概述] 以下說明 認識。此概述 明之關鍵或關 之主要目的在 為之後描述的 本發明牽 發明之方法中 該圖案化塗層 線路及通 氧化物層 然後可應 出來的介 然後剝除 ’填補在 層直到僅 步驟以形 i ons) ° 路及通孔 有技術涉 該方法明 線路及通 ’對用以 要。 術以形成金屬 覆蓋於例如矽 1 ay er )之上， 層塗層而暴露 至該介電層， 該介電層之上 或餘刻該金屬 可採取額外的 interconnect 以形成金屬線 之空間，該現 钱刻與清洗； 本，且所得之 的狀況。因此 有未滿足的需 本發明之簡單概要以提 並非本發明之廣泛概觀 鍵性的元件，亦非用以 於以簡單的方式描述本 更詳細說明之序說。 涉到用於製造互連線路 ’將銅成長於在圖案化 可為抗餘層或介電質。 孔之典型的方法為形 的介電層 用非等向性钱刻法移 電層。由此，將該抗 抗餘層，將金屬之覆 該介電圖案中的間 部份金屬仍在該圖案 成多重金屬内連線 之技術係切實可行 及對於工程師而言為 顯地增加了積體電路 孔限制了用於積體電 形成金屬線路及通孔 供其某些態樣之基本 且並非用以確認本發 描述其範疇。此概要 發明之某些概念，做 及通孔之方法，在本 塗層中的開口之内’ 根據本發明之一個態

564494 五、發明說明（4) 層係形成於半導體基板之上，而成像抗蝕層則形成於該銅 種子層之上，藉此使該銅種子層僅暴露於間隙或開口之 内。藉由電鍍使銅成長於該圖案化開口之内，剝除抗蝕層 並且以介電塗層該銅電路結構，拋光以平坦化其表面並暴 露出該銅電路結構，該方法提供根據本發明之銅電路結 構，該銅電路結構帶有填以介電質之結構之間的空隙，而 完全不需要介電質蝕刻步驟。 該半導體基板包含半導體，典型地為矽，其他半導體 的例子可為砷化鎵、磷化銦，除了半導體的材料外，該半 導體基板可包含不同的元件及/或膜層，其包含金屬層、 阻障層、介電層、裝置結構、主動元件及被動元件包括矽 閘極、字元線、源極區、汲極區、位元線、基極射極、集 極、導電線路、導電通孔等。 方法1 0 0以動作1 0 2為開始，係於該半導體基板之上沉 積銅種子層，該銅種子層含有銅，該銅可為非合金的或可 為以一個或更多例如銘、鋅、錯、錫、鎳、|£、銀或金的 適當合金元件之形成。該鋼種子層可藉由任何適當的方法 而沉積，該適當的方法包含例如濺鍍沉積或化學氣相沉積 (CVD)，該種子層的厚度及覆蓋範圍視所應用之電鍍方法 而定，用有電電鍍（electroplating)時，該種子層通常為 連續的，而用無電電鍍（electroless plating)時，少於 100埃（A)之種子層即足夠，且該膜層可由金屬之島嶼所 構成。 動作1 0 4係以抗蝕層塗覆該半導體基板及該銅種子

Η 92089.ptd 第10頁 564494 五、發明說明（5) ^^ 層，該抗蝕層材質可為有機或無機的，該抗蝕層可為易、☆

可見光、紫外線光、或X射線影響之光阻，或者該抗餘層％ 可為電子束抗餘層或離子束抗餘層，可使用正性抗餘層戈 負性抗餘層。抗蝕層可包含例如經酸性觸媒所製得的盼駿 樹脂（novo lac)、聚第三丁氧基羰基羥基苯乙烯 (PB0C0S)、聚甲基丙烯酸甲酯（PMMA)、聚楓（p〇s)及聚甲 基異苯基銅（PMIPK)，該抗#層可化學地增強，抗餘層可 從一些來源買到，包含Shipley、Kodak、Hoechst Celanese Corporation、Clariant ' JSR

Microelectronics 、 Hunt 、 Arch Chemical 、 Aquamer 、 Brewer等公司。 該抗蝕層可藉由任何適當的方法塗佈，可視該塗佈材 質使用旋轉塗層、浸泡塗層或氣相沉積，例如可將1 5 7nm 感光光阻、1 93nm感光光阻、I線、Η線、G線、E線、中紫 外線 '深紫外線、或極強紫外線光阻旋轉塗層於該半導體 基板表面。

在一個實施例中，抗餘層塗層從約2 〇 〇埃至約2 〇，〇 〇 〇 埃之厚度，在另一個實施例中，該抗蝕層塗層從約5 0 0埃 至約1 0, 000埃之厚度，該厚度視所要的銅電路結構大小而 定，視應用而定之適當厚度作成例如在從約L 80 0埃至約 4,000埃、從約4,500埃呈約6,000埃、從約6,500埃至約8, 〇〇〇埃或從約8, 500埃至約10，000埃之範圍。 動作1 06為圖案化該抗蝕層塗佈，這牽涉到透過圖案 化光罩或標線將該抗蝕層暴露至光化輻射線，或以適當的

564494 五、發明說明（6) 溶劑顯影劑進行該抗蝕層之顯影，第2圖顯示具有該所得 結構之裝置10。裝置10包含基板12、銅種子層14及成像抗 蝕層塗層1 6。 除了習用的圖案化之外，可修整該抗蝕層。線路的密 度通常由該雕像術方法所限制，在該限制或解決下，在線 路之間的空隙約等於該等線路之寬度，藉由減少在線路之 間的空隙，修整可增加該等線路之寬度。因此，當藉由雕 像術方法而得以維持該最大化的線路寬度時，修整增加了 線路寬度以及線路導電性。 修整通常藉由蝕刻而實現，蝕刻可牽涉到物理方法、 化學方法或結合物理與化學的方法。物理方法包含發射濺 鍍或離子束研磨，物理方法對移除的材料之類型比較為非 選擇性的。結合物理與化學的方法包含反應性離子蝕刻 (reactive ion etching，RIE)及電漿餞刻（plasma etching)，可使用在反應性離子或電漿蝕刻中之氣體的例 子包含氧氣、例如四氟化礙之氟化合物、例如氯（c 12)、 氫、惰性氣體等氯化合物以及以上所述之組合。化學方法 包含濕#刻，例如可應用酸、驗或溶劑，視該抗#層塗層 之本質而定。可使用的酸包含氫氟酸、氫漠酸、亞硝酸、 填酸或醋酸；可使用的驗包含例如氫氧化鈉、氫氧化銨及 馨 氫氧化鉀等氫氧化合物；溶劑可為例如極性的水、或例如 非極性的二甲苯或甘醇（c e 1 1 u s ο 1 v e )、或例如中性之醇、 甲醇或乙醇。用於方法1 0 0中，選擇蝕刻方法以實質上地 避免移除該銅種子層之暴露部份。

92089.ptd 第12頁 564494 五、發明說明（7) 在一個實施例中，修整增加了至少1 0%的線寬，在另 一個實施例中，修整增加了至少2 5 %的線寬，在又一個實 施例中，修整增加了至少5 0 %的線寬。 動作108以銅電鍍，電鍍牽涉到無電電鍍或有電電 鍍。無電電鍍牽涉到藉由該種子層之互相影響所控制的自 動催化沉積或以在溶劑中之金屬鹽及化學還原劑沉積的 銅；有電電鍍牵涉到藉由從外部來源供應電子至包含該種 子層及沉積於該種子層之上的銅之電極，在任一個情況 下，銅電路結構1 8從該銅種子層之暴露部份成長以提供例 如第3圖中所示之結構。 電鍍以及其他除了發生在剝除該抗蝕層之前的修整以 外的行動係以適當的考量作為該抗#層之化學的及物理的 穩定性而實行，例如，該抗蝕層通常不暴露在超過約2 5 0 °C之溫度中，該抗蝕層較佳地不暴露在超過約2 0 0 °C之溫 度中。無電電鐘可對化學穩定性低之抗#層發生作用，因 此，在無電電鍍期間希望有相對化學惰性的抗蝕層。可選 擇地，在無電電鍍之前藉由交叉結合增加該抗蝕層之穩定 性，藉由延長曝光至光化輻射線，可增加交叉結合於許多 正性抗餘層中。 動作1 1 0係剝除該抗蝕層，可應用任何適當的剝除 劑，所得結構如在第4圖中所示，其中暴露了銅電路結構 1 8。任意地，可在剝除該抗蝕層之前應用拋光步驟，拋光 可平坦化該銅電路結構及該抗蝕層，且因此移除在該成像 抗蝕層中成長開口之外側的任何銅。

92089.ptd 第13頁 564494

五、發明說明（9) 但改變其化學結合足以有助於用抛光塾的機械移除。 弟7圖顯不根據本發明之另一癌樣的方法2 q 〇方去 2 0 0以動作202及動作204為開始，該動作2〇2係提供抗敍層 塗佈，該動作204則圖案化該抗蝕層，這些動作除W有曰 在該半導體基板上的銅種子層之外，均與方法i 〇〇之動作 104及動作1〇6相似。該成像抗蝕層可在方法1〇〇中修整， 然而’因為沒有銅種子層，可有用於修整之額外選> 擇。 動作2 0 6係形成銅種子層’該銅種子層可藉由例如說 明於方法1〇〇之動作1〇2的方法而形成。然而，"該鋼種子1層 係开）成於該成像抗餘層之上，而得到如在第8圖中藉由裝 =20所顯示之結構’裝置20包含半導體基板22、成9像抗餘 層26及鋼種子層24。 動作208從該抗蝕層之上表面移除該鋼種子層以提供 如在第9圖中所顯示之結構，該銅種子層可藉由在該銅種 子層間隙之内留下該銅種子層之任何適當方式從此表面移 除’例如，反應性離子蝕刻可應用伴隨角度之離子，該角 ^相對於該表面係非常傾斜的，而亦可應用例如機械或化 予機械拖光。 才 在方法2 0 0中剩下的動作與在方法1 0 0中相對應的動作 目似。動作2 1 〇係以鋼電鍍，該動作2 1 0相似於方法！ 〇 〇之 $作108，以銅電鍍產生例如在第1 0圖中所顯示之結構， ^中鋼電路結構填補在成像抗蝕層中的間隙；動作2丨2係 於除抗餘層，該動作2 1 2相似於方法1 0 0之動作11 0，剝除 几餘層產生例如在第1 1圖中所顯示之結構；動作2 1 4係以 564494 五、發明說明（11) 及於此階段以相似於方> 2 0 0之t j i u X 隙中所形成的銅種子Γ 方介電質塗層之間 作314係以鋼電鍍，該動作314相似於方法1〇〇之動 到在第19圖中所顯示之結構，第B圖顯示在介 電層中填補間隙的鋼電路結構38。該介電質塗層可選擇在 以鋼電鑛之前修整，該介電質可以相似的效果修整並藉由 如在方$ 100中+所述用於修整該抗蝕層塗佈之相似方法。 通常，接著為動作316，該動作316係抛光，以拋光平 坦化該鋼特徵及該介電層，並得到例如在第2〇圖中所顯示 之結構，拋光係相似於方法100之動作114，在某些情況 中’可省略在此階段的拋光。 本發明之另一實施例除了在方法3〇4中以施加暫時塗 層為其塗佈之外，係相似於方法3〇 〇，該暫時塗層係於該 銅電路結構成長之後移除，一旦移除該暫時塗層，該結構 I如方法100中以例如提供介電質塗層及拋光之步驟而進 行，由此該暫時塗層由永久塗層取代。用該暫時塗層之方 法的一個優點為其提供以擴散阻障層塗覆該銅電路結構之 機會，而另一個優點為該暫時塗層可設計為適合修整。 該暫時塗層事實上可為任何塗層，該塗層可以溶劑移 除，但當該抗蝕層移除時則得以保存，例如，其可為不同 類型之抗蚀層。該暫時塗層材質可為正性抗蝕層、負性抗 蝕層或為非抗蝕層之材質（例如氧化物或氮化物），該暫時 塗層材質可為有機或無機的，該暫時塗層可藉由包含化學 氣相沉積、旋轉塗層及浸泡塗層之任何適當的方式而施

564494

五、發明說明（12) 加。 當將該暫時塗層施加至該基板作為稍後固化之溶齊彳 時，通常挑選出該溶劑以便其不會實質上地溶解該成像抗 餘層，例如，當該圖案話抗#層包含酚酸樹脂或暴露的聚 第三丁氧基羰基羥基苯乙烯時，通常避免水鹼溶劑系統 (aqueous alkali solvent system)，·當該圖案話抗餘層 為聚甲基丙烯酸甲酯'聚楓或未暴露的聚第三丁氧基緩基 羥基苯乙烯時，通常避免有機溶劑系統，對光化輻射線的 聚第三丁氧基羰基羥基苯乙烯之暴露改變了其溶解度從在 非極性的有機溶劑中之溶解度至在水鹼中之溶解度。 該暫時塗層含有具有不同於該成像抗蝕層塗層或可顯 影不同於該成像抗钱層塗層之溶解度的材質，而可顯影在 溶解度中的不同，例如，在該暫時塗層之應用後將包含正 性抗蝕層之成像抗蝕層暴露至光化輻射線。 考慮到前述情況，作為該暫時塗層材質之適當選擇可 部分地視該成像抗餘層塗佈之密度而定，紛霧樹脂及暴露 的聚第三丁氧基羰基羥基苯乙烯成像抗蝕層塗佈允許作為 該暫時塗層材質的選擇之廣大範圍，可說出一些選擇包含 聚石夕氧烧類、含氟聚合物（fluoropolymers)、聚苯乙稀 (polystyrene)、聚甲基丙烯酸甲酯、酚醛樹脂、聚第三 丁氧基羰基羥基苯乙烯、聚甲基異苯基鋼及聚楓，Λ負性抗 蝕層在不考慮泡脹（swel 1 ing)問題之下可使用。 、 几 基於聚甲基丙烯酸甲酯或聚楓之成像抗蝕層塗声 該暫時塗層之密度上存有些許限制，作為該暫時塗^之選

92089.ptd 一 " 第 18 頁 ·---- 564494 五、發明說明（13) 氧 擇包含聚矽氧烷類、含氟聚合物、聚苯乙烯、聚第 基羰基羥基苯乙烯及酚醛樹脂，聚甲基丙烯酸甲酯及聚楓 很容易#刻。 雖然已顯示及說明牽涉到本發明之某些較佳實施例或 實施例，很明顯地對熟悉該項技藝者在閱讀及了解此說明 書及所附圖式後將可產生等效變更及修改，特別是關於藉 由上述元件（組件、裝置、電路等等）之不同功能，即使沒 有在結構上等效進行於此所說明的本發明之實例實施例之 功能的揭露結構，這些用於說明該等元件之項目（包含任 何提到π手段n ( a in e a n s)除了在其他方面所指示者的之 外，係為意圖相對於其進行所描述元件之特定功能的任何 元件（即為功能性的等效）。此外，當本發明之特定特徵已 由牽涉到之數個實施例的僅其中一個作揭露，如希望且有 利於任何既定或特定的應用的話，該特徵可結合其他實施 例之一個或更多的其他特徵。 [產業利用性] 本發明之方法及合成物係通常有助於半導體製程的領 域，並特別地應用在至少微處理器製造及記憶裝置製造的 其中一個領域，在半導體製程中，本發明之方法及合成物 係有助於形成銅電路結構。

92089.ptd 第19頁 564494 圖式簡單說明 [圖式簡單說明] 第1圖為根據本發明之一個態樣用於形成銅電路結構 之方法的流程圖。 第2圖說明在半導體基板上的銅種子層之上的成像抗 餘層。 第3圖說明在以銅電鍍後的第2圖之結構。 第4圖說明在剝除抗蝕層後的第3圖之結構。 第5圖說明在塗層有介電質後的第4圖之結構。 第6圖說明在移除該介電質之部份後的第5圖之結構。 第7圖為根據本發明之另一態樣用於形成銅電路結構 > 之方法的流程圖。 第8圖說明在半導體基板上的銅種子層之上的成像抗 餘層。 第9圖說明在移除該銅種子層之部份後的第8圖之結 構。 第1 0圖說明在以銅電鍍後的第9圖之結構。 第1 1圖說明在剝除抗蝕層後的第1 0圖之結構。 第12圖說明在塗層有介電質後的第11圖之結構。 第13圖說明在移除該介電質之部份後的第12圖之結 構。 _ 第1 4圖為根據本發明之又一態樣用於形成銅電路結構 之方法的流程圖。 第15圖說明在半導體基板上的銅種子層之上的成像抗 餘層。

92089.ptd 第20頁 564494

圖式簡單說明 第16圖說明在塗層有介電質後的第Η圖之結構。 第17圖說明在拋光後的第16圖之結構。 第1 8圖說明在剝除抗飿層後的第丨7圖之結構。 第1 9圖說明在以鋼電錢後的第丨8圖之結構。 弟2 0圖說明在剝除抗餘層後的第1 g圖之結構。 [圖號簡單說明] 10、24、30 裝置 12、22、32 基板 14、24、34 銅種子層 16 成像抗蝕層塗層 18、28、38 鋼電路結構 26、36 抗蝕層

29、39 介電 100、200、300 方法 102、 104、 106、 108、 110、 112、 114、 202、 204 、 206 、 208 、 210 、 302 、 304 、 306 、 308 、 310^312^ 314 > 316 動作

92089.ptd 第21頁

Claims (1)

1. 564494 三、 案號 91 109753 年厂月I士日__ 六、申請專利範圍 1. 一種在半導體基板（1 2 )形成銅電路結構（1 8 )之方法， 包括： 以銅種子層（1 4 )塗覆該基板（1 2 )以形成合成物； 以抗姓層塗覆該合成物； 暴露該抗蝕層至光化輻射線； 顯影該抗蝕層以暴露該銅種子層（1 4)之部份並形 成成像抗蚀層塗層（1 6 ); 修整該成像抗钱層塗層（1 6 )，以增加藉由在該成 像抗姓層塗層（1 6 )中的開口所定義之線寬；以及 電鍍銅以獲得從該銅種子層（1 4 )成長之銅電路結 構（1 8 ) 〇 2. 如申請專利範圍第1項之方法，復包括： 在電鍍該銅之後剝除該抗蝕層（1 6 ); 形成介電質塗層於該銅電路結構（1 8 )之上；以及 移除該介電質塗層（1 9 )之部份以暴露該銅電路結 構（1 8 ) 〇 3 .如申請專利範圍第2項之方法，復包括在以該介電質 (1 9 )塗覆之前，以擴散阻障形成材料塗層該銅電路結 構（1 8 ) 〇 4. 一種在半導體基板（22 )形成銅電路結構（2 8 )之方法’ 包括： 以抗钱層塗覆該基板（2 2 )， 暴露該抗蝕層至光化輻射線； 顯影該抗蝕層以形成具有開口之成像抗蝕層塗層

   92089.ptc 第1頁 2003.05.14. 022 564494 _案號 91109753 年 Γ 月丨 日__ 六、申請專利範圍 (26)； 在該成像抗姓層塗層（2 6 )以及該基板（2 2 )上形成 . 銅種子層（2 4 )以形成合成物， ， 移除該等開口外之銅種子層（2 4 )的部份；以及 電鍍銅以獲得在該成像抗蝕層塗層（2 6 )之開口内 從該銅種子層（24)成長之銅電路結構（28)。 5 . —種用於銅電路結構（1 8 )之合成物，包括： 半導體基板（1 2 ); 銅種子層（1 4 )’係在該半導體基板（1 2 )之上，以 A <_ 成像抗姓層塗層（1 6 )，係在該銅種子層（1 4 )之上 並與該銅種子層（14)接觸，其中該成像抗蚀層塗層 (1 6 )經修整以增加藉由在該成像抗I虫層塗層（1 6 )中之 開口所定義之線寬。 6 . —種用於銅電路結構（1 8 )之合成物，包括： 半導體基板（1 2 ); 成像抗蝕層塗層（1 6 )，具有開口，並且在該半導 體基板（1 2 )之上，其中該成像抗姓層塗層（1 6 )經修整 以增加藉由在該成像抗蝕層塗層（1 6 )中之該開口所定 義之線寬；以及 ❿ 銅（1 8 )，係在該成像抗姓層塗層（1 6 )中填補該開 Ό 〇 7 . —種在半導體基板（3 2 )形成銅電路結構（3 8 )之方法， 包括：

   920S9.ptc 第2頁 2003.05. 14.023 564494 _案號 91109753 年 f 月曰__ 六、申請專利範圍 以銅種子層（3 4 )塗覆該基板（3 2 )以形成合成物； 以抗姓層塗覆該合成物； 暴露該抗蝕層至光化輻射線； 顯影該抗姓層以形成具有開口之成像抗姓層塗佈 (36)； 以填補該開口之介電質（3 9 )塗覆該抗蝕層（3 6 ); 拋光以移除該等開口外之介電質（3 9 ); 剝除該抗钱層（3 6 )以暴露該銅種子層（3 4 )之部份； 以及 電鍍銅以獲得從該銅種子層（3 4 )成長之銅電路結構 (38)。 ， 8 .如申請專利範圍第7項之方法，復包括在電鍍之前先修 整該介電質（3 9 )以增加藉由在該成像抗钱層塗層（3 6 ) 中的開口所定義之線寬，其中，修整增加該線寬至少 2 5%° 9 . 一種在半導體基板（3 2 )形成銅電路結構（3 8 )之方法， 包括： 以銅種子層（34 )塗覆該基板（3 2 )以形成合成物； 以抗蝕層塗覆該合成物； 暴露該抗蝕層至光化輻射線； 顯影該抗姓層以形成具有開口之成像抗姓層塗層 (36)； 以在該成像抗姓層塗層（3 6 )中填補該開口之暫時 塗層來塗覆該成像抗姓層（3 6 );

   92089.pic 第3頁 2003.05.14, 024 564494 _案號91109753 年Γ月日 修正_ 六、申請專利範圍 拋光以移除在該成像抗钱層塗層（3 6 )中的開口外 之暫時塗層； 剝除該抗钱層（3 6 )以暴露該銅種子層（3 4 )之部 份； 電鍍銅以獲得從該銅種子層（3 4 )成長之銅電路結 構（3 8 ); 剝除該暫時塗層； 以該介電質（3 9 )塗覆該銅電路結構（3 8 );以及 抛光以暴露該銅電路結構（3 8 )。

   92089.pic 第4頁 2003.05.14.025 564494

   厂100

   第1圖

   564494

   第7圖 564494

   補无

   厂300

   第14圖