TW563225B - Method of using a single chip process to manufacture a gate dielectric layer - Google Patents

Description

563225 五、發明說明（1) 5 - 1發明領域： 本發明係有關於一種窄通道金氧半場效電晶體元件之 閘極介電層之製作方法；特別是有關於一種以單一晶片製 程製作一閘極介電層之方法。 5-2發明背景： 積體電路的趨勢係朝向更高操作性能、更快速度及低 價位發展。相、應地，元件尺寸的大小亦隨著積體電路技術 的提昇而逐漸縮小化。此一趨勢的發展使得使用超薄介電 層於半導體元件（如金氧半場效電晶體）製造上成為必要。 金氧半場效電晶體包括一高摻雜汲極及源極位於一矽 底材上，及一位於此源極與汲極之間並以一層薄閘極介電 層與矽底材隔開的導電性閘極電極。當一適當電壓施予在 此閘極電極時，一導電性通道係形成於源極與汲極之間。 更短的通道、更淺的源極及汲極接合及更薄的閘極介電層 對於獲得更小型及更快速的金氧半場效電晶體係為相當重 要的影響因素。 厚度在1 0 0埃以下甚至到供0 . 1 3// m製程使用1 5埃的超 薄介電層（ultra-thin dielectric layer)，通常由高品

(2) (2) 563225 五、發明說明 質的二氧 電晶體 同一閘氧 I時，一些 |子效應皆 |摻雜的多 引起嚴重 |極附近所 閘氧化層 、厚度控 I氧層造成 |作性能。 化矽所形 之閘極介 化層材料 量子效應 會產生。 晶矽閘極 的閘極啟 產生的熱 及/或S i -制不佳及 不利影響 it 成。此超 電層使用 而言，當 如硼穿透 對於超薄 穿過閘氧 始電壓偏 電子亦極 _s i 〇接面 雜質擴散 薄二氧化矽層係供做金氧半場 ，一般稱做閘極氧化層。對於 其厚度伙幾百埃縮小到數十埃 (boron penetration)及熱栽 閘乳化層而言，蝴原子可從經 化層進入位於其下方的底材， 移問題。由於熱載子效應於沒 易射入超薄閘氧化層，而破壞 。不良的接面構造、高缺陷度 至閘氧化層等因素亦對超薄間、 素亦嚴重影響半導體元件的操 於超薄閘氧化層摻入氣廣+ — ^ # S.-Sio^ „ Φ 〇 ^ ^ I埃）的品質控制及其製造方法使將1 曰約12〜2〇 。.域程使用成為可能。傳統上係^ nitr〇gen implantatiQn)將氮原切人―離子植入一方式（ 區域。然而，氮離子植入方法極容 ^•材之一頂部 丨之構造，而在後續問氧化層成長期間^ 植入之矽底材 hole issue)。以氮離子植入方 7成針孔缺陷（Pi n 很難控制矽底材頂部區域的氮原;，氮原子摻入矽底材亦 lpr〇fiie)，而使得後續氧化製程报(nitr〇gen 薄閘極介電層。 難獲仔厚度均勻的一超

563225 五、發明說明（3) 傳統高溫爐管氧化製程中，係一整批矽晶片同時被氧 化，形成一閘氧化層於每一矽晶片中。因此，傳統高溫爐 管氧化製程很難獲得厚度一致性控制很好的閘氧化層。再 者，傳統高溫爐管氧化製程很難形成2 0埃以下的閘氧化層 ，並且氧化過程若使用較低的溫度會使氧化層品質劣化。 因此，傳統高溫爐管氧化製程無法提供高品質的超薄閘氧 化層。 據此，亟待提供一種特別適用於一窄通道金氧半場效 電晶體元件之以單一晶片製程製作一閘極介電層之方法， 其可克服傳統方法的缺失。 5 - 3發明目的及概述： 本發明之主要目的係提供一種以單一晶片製程製作一 閘極介電層之方法，其係包括在一單晶片反應室中進行的 一氮化步驟及在一單晶片快速加熱製程反應室中進行的一 隨同蒸氣產生氧化製程。此單晶片反應室及單晶片快速加 熱製程反應室可組裝於同一設備單元中，以將氮化步驟及 隨同蒸氣產生氧化製程整合於一單一晶片加熱製程（ single-wafer thermal process)中，以提高產出率，並 可於矽晶片上形成高品質的超薄的具氮氧化矽底層之氧化

563225 超薄閘極介電層 五、發明說明（4) 矽層，以供做 本發明之另一目的係提供一種以單一晶片製程製作一 閘極介電層之方法，其中一矽晶片係置放於一單晶片反應 室中，在一氧化氮氣氛（NO ambient)/或一氧化二氮氣氛 (N2〇 ambient)中回火，以形成一具有均勻氮原子濃度輪 廓之含氮氧化矽層於矽晶片上。同時，避免以傳統氮離子 植入方式將氮原子摻入矽底材造成矽底材損壞之缺失。 本發明之又一目的係提供一種以單一晶片製程製作一 閘極介電層之方法，其中以一隨同蒸氣產生氧化製程將矽 晶片上之一含氮氧化矽層氧化成一具氮氧化矽底層之氧化 矽層。以隨同蒸氣產生氧化製程所形成的此具氮氧化矽底 層之氧化矽層具有極佳的厚度控制特性，適合供做一超薄 閘極介電層。 根據以上所述之目的，本發明提供一種以單一晶片製 程製作一閘極介電層之方法。複數個隔離區係形成於具一 第一導電性之一單一矽晶片中。具電性與第一導電性相反 之一第二導電性之一井區係形成於一對隔離區之間之矽晶 片的一頂部區域。將矽晶片置放於一單晶片反應室中，並 進行一氮化步驟（nitridation)以成一含氮氧化石夕層於此 井區之一表面上。將矽晶片置放於一單晶片快速加熱製程 反應室中，並進行一隨同蒸氣產生氧化製程（in-si tu

第7頁 563225

steam generation oxidation process)，以 化矽層氧化成一具氮氧化矽底層之氧化矽層，將此含氮氧 極介電層。 θ ，以供做一閘 5 一4發明詳細說明： 本發明特別適用於一超薄閘極介電層之以w —曰 程製作一閘極介電層之方法，將於下文詳細說二。0曰1製 ，法所提供之一超薄閘極介.電層可適用於p通道。&本發3明 政電晶體元件及N通道金氧半場效電晶體元件。”半野 如第一 A圖所示，提供一 P型< 1 〇 〇 >面單— 入 ’曰曰月 1〇 匕έ二氧化矽之複數個隔離區1 1係形成於石夕晶片工〇 :二此些隔離區i 1可以是淺渠溝隔離區或是場^化層。

渠溝隔離區係先以微影及反應性離子蝕刻方法形成複數 5渠溝於矽晶片1 0中，接著以低壓化學氣相沈積法或電 =輔助化學氣相沈積法將二氧化矽填入此些渠溝中。以化 予機械研磨方法除去矽晶片1 0表面上方之二氧化矽，而 /成淺渠溝隔離區。場氧化層係以熱氧化法將矽晶片1 〇 曝路的表面，即未被一氧化遮罩（例如氮化矽遮罩）覆蓋 之石夕晶片1 0表面，氧化成場氧化層。場氧化層形成之後 —移除此一氧化遮罩。當本發明之超薄閘極介電層應用至 ?通道金氧半場效電晶體元件時，可使用傳統微影及離

第8頁 563225 五、發明說明（6) 子植入方法，接签 之矽晶片1 〇之一；f 一 N井1 2於一對隔離區1 1之間 上之後q吏用磷::J。”成-光阻於石夕晶片1 〇 植入劑量約4 x 1〇15s的/、，在ί直入能量約40至8〇kv及 井 面 2 。接荽，、~至、力8 X 1 0 1離子/平方公分下，形成j 以氣電漿除去光阻诉、音絮 本發明之超薄閘梅人番思=阻並，月為矽曰曰片1 〇表 電晶體元件時，則= ;:///用至一腿道金氧半場效 源或BF2離子源形成井代心1 2 ’其可使用蝴離子 m可應用至窄通道金氧半場效電晶體元件（例如 疋n、又小於〇 · 2 5/z m)之以單一矽晶片製程製作一閘極 介電層之方法將參照第二圖之步驟流程圖於下文詳述。 本I明方法包括在一單晶片反應室（singie — wafer chamber )進行之一氮化步驟（nitridation process )及接 者在一导晶片快速加熱製程反應室（single - wafer rapid thermal processing chamber)進行之一隨同蒸氣產生氧 化製程（in-situ steam generation oxidation process) 。於進行第二圖之步驟流程時’係先以稀釋的氫氟酸水溶 液清洗矽晶片1 0表面。參照第二圖’在步驟2 1 ’提供 如第一 A圖所示具有隔離區1 1及井區（如耕1 2 )之石夕 晶片1 0 。接著，在步驟2 2 ，將矽晶片1 〇置放於含有 _氧^匕I氣氛（NO ambient) /或一氧化二氮氣氛（N2〇 . 〆單晶片反應室中。藉在溫度約7 0 0〜1 2 0 0°C下 ambient；^

第9頁 563225 五、發明說明（7) ，在一氧化氮氣氛（NO ambient)/或一氧化二氮氣氛（n2〇 a m b i e n t )中，對石夕晶片1 0施行回火步驟，以在石夕晶片1 0表面上進行氮化反應，而形成一含氮氧化石夕層（silic〇n oxide layer containing nitrogen atoms) i 3 於 n井 1 2之表面上，如第一 B圖所示。接著進行步驟2 3 ，將石夕 晶片1 0置放於一單晶片快速加熱製程反應室中。進行一 隨同蒸氣產生氧化製程.，以將矽晶片1 0上之含氮氧化矽 層1 3氧化成一具氮氧化矽底層（an oxynitride (SiOxNy) bottom layer)之氧化矽層 1 4 ，如第一 C圖所示。此具

氮氧化矽底層之氧化矽層1 4可供一窄通道金氧半場電晶 體元件之一閘極介電層。 本發明之隨同蒸氣產生氧化製程可藉由以下方法來進 行：直接通入預先混合但未預先燃燒的Η及0蘇合氣體於 壓力低於20托（torr)的單晶片快速加熱製程反應室中，預 混合的Η及〇藏合氣體流過經加熱裏一預定溫度之石夕晶片 1 0上。矽晶片1 〇之溫度將誘發反應式（I )之反應，將 Η及〇轉化成水蒸氣。 Η2+〇24 Η20 + 〇 + ΟΗ+ 其它物種 （1) _ 氧原子（0 radicals)及氫氧自由基（〇Η radicals) 產生於石夕晶片1 〇之含氮氧化石夕層1 3之表面。氧原子將 使得含氮氧化秒層1 3上產生有效率及經控制的氧化反應

第10頁 563225 五、發明說明（8) 。隨同蒸氣產生氧化製程之氧化成長速率係與氧原子之濃 度有關，而與其它原子或分子無關。氧原子濃度亦與反應 器體積無關，僅與反應室壓力及氫氣之相對含量有關。因 此，可藉由控制隨同蒸氣產生氧化製程之反應參數，如溫 度、壓力、氣體流速及氫氣濃度，獲得厚度控制良好的氧 化層。可以現代設備精確控制此些反應參數，以獲得厚度 經控制及均勻度極佳之一超薄閘極介電層。本發明之隨同 蒸氣產生氧化製程可在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛 中進行，藉此形成一厚度約1 0〜1 0 0埃的具氮氧化矽底層之 氧化矽層1 4於矽晶片1 0上，如第一 C圖所示。 綜上述，本發明方法具有以下優點： 1. 單晶片反應室及單晶片快速加熱製程反應室可組裝 於同一設備單元中，以將氮化步驟及隨同蒸氣產生氧化製 程整合於一單晶片加熱製程，進而促進產出率（ throughput)° 2. 本發明之氮化步驟所形成之矽晶片氮摻入區域具有 均勻的氮濃度輪廓，故可避免後續氧化製程所造成的針孔 缺陷。 3. 本發明方法所提供之閘極介電層具有極佳的厚度控 制及厚度均勻性，適合形成一超薄閘極介電層。

563225 五、發明說明（9) 以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之專利 申請範圍内。

第12頁 563225 圖式簡單說明 第一 A圖至第一 C圖係本發明一具體實施例之各製程步 驟之截面示意圖；及 第二圖係第一圖之具體實施例之步驟流程圖。 主要部份之代表符號： 1 0 ^夕晶片 1 1 隔離區 1 2 N井 1 3 含氮氧化矽層 1 4 具氮氧化矽底層之氧化矽層

Claims (1)

1. 563225 六、申請專利範圍 1 ·以單一晶片製程製作一閘極介電層之方法，至少包括： 提供具一第一導電性之一單一矽晶片； 形成複數個隔離區於該矽晶片中； 形成具電性與該第一導電性相反之一第二導電性之一 井區於一對該等隔離區之間之該矽晶片的一頂部區域； 置放該矽晶片於一單晶片反應室中，並進行一氮化步 驟（nitridation)以成一含氮氧化石夕層於該井區之一表面 上；及 置放該矽晶片於一單晶片快速加熱製程反應室中，並 進行一隨同蒸氣產生氧化製程（in-situ steam generation oxidation process)，以將該含氮氧化石夕層 氧化成一具氮氧化矽底層之氧化矽層，以供做一閘極介電 層。 2.如申請專利範圍第1項所述之方法，其中上述之第一導 電性係為N型導電性及P型導電性其中任一者。 3 ·如申請專利範圍第1項所述之方法，其中上述之氮化步 驟係在溫度約7 0 0〜1 2 0 0°C下之一氧化氮氣氛（NO ambient: 中進行。 4.如申請專利範圍第1項所述之方法，其中上述之氮化步 驟係在溫度約7 0 0〜1 2 0 0°C下之一氧化二氮氣氛（N 20 ambient)中進行0

   第14頁 563225 六、申請專利範圍 5. 如申請專利範圍第1項所述之方法，其中上述之隨同蒸 氣產生氧化製程係在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛（ steam ambient)中進行。 6. 如申請專利範圍第3項所述之方法，其中上述之隨同蒸 氣產生氧化製程係在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛（ stearn ambient)中進行。 7. 如申請專利範圍第4項所述之方法，其中上述之隨同蒸 氣產生氧化製程係在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛（ steam ambient)中進行。 8. 如申請專利範圍第5項所述之方法，其中上述之閘極介 電層之厚度約1 0〜1 0 0埃。 9. 如申請專利範圍第6項所述之方法，其中上述之閘極介 電層之厚度約1 0〜1 0 0埃。 1 0.如申請專利範圍第7項所述之方法，其中上述之閘極介 電層之厚度約1 0〜1 0 0埃。 11.以單一晶片製程製作一閘極介電層之方法，至少包括

   第15頁 563225 六、申請專利範圍 提供具一第一導電性之一單一矽晶片； 形成複數個隔離區於該矽晶片中； 形成具電性與該第一導電性相反之一第二導電性之一 井區於一對該等隔離區之間之該矽晶片的一頂部區域； 置放該矽晶片於一設備單元中之一單晶片反應室中， 並進行一氮化步驟（nitridation)以成一含氮氧化石夕層於 該井區之一表面上；及 置放該矽晶片於該設備單元中之一單晶片快速加熱製 程反應室中，並進行一隨同蒸氣產生氧化製程（i η - s i t u steam generation oxidation process)，以將該含氮氧 化矽層氧化成一具氮氧化矽底層之氧化矽層，以供做一閘 極介電層。 1 2.如申請專利範圍第1 1項所述之方法，其中上述之第一 導電性係為N型導電性及P型導電性其中任一者。 1 3.如申請專利範圍第1 1項所述之方法，其中上述之氮化 步驟係在溫度約7 0 0〜1 2 0 0°C下之一氧化氮氣氛（NO ambient)中進行。 1 4.如申請專利範圍第11項所述之方法，其中上述之氮化 步驟係在溫度約7 0 0〜1 2 0 0°C下之一氧化二氮氣氛（N 20 ambient)中進行。

   第16頁 563225 六、申請專利範圍 1 5.如申請專利範圍第11項所述之方法，其中上述之隨同 蒸氣產生氧化製程係在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛 (steam ambient)中進行。 1 6 .如申請專利範圍第1 3項所述之方法，其中上述之隨同 蒸氣產生氧化製程係在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛 (steam ambient)中進行。 1 7 .如申請專利範圍第1 4項所述之方法，其中上述之隨同 蒸氣產生氧化製程係在溫度約8 0 0〜1 3 0 0°C下之水蒸氣氣氛 (steam ambient)中進行。 1 8.如申請專利範圍第1 5項所述之方法，其中上述之閘極 介電層之厚度約1 〇〜1 〇 〇埃。 1 9.如申請專利範圍第1 6項所述之方法，其中上述之閘極 介電層之厚度約1 〇〜1 〇 〇埃。 2 0 .如申請專利範圍第1 7項所述之方法，其中上述之閘極 介電層之厚度約1 〇〜1 〇 〇埃。

   第17頁