CN1400634A - 以单一晶片制程制作一闸极介电层的方法 - Google Patents
以单一晶片制程制作一闸极介电层的方法 Download PDFInfo
- Publication number
- CN1400634A CN1400634A CN 01125073 CN01125073A CN1400634A CN 1400634 A CN1400634 A CN 1400634A CN 01125073 CN01125073 CN 01125073 CN 01125073 A CN01125073 A CN 01125073A CN 1400634 A CN1400634 A CN 1400634A
- Authority
- CN
- China
- Prior art keywords
- silicon
- dielectric layer
- gate dielectric
- wafer
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
一种以单一晶片制程制作一闸极介电层的方法，所述方法包括分别在一单晶片反应室及一单晶片快速加热反应室进行的两步骤：首先，置放一单一硅晶片于单晶片反应室中，并进行一氮化步骤以形成一含氮氧化硅层于硅晶片的表面上。然后，置放硅晶片于单晶片快速加热制程反应室中，并进行一随同蒸气产生氧化制程，将此含氮氧化硅层氧化成一具氮氧化硅底层的氧化硅层，以供做一闸极介电层。
Description
技术领域
本发明有关一种窄通道金氧半场效应晶体管组件的闸极介电层的制作方法；特别是有关一种以单一晶片制程制作一闸极介电层的方法。
背景技术
集成电路的趋势是朝向更高操作性能、更快速度及低价位发展。相应地，组件尺寸的大小也随着集成电路技术的提升而逐渐缩小化。此一趋势的发展使得使用超薄介电层于半导体组件(如金氧半场效应晶体管)制造上成为必要。
金氧半场效应晶体管包括一高掺杂漏极及源极位于一硅底材上，及一位于此源极与漏极之间并以一层薄闸极介电层与硅底材隔开的导电性闸极电极。当一适当电压施予在此闸极电极时，一导电性通道形成于源极与漏极之间。更短的通道、更浅的源极及漏极接合及更薄的闸极介电层对于获得更小型及更快速的金氧半场效应晶体管是相当重要的影响因素。
厚度在100埃以下甚至到供0.13μm制程使用15埃的超薄介电层(ultra-thin dielectric layer)，通常由高品质的二氧化硅所形成。此超薄二氧化硅层是供作金氧半场效应晶体管的闸极介电层使用，一般称做闸极氧化层。对于同一闸氧化层材料而言，当其厚度从几百埃缩小到数十埃时，一些量子效应如硼穿透(boron penetration)及热载子效应皆会产生。对于超薄闸氧化层而言，硼原子可从经掺杂的多晶硅闸极穿过闸氧化层进入位于其下方的底材，引起严重的闸极启始电压偏移问题。由于热载子效应于漏极附近所产生的热电子也极易射入超薄闸氧化层，而破坏闸氧化层及/或Si-SiO2接面。不良的接面构造、高缺陷度、厚度控制不佳及杂质扩散至闸氧化层等因素也对超薄闸氧层造成不利影响。这些因素也严重影响半导体组件的操作性能。
于超薄闸氧化层掺入氮原子已显示出可抑制硼穿透并改善Si-SiO2的接面构造。掺有氮的超薄氧化层(约12~20埃)的品质控制及其制造方法使得将闸氧化层缩小至可供0.1um制程使用成为可能。传统上，是以氮离子植入方式(nitrogen implantation)将氮原子掺入一硅底材的一顶部区域。然而，氮离子植入方法极容易损坏被植入的硅底材的构造，而在后续闸氧化层成长期间，形成针孔缺陷(pin hole issue)。以氮离子植入方式将氮原子掺入硅底材也很难控制硅底材顶部区域的氮原子浓度轮廓(nitrogen profile)，而使得后续氧化制程很难获得厚度均匀的一超薄闸极介电层。
传统高温炉管氧化制程中，是一整批硅晶片同时被氧化，形成一闸氧化层于每一硅晶片中。因此，传统高温炉管氧化制程很难获得厚度一致性控制很好的闸氧化层。另外，传统高温炉管氧化制程很难形成20埃以下的闸氧化层，并且氧化过程若使用较低的温度会使氧化层品质劣化。因此，传统高温炉管氧化制程无法提供高品质的超薄闸氧化层。
发明内容
本发明的主要目的是提供一种以单一晶片制程制作一闸极介电层的方法，以提高产出率并可于硅晶片上形成高品质的超薄的具有氮氧化硅底层的氧化硅层，以供作一超薄闸极介电层。
本发明的另一目的是提供一种以单一晶片制程制作一闸极介电层的方法，以形成一具有均匀氮原子浓度轮廓的含氮氧化硅层于硅晶片上，同时避免以传统氮离子植入方式将氮原子掺入硅底材造成硅底材损坏的缺点。
本发明的又一目的是提供一种以单一晶片制程制作一闸极介电层的方法，以使氧化硅层具有极佳的厚度控制特性，适合供作一超薄闸极介电层。
为实现上述目的，本发明的以单一晶片制程制作一闸极介电层的方法，其特点是，至少包括：提供具有一第一导电性的一单一硅晶片；形成数个隔离区于所述硅晶片中；形成具有电性与所述第一导电性相反的一第二导电性的一井区于一对所述等隔离区之间的所述硅晶片的一顶部区域；置放所述硅晶片于一设备单元中的一单晶片反应室中，并进行一氮化步骤以成一含氮氧化硅层于所述井区的一表面上；及置放所述硅晶片于所述设备单元中的一单晶片快速加热制程反应室中，并进行一随同蒸气产生氧化制程，以将所述含氮氧化硅层氧化成一具有氮氧化硅底层的氧化硅层，以供作一闸极介电层。
本发明方法具有以下优点：单晶片反应室及单晶片快速加热制程反应室可组装于同一设备单元中，以将氮化步骤及随同蒸气产生氧化制程整合于一单晶片加热制程，进而促进产出率(throughput)；本发明的氮化步骤所形成的硅晶片氮掺入区域具有均匀的氮浓度轮廓，故可避免后续氧化制程所造成的针孔缺陷；本发明方法所提供的闸极介电层具有极佳的厚度控制及厚度均匀性，适合形成一超薄闸极介电层。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳
实施例进行详细说明。
附图说明
图1A至图1C是本发明一具体实施例的各制程步骤的截面示意图；及
图2是图1A至1C所示的具体实施例的步骤流程图。
具体实施方式
本发明方法所提供的一超薄闸极介电层可适用于P通道金氧半场效应晶体管组件及N通道金氧半场效应晶体管组件。
如图1A所示，提供一P型<100>面单一硅晶片10。包含二氧化硅的数个隔离区1 1形成于硅晶片10中。这些隔离区11可以是浅渠沟隔离区或是场氧化层。浅渠沟隔离区是先以微影及反应性离子蚀刻方法形成数个渠沟于硅晶片10中，接着以低压化学气相沉积法或等离子体辅助化学气相沉积法将二氧化硅填入此些渠沟中。以化学机械研磨方法除去硅晶片10表面上方的二氧化硅，而形成浅渠沟隔离区。场氧化层是以热氧化法将硅晶片10曝露的表面，即未被一氧化屏蔽(例如氮化硅屏蔽)覆盖的硅晶片10表面，氧化成场氧化层。场氧化层形成后，移除此一氧化屏蔽。当本发明的超薄闸极介电层应用至一P通道金氧半场效应晶体管组件时，可使用传统微影及离子植入方法，接着形成一N井12于一对隔离区11之间的硅晶片10的一顶部区域。在形成一光阻于硅晶片10上后，使用磷或砷离子源，在植入能量约40至80Kev及植入剂量约4×1015至约8×1015离子/平方公分下，形成N井12。接着，以氧等离子体除去光阻，并清洁硅晶片10表面。本发明的超薄闸极介电层应用至一N通道金氧半场效应晶体管组件时，则以一P井代替N井12，其可使用硼离子源或BF2离子源形成。
本发明可应用至窄通道金氧半场效应晶体管组件(例如是通道长度小于0.25μm)的以单一硅晶片制程制作一闸极介电层的方法，将参照图2的步骤流程图于下文详述。
本发明方法包括在一单晶片反应室(single-wafer chamber)进行的一氮化步骤(nitridation process)及接着在一单晶片快速加热制程反应室(single-waferrapid thermal processing chamber)进行的一随同蒸气产生氧化制程(in-situsteam generation oxidation process)。于进行图2的步骤流程时，是先以稀释的氢氟酸水溶液清洗硅晶片10表面。参照图2，在步骤21，提供如图1A所示具有隔离区11及井区(如N井12)的硅晶片10。接着，在步骤22，将硅晶片10置放于含有一氧化氮气氛(NO ambient)/或一氧化二氮气氛(N2O ambient)的一单晶片反应室中。在温度约700~1200℃下，在一氧化氮气氛(NO ambient)/或一氧化二氮气氛(N2Oambient)中，对硅晶片10施行回火步骤，以在硅晶片10表面上进行氮化反应，而形成一含氮氧化硅层(silicon oxide layer containing nitrogen atoms)13于N井12的表面上，如图1B所示。接着进行步骤23，将硅晶片10置放于一单晶片快速加热制程反应室中。进行一随同蒸气产生氧化制程，以将硅晶片10上的含氮氧化硅层13氧化成一具有氮氧化硅底层(an oxynitride(SiOxNy)bottom layer)的氧化硅层14，如图1C所示。此具有氮氧化硅底层的氧化硅层14可供一窄通道金氧半场晶体管组件的一闸极介电层。
本发明的随同蒸气产生氧化制程可通过以下方法来进行：直接通入预先混合但未预先燃烧的H2及O2混合气体于压力低于20托(torr)的单晶片快速加热制程反应室中，预混合的H2及O2混合气体流过经加热至一预定温度的硅晶片10上。硅晶片10的温度将诱发反应式(I)的反应，将H2及O2转化成水蒸气。
氧原子(O radicals)及氢氧自由基(OH radicals)产生于硅晶片10的含氮氧化硅层13的表面。氧原子将使得含氮氧化硅层13上产生有效及经控制的氧化反应。随同蒸气产生氧化制程的氧化成长速率是与氧原子的浓度有关，而与其它原子或分子无关。氧原子浓度也与反应器体积无关，仅与反应室压力及氢气的相对含量有关。因此，可通过控制随同蒸气产生氧化制程的反应参数，如温度、压力、气体流速及氢气浓度，获得厚度控制良好的氧化层。可以现代设备精确控制这些反应参数，以获得厚度经控制及均匀度极佳的一超薄闸极介电层。本发明的随同蒸气产生氧化制程可在温度约800~1300℃下的水蒸气气氛中进行，借此形成一厚度约10~100埃的具有氮氧化硅底层的氧化硅层14于硅晶片10上，如图1C所示。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明；凡其它未脱离本发明所揭示的精神下所完成的等效的变化和替换，均应包含在本发明专利申请的保护范围内。
Claims (10)
1.一种以单一晶片制程制作一闸极介电层的方法，其特征在于，至少包括：
提供具有一第一导电性的一单一硅晶片；
形成数个隔离区于所述硅晶片中；
形成具有电性与所述第一导电性相反的一第二导电性的一井区于一对所述等隔离区之间的所述硅晶片的一顶部区域；
置放所述硅晶片于一设备单元中的一单晶片反应室中，并进行一氮化步骤以成一含氮氧化硅层于所述井区的一表面上；及
置放所述硅晶片于所述设备单元中的一单晶片快速加热制程反应室中，并进行一随同蒸气产生氧化制程，以将所述含氮氧化硅层氧化成一具有氮氧化硅底层的氧化硅层，以供做一闸极介电层。
2.如权利要求1所述的方法，其特征在于，所述的第一导电性为N型导电性及P型导电性之一。
3.如权利要求1所述的方法，其特征在于，所述的氮化步骤是在温度约700~1200℃下的一氧化氮气氛中进行。
4.如权利要求1所述的方法，其特征在于，所述的氮化步骤是在温度约700~1200℃下的一氧化二氮气氛中进行。
5.如权利要求1所述的方法，其特征在于，所述的随同蒸气产生氧化制程是在温度约800~1300℃下的水蒸气气氛中进行。
6.如权利要求3所述的方法，其特征在于，所述的随同蒸气产生氧化制程是在温度约800~1300℃下的水蒸气气氛中进行。
7.如权利要求4所述的方法，其特征在于，所述的随同蒸气产生氧化制程是在温度约800~1300℃下的水蒸气气氛(steam ambient)中进行。
8.如权利要求5所述的方法，其特征在于，所述的闸极介电层的厚度约10~100埃。
9.如权利要求6所述的方法，其特征在于，所述的闸极介电层的厚度约10~100埃。
10.如权利要求7所述的方法，其特征在于，所述的闸极介电层的厚度约10～100埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011250739A CN1157770C (zh) | 2001-08-06 | 2001-08-06 | 制作栅极介电层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011250739A CN1157770C (zh) | 2001-08-06 | 2001-08-06 | 制作栅极介电层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1400634A true CN1400634A (zh) | 2003-03-05 |
| CN1157770C CN1157770C (zh) | 2004-07-14 |
Family
ID=4665872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011250739A Expired - Fee Related CN1157770C (zh) | 2001-08-06 | 2001-08-06 | 制作栅极介电层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1157770C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331211C (zh) * | 2003-08-06 | 2007-08-08 | 中芯国际集成电路制造(上海)有限公司 | 利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法 |
| US7851383B2 (en) | 2007-03-22 | 2010-12-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for forming a controllable gate oxide |
| CN110164761A (zh) * | 2019-05-28 | 2019-08-23 | 上海华力微电子有限公司 | 隧穿氧化层的制备方法 |
| WO2023178755A1 (zh) * | 2022-03-25 | 2023-09-28 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2001
- 2001-08-06 CN CNB011250739A patent/CN1157770C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331211C (zh) * | 2003-08-06 | 2007-08-08 | 中芯国际集成电路制造(上海)有限公司 | 利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法 |
| US7851383B2 (en) | 2007-03-22 | 2010-12-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for forming a controllable gate oxide |
| CN110164761A (zh) * | 2019-05-28 | 2019-08-23 | 上海华力微电子有限公司 | 隧穿氧化层的制备方法 |
| WO2023178755A1 (zh) * | 2022-03-25 | 2023-09-28 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1157770C (zh) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087232A (en) | Fabrication method of lateral double diffused MOS transistors | |
| US8390080B2 (en) | Transistor with dopant-bearing metal in source and drain | |
| KR101375800B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| US7098154B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US7037816B2 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
| US7235153B2 (en) | System for removal of a spacer | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| US20070052026A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7312139B2 (en) | Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device | |
| US20210336014A1 (en) | Semiconductor device and method for manufacturing same | |
| KR100400249B1 (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| CN1400634A (zh) | 以单一晶片制程制作一闸极介电层的方法 | |
| US6756291B1 (en) | Method for hardening gate oxides using gate etch process | |
| JP2008205065A (ja) | 半導体装置及びその製造方法 | |
| US7015088B2 (en) | High-K gate dielectric defect gettering using dopants | |
| US20020197784A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| US7682988B2 (en) | Thermal treatment of nitrided oxide to improve negative bias thermal instability | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100539159B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| TW563225B (en) | Method of using a single chip process to manufacture a gate dielectric layer | |
| KR100272276B1 (ko) | 반도체디바이스의제조방법 | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100779400B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040714 Termination date: 20190806 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |