TW561504B - Switching device using compound semiconductor - Google Patents

Switching device using compound semiconductor Download PDF

Info

Publication number
TW561504B
TW561504B TW091108187A TW91108187A TW561504B TW 561504 B TW561504 B TW 561504B TW 091108187 A TW091108187 A TW 091108187A TW 91108187 A TW91108187 A TW 91108187A TW 561504 B TW561504 B TW 561504B
Authority
TW
Taiwan
Prior art keywords
fet
compound semiconductor
gate
circuit device
gate width
Prior art date
Application number
TW091108187A
Other languages
English (en)
Inventor
Tetsuro Asano
Toshikazu Hirai
Nikito Sakakibara
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW561504B publication Critical patent/TW561504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

561504 五、發明說明（1) [發明的詳細說明] [發明所屬技術領域] 本發明為關於一種用在高頻開關之化合物半導體開關 電路裝置’特別為關於一種用在2· 4GHz波帶以上之化合物 半導體開關電路裳置。 [習知技術] 攜帶電話等之移動用通訊機器中，大多使用GHz帶之 微波，其天線的切換電路及收發訊之切換電路等則大多使 用切換上述高頻訊號之開關元件（例如於日本專利公報特 開平9-181642號所揭示者）。其元件由於處理高頻而大多 使用由鎵砷（以下稱GaAs)所形成之電場效應電晶體（以下 稱FET )，並隨其應用而進行將前述開關電路本身予以積體 化之單片（monolithic)微波積體電路（MM 1C)的開發。 第8圖（A)表示GaAsFET的剖視圖。如圖所示，在非掺 劑之GaAs基板1之表面部分摻入N型不純物以形成N型之通 道（chnnel)領域2，於通道領域2表面配置肖特基 (s c h 〇 11 k y )接觸之閘極3，而在閘極3的兩侧配置對於（；a a s 表面為電阻接觸之源極4，汲極5。該電晶體係藉由閘極3 的電位在其正下方的通道領域2内形成空乏層，藉此控制 源極4及汲極5之間的通道電流。 第8圖（B)表示採用GaAsFET之稱為SPDT( Single Pole
Double Throw)之化合物半導體開關電路的原理電路圖。 第1及第2FET1、FET2之源極（或沒極）為連接於共通輸 入端子IN，各FET1、2之閘極為經由電阻ri、連接於第1
313609.ptd 第6頁 561504
及第2之控制端子ctl-1、Ctl-2，然後各FET之汲極（或源 極）為連接於第1及第2之輸出端子0UT1、0UT2。施加於第1 及第2控制端子ctl-1、Ctl-2之訊號為相補訊號，而輸入 有高位準的訊號之FET為導通，以使施加在輸入端子in之 訊號傳達至其一之輸出端子。電阻^、”為防止高頻訊號 · 相對於作為交換接地之控制端子Ct卜1、Ctl-2之直流電位 而經由閘極漏出而設置者。 · 第9圖表示上述化合物半導體開關電路裝置的等價電 路。微波訊號以特性阻抗5 0 Ω為基準，各端子之阻抗係以 R1=R2=R3=50Q電阻表示之。設各端子之電位為vi、 V2、V3時，其插入損失（Insertion Loss)及隔離 (Isolation)可由下式表示。
Insertion Loss=201og(V2/Vl)[dB] 上式表示將訊號從共通輸入端子IN傳送至輸出端子 0UT1時的插入損失。
Isolation^ 201og(V3/Vl)[dB]
上式表示從輸入端子IN至輸出端子〇UT2之間的隔離。 在化合物半導體開關電路裝置中，要求盡量減小上述插入 損失，以提昇其隔離，因此對於串聯插入於訊號經路之 FET的設計至為重要。上述FET使用GaAsFET之理由為GaAs 比S i之電力移動度比S i高，因此電阻小而可實現低損失 化，又由於G a A s為半絕緣性基板，因而適合於訊號經路間 之高隔離化。然而，G a A s基板比S i基板高價，例如p I n二 極體之等價體若採用S i而形成，則在成本競爭上不利。
313609.ptd
561504 五、發明說明（3) ^ 上述化合物半導體開關電路裝置中，FET通道領域2之 電阻由下式表示二
R=l/enes[QJ e :電子電猗量（1· 10—19C/cm3) n :電子載體濃度 ":電子移動度 s :通道領威的剖面積（cm2) 因此為了要盡量減小電阻R，而盡量增大設計通道寬 度，並加大通道領域的剖面積以減小插入損失。 义 然而，如此則利閘極3與通道領域2形成之肖特基接 觸構成的電容成分會增大，以致高頻輸入訊號從其間漏出 而使隔離惡化。其避免此情況之方法為由設置分流 (Shunt)FET以改善隔離’但因其晶片尺寸增大而提高成 本，導致廉價的矽晶片將其替代而失去其市場。 因此，開發一種省略分流FET以實現晶片之小型化的 開關電路。該電路由於在1GHz之輸入訊號時插入損失受 FET之導通電阻的影響較大，但在2_4GHZt輪入訊號時插 入損失與受FET之導通電阻之影響相比較，其受電容成分 之影響較大，因而在設計上比導通電阻更重視於減小其電 容成分。該開關電路之兩個FET的閘極寬度形成在4〇〇^m 以下而可獲得預定之最大線型輸入電力。 最大線型輸入電力（Pout-linear)為開關電路之重要 性能指標之一，其具有導通時能通過的電流能力及關斷時 不會洩漏之電力（Isolation)兩種。
313609.ptd 第8頁 561504 五、發明說明（4) 發訊時於導通狀態之FET，只有Idss與最大線型輸出 電力（Pout-linear)有關，其關係式如下。
Pout-linear=101〇g(((2Rx Idss/1.3)2x l/8R)x 1000)[dBm]亦即，若增加FET之Idss的話，可增加採用該 FET之開關電路裝置的最大線型輸入電力。
第10圖表示具有不同Idss之FET的化合物半導體開關 電路裝置之電路圖。第1FET1及第2FET2的源極（或汲極）係 連接於共通輸入端子IN，FET1及FET2之閘極為分別透過電 阻Rl、R2連接於第1及第2控制端子Ctl-1及Ctl-2，而FET1 及FET2之沒極（或源極）為連接於第1及第2輸出端子QUT1、 0UT2。施加於第1及第2控制端子CU-1、Ctl-2之控制訊號 為相補訊號，施加有Η位準之訊號側的FET為導通，而施加 於共通輸入端子IN之輸入訊號為傳達至其中一方的輸出端 子。電阻R1及R 2為防止相對於作為交換接地之控制端子 C11 - 1、C11 - 2之直流電位而經由閘極洩漏高頻訊號之目的 而設置者。 ' 第10圖所示之電路與第8圖（B)之採用GaAsFET的 SPDT(Single Pole Double Throw)之化合物半導體開關
路裝置之原理的電路大致相同的電路構成，其特別^ 處第1為將FET1及FET2之閘極的閘極寬度^設計在 以下。將閘極寬度Wg設計成較小意味著增大FET之導通 阻，並且藉由減小閘極之面積（Lgx Wg)而使閘極與通道， 域之肖特基接合所形成的寄生電容變小，因而在電 > 上會有很大差別。 ％ ^
313609.ptd 第9頁 561504 五、發明說明（5) 第2為以兩FETiIdss或夾斷（pinch 〇ff)電壓為不同 的方式來設計通道領域。於此，將具有上述不同特性之 FET的電路稱之為非對稱型電路。開關電路之最大線型輸 入電力於發訊側（0N側）藉由Idss所決定，在收訊側（〇FF ^為糟由炎斷電壓所決定。亦即’為了縮小晶片而將閘 = 為4〇Mm，然而，為了得到作為開關電路之預 疋=最大線型輸入電力，在發訊側（〇N側）有必要確保預定 Γη二！即’、控制通道領域之離子注入條件以形成增加 & Is 〜域，並藉由增大通道領域的剖面積而形成能 輸入預疋之最大線型電力的FET。 # a = * ί =认在收訊側（01?1?侧）有必要將其設計成即使 ::大绫祕輪入電力時亦不會發生訊號洩漏，亦即能承 ΓΕΤ所=受輸的\\力電力由於Λ低/斷電壓的話即可提高 條件以彤& ^最電 因此控制通道領域之離子注入 條件形成夾斷電壓較低之通道領域。 出以ΐ = *為了要將預定之最大線型輸入電力予以輸 注入：對二有FET均控制其通道領域的離子
Idss減小時，貝:类：雷愚合S增大時夾斷電壓亦會提高’ FET的非對稱型電 曰降低，因此採用特性各異^之兩 發訊經路斑A 1 έ ^路使用於將訊號經路固定為 效率開關電路時並無任何問胃，而成為 以』物半導體開關電路裝置予
561504 五、發明說明（6) 如圖所示，在GaAs基板上將實行開關動作之FETi及 FET2配置在中央部，而在各fet之閘極連接有電阻R1、 R2。在基板周邊設置有對應於共通輸入端子IN、輸出端子 0UT1及0UT2、控制端子cti — 丨及 Ctl_2的襯熱（pad)。虛線 所不之第2層配線為與各fet之閘極形成時同時形成之閘極 金屬層（Ti/Pt/Au)20 ’實線所示之第3層配線為用以連接 各元件及形成襯墊的襯墊金屬層（Ti/pt/Au)3〇。與第1層 基板作電阻（Ohmic)。接觸之電阻（0hmic)金屬層 (AuGe/Ni/AuMO為形成各fET之源極、汲極及各電阻兩端 之引出電極’在第11圖中，因與襯墊金屬層相重疊而未圖 示。 由第1 1圖可得知’構成零件只有對應於F Ε τ 1、f e τ 2、 電阻R1、電阻R2、共通輸入端子IN、輸出端子〇UT1、 0UT2、控制端子Ctl-1、Ctl-2之襯墊，即為由最少構成零 件所構成。 第12圖表示第11圖之FET的部分放大俯視圖。兩FET之 圖形相同而只表示其一方的FET。以一點虛線包圍之長方 形狀領域為形成在GaAs基板U之通道領域12。由左側延伸 之梳齒狀的兩條之第3層襯墊金屬層3〇為連接於輸出端子 0UT1之源極13(或汲極），於其下方為由第J層電阻金屬層 10所形成的源極14(或汲極）。又從右侧延伸之梳齒狀的兩 條第3層襯塾金屬層30為連接於共通輸入端子a之沒極 1 5 (或源極），於其下方有第i層電阻金屬層丨〇所形成的汲 極1 6 (或源極）。該兩電極配置成梳齒互相咬合之形狀，於
561504 五、發明說明（7) 其間有第2層之閘極金屬層2 0所形成的閘極1 7以梳齒形狀 配置在通道領域12上。又從上侧延伸之正中間的梳齒狀之 汲極13(或源極）對FET1及FET2為共用，因而有助於小型 化。於此，閘極寬度在4 0 0 // m以下表示各FET之梳齒狀閑 極1 7之閘極寬度總和分別在4 0 0 // m以下。 通道領域12為由離子注入而形成，但因離子注入的條 件使FET成為OFF狀態所需要之夾斷電壓亦會產生變化。亦 即，於注入於通道領域之不純物離子為高濃度，或離子注^ 入時的加速電壓較高時則夾斷電壓會變高，反之如不純物 濃度為低濃度或加速電壓較低時，則夾斷電壓會變低。 又於通道領域1 2之不純物濃度為高濃度，或注入於離 子時之的加速電壓較高（通道領域較深）時，則Idss會增 加。即一般而言，夾斷電壓高的通道領域之Idss較大，且 發訊時0N狀態之FET的最大線型輸入電力亦變大。反之， 夾斷電壓低的通道領域的Idss較小，其FET在OFF狀態下所 能承受的最大線型輸入電力會變大。 第1 3圖表示發訊侧（0 N侧）具有較大I d s s之F E T的閘極 寬度與Idss及最大線型輸入電力（pout-linear)的關係。 如第1 3圖所示，藉由控制通道領域形成條件之不純物 濃度或離子注入時之加速電壓，而在閘極寬度為4〇〇μιη的 狀態下確保〇·〇9Α的Idss，且形成能輸出2〇dBm之最大線型 輸入電力的開關電路。該值在包含Blue tooth(將行動電 話、筆記型PC、行動資訊終端機、數位相機、及其他周邊 機器以無線電互相連接，以提高行動環境及商務環境的通
313609.ptd 第12頁 561504 五、發明說明（8) 訊規格）之使用 2_4GHz 波帶 ISM Band (Industrial Scientific and Medical frequency band)之波譜 (spectrum)擴散通訊之應用領域下作為RF開關而活用者。 第14圖表示FET1及FET2的剖面構造。開關電路之最大 線型輸入電力在0N側為由Idss所決定，在OFF側為由夾斷 電壓所決定，因此為了使作為發訊側（0N侧）之FET1之Idss 提咼，而將通道領域之不純物濃度形成比習知者高，而在 作為收訊侧（0 F F側）之F E T 2中，為了降低其夾斷電壓，將 通道領域之不純物濃度形成比習知者低。此時，離子注入 時之加速電壓係與兩FET相等，因此其實際之通道深度大 致為相同深度，結果FET1之Idss及夾斷電壓會增大，且 FET2之Idss及爽斷電壓會變小，第14圖概念地以通道領域 之深度表示其差別。 苐14圖（A)表示FET1之剖面構造。於GaAs基板11上設 置有形成η型之Idss較大的通道領域12a以及於其兩側形成 有源極領域1 8及汲極領域1 9之η +型的高濃度領域。
FET1為使用於發訊侧（0Ν側），為了得到最大線型輸入 電力而增南不純物濃度’以形成大的通道領域 Ua。具體言之，將形成n型之不純物（29Si + )的摻劑量設 定為4_6x 1012cnr3，以加速電壓70Kev實行離子注入，對於 閘極形成前之閘極正下方的通道領域12a則不進行餘刻。 藉此，可獲得如第13圖所示之閘極寬度為400//^的〇.〇9A 之Idss ’因而能輸出活用於Bluetooth或無線LAN之20dBm 的最大線型輸入電力。又，其結果FET1的夾斷電壓為
313609.ptd 第13頁 561504 五、發明說明（9) 2 · 2 V。 於通道領域1 2 a上設有閘極1 7，在高濃度領域沒有以 第1層電阻金屬層1 0所形成之源極1 4及汲極1 6。然後，於 其上設置自如前述以第3層襯墊金屬層30所形成之源極13 及 >及極1 5，並進行各7〇件的配線。 第14圖（B)表示FET2之剖面構造。於GaAs基板11上設 置有η型之夾斷電壓較小的通道領域1 2b且於其兩側形成有 源極領域1 8及汲極領域1 9之η +型的高濃度領域。 具體言之，形成η型之不純物（29Si+)的摻劑量設定 為3· 4x 1012cnr3，以加速電壓70Kev實行離子注入，對於閘 極形成前之閘極正下方的通道領域1 2 b則不進行蝕刻。藉 此可形成夾斷電壓為1.1V之通道領域12b，其Idss為 〇·04A 〇 對於開關電路而言，不但發訊側（ON側）需要有輸出之 能力，同時收訊側（OFF側）若沒有承受於最大線型輸入電 力的能力，則會發生訊號洩漏，結果使電路之最大線型輸 入電力降低，收訊側（OFF側）能承受的最大線型輸入電力 與夾斷電壓有關，例如於上述開關電路，將夾斷電壓設計 為1· IV時，則可形成能承受22· 5dBm的最大線型輸入電力 的FET 〇將由發訊側（on側）FET之Idss所決定的最大線塑輸 入電力，與由收訊側（0FF側）之夾斷電壓所決定的最大線 型輸入電力兩者相比較時，能通過開關電路之最大線塑輸 入電力為較小之最大線型輸入電力，因此在上述狀態下則 可確保20dBm的最大線型輸入電力。
313609.ptd 第14頁 561504 五、發明說明（ίο) 第1層電阻金屬層1 〇所形成之源極1 4及汲極1 6。然後於其 上設有如前述以第3層襯墊金屬層30所形成之源極13及汲 極1 5，並進行各元件的配線。 如上所述，藉由採用於發訊側（〇 N側）增大其I d s s，於 收訊側（OFF侧）減小夾斷電壓之兩個FET所形成的非對稱型 的電路，而將閘極寬度減小至4 0 0 /z m，並縮小晶片，亦能 實現一種可確保發訊側之2〇dBm的最大線型輸入電力，並 且收訊侧亦具有能承受與發訊侧同等之最大線型輸入電力 的開關電路。其結果，上述化合物半導體晶片的尺寸可縮 小至 0. 31x 0· 31mm2。 第15圖（A)表示FET之閘極長Lg為0.5// m時之閘極寬度 Wg與插入損失的關係。 如圖所示’將閘極寬度W g由1 0 0 0 // m減小到4 0 0 // m 時，其插入損失由0.55dB變到0.6dB亦即僅增加〇.〇5dB。 這是由於在2.4GHz之高頻之輸入訊號下，由fet之閘極的 電容成分的影響比FET之導通電阻的影響較大之故。因 此，在2· 4GHz以上的高頻下，FET之電容成分比導通電阻 對於插入損失的影響較大，因而與其考慮導通電阻不如著 眼於減小其電容成分來設計。亦即，需要與習知設計完全 相反的設計構想。 第15圖（B)表示閘極長Lg為0· 5// m時之閘極寬度^與 隔離的關係。 對於2_4GHz的輪入訊號，將閘極寬度Wg從1 0 00 "m減 小到40 0 em時，可得到自14(16至2〇(^，即6.〇心的隔離改
561504 五、發明說明（11) 善。由此可知’依賴於Fet的寄生電容可改善隔離。 由第15圖（A)、（B)可知，在2.4GHz以上的高頻波帶 下’若考慮插入損失僅有些許惡化，則以第丨5圖（B)所示 之隔離為優先而設計，較能縮小化合物半導體晶片的尺 寸。亦即’對2· 4GHz之輸入訊號，只要有7〇〇 // m以下之閘 極寬度’即可確保16.5dB以上的隔離，又如為400/zm以下 的閘極寬度Wg，則可確保20dB以上的隔離。 於此’隔離（Isolation)係表示在開關電路裝置之一 方’例如發訊侧為ON的狀態時通過收訊側（opt?側）之fet的 汽漏電力。以閘極寬度Wg為4〇〇 # m時之隔離為20dB而言， 表示有通過發訊侧（〇 N側）之電力的1 〇 _2倍，即1 / 1 〇 〇的電力 洩漏在收訊側（0 F F侧）。 [發明所欲解決的課題] 如上所述，在習知技術中，將FET1 (FET2亦同）之閘極 寬度形成在4 0 0 // m以下，藉此可將晶片尺寸縮小到0 · 3 1 X 0·31 mm2 〇 又，由於形成由具有不同Idss之通道領域及不同之夾 斷電壓的FET1及FET2所構成之非對稱型的電路，可實現一 種於Bluetooth及無線LAN所使用之能輸出2〇dBm之信號的 開關電路。開關電路之最大線型輸入電力在0N側為由Idss 所決定，在OFF側則由夾斷電壓所決定，因此在發訊侧（on 側）之FET中可得輸出最大線型輸入電力所需要之idss。又 因能減低其電阻而可抑制插入損失。 另一方面，在收訊側（0 F F側）由於減低夾斷電壓而使
313609.ptd 第16頁 561504 五、發明說明（12) 夾斷電壓與施加在肖特基接合之反偏壓的差（充裕份）變 大，且相當於其差份所能承受的最大電力會增加。亦即， 採用非對稱型的FET，而在發訊側（on側）能輸出最大線型 輸入電力，在收訊側（〇 F F侧）能承受最大線型輸入電力， 因此該開關電路能輸出最大線型輸入電力。 具體言之，閘極寬度形成為4 0 0 // m時，於發訊側可得 0·09A之Idss，因而能輸出活用於Bluetooth或無線LAN等 之20dBm的所需要最大電力。另一方面，在收訊侧（QJ7J?側） 將夾斷電壓設計成1· IV左右，而將ct 1-1的端子電壓設定 為3V，則由最大電力的計算式可承受i95dBm之最大電 力，再因實際上有3dBm的充裕因而能承受22. 5dBm的最大 電力。亦即’習知之開關電路在輸出時能確保2〇dBm之最 大線型輸入電力。 然而，如由第13圖可明瞭，習知之閘極寬度為4〇〇" m 的開關電路中，最大線型輸入電力為2〇dBm左右。上述之 值在使用傳送率較高之無線LAN等之ISM Band通訊中而對 失真程度要求較嚴的使用者而言，其電力多少為不足，又 於發訊側因縮小晶片而使閘極寬度減小後，為了增大最大 線型輸入電力，而增大通道領域的剖面積並增大Am，此 時之夾斷電壓成為2· 2V。例如對於控制端子施加 關電路中，其通道正下方的電位為2 RV 二，丄 ^ ^ ^ -,Γ ^ ^ ^ ^ ^ 叼电诅马2. 6V，而如夾斷電壓與 通道直下之電位相# ’則對開關電路不能施加電力。亦 即，控制上述程度以上之通道形成條件以增加通道領域的 剖面積時，則其夾斷電壓亦增加，因&，以該方法：加
561504 五、發明說明（13) idss並增大最大線型輸入電力有其限界。 [解決課題的手段] 本發明係有鑑於上述種種的問題而研創者，在通道領 域表面形成設有源極、閘極及汲極之第1及第2的FET，將 兩FET之源極或沒極作成共通輸入端子，將兩fet之沒極或 源極作成第1及第2輸出端子，從連接於兩FET之閘極的第1 及第2控制端子施加控制訊號’使任一方之ρ £ τ導通，以於 前述共通輸入端子與前述第1及第2輸出端子之任一方形成 訊號經路之化合物半導體開關電路裝置，其特徵為：前述 兩FET為形成閘極寬度各為不同的非對稱型，並使前述一 方之FET的閘極寬度比另一方之閘極寬度小，並將前述另 —方之FET的Idss設定為比前述一方之FET的Idss大，因 此’形成以2 · 4 G Η z以上的南頻波帶省去分流F £ τ而確保預 定之隔離的化合物半導體裝置，並藉由使作為發訊側（〇Ν 側）的另一方之FET的閘極寬度比400//m更擴大以增加 Idss’因而可實現一種能輸入使用於傳送率高之無線[AN 之22dBm之最大線型電力的開關電路裝置。 此時於發訊侧（0N側）FET中，只有Idss與最大線型輸 入電力有關，因此在可能的範圍内控制通道領域之離子注 入條件’亦即控制不純物濃度及加速電壓以增加丨dss，並 將閘極寬度形成比收訊側（OFF側）大，藉此增加Idss並增 大最大線型輸入電力。 同時對於收訊側（OFF侧）FET，使其能承受最大線型輸
入電力（不發生訊號洩漏）至為重要。亦即，在發訊側（〇N
313609.ptd 第18頁 561504 五、發明說明（14) 側）FET中輸出最大線型電力的能力與在收訊側（〇叮側）中 能承受最大線型輸入電力的能力皆不能滿足時，則姓果農 開關電路不能輸出最大線型電力。因此，如後詳述於ς 側（OFF側）中，降低其夾斷電壓以使其具有承受最大線型 輸入電力的能力，並且作為使用於傳送率高之無線L錢之 開關電路而實現22dBm之最大線型電力之輸入。 再者，藉由將發訊側（0N側）之閘極寬度形成為5 〇 〇从m 以增加Idss，並藉由晶片内的精巧配置，習知之閘極寬度 兩方皆可被收容於4 0 0 μ in之開關電路裝置的晶片尺寸内， 因此雖為習知晶片尺寸，但可增加最大線型輸入電力。 [發明的實施形態] 以下參照第1至7圖說明本發明的實施形態。
第1圖表示本發明之化合物半導體開關電路裝置的電 路圖。第1FET1及第2FET2的源極（或汲極）係連接於共通輸 入端子IN、FET1及FET2之閘極分別經由電阻Rl、R2連接於 第1及第2控制端子Ctl-l、Ctl-2，然後FET1及FET2之汲極 (或源極）係分別連接於第1及第2輸出端子OUT 1、0UT2。施 加於第1及第2之控制端子Ctl-1、Ctl-2之控制訊號為相補 訊號，施加有Η位準之訊號的FET為0N，將施加在共通輸入 端子IN之輸出訊號傳達至其一方的輸出端子。電阻Rl、R2 為防止南頻波訊號相對於作為交換接地之控制端子 C11 - 1、C11 - 2之直流電位而經由閘極洩漏而設置者。 第1圖所示之電路與第8圖（B)所示之使用GaAsFET之 SPDT(Sin琴le Pole Double Throw)之化合物半導體開關電
313609.ptd 第19頁 561504 五、發明說明（15) 路裝置的原理電路具有大致相同的電路構成，其較大不同 點為第1將發訊側（0N側）之FET1的閘極之閘極寬度Wgl形成 為5 0 0 # m，將收訊側（OFF侧）之FET2的閘極之閘極寬度Wg2 為形成為400//m以下，藉由將閘極寬度Wgl形成為500//m 以增加其Idss，因此可提昇閘極寬度為400/ζιη狀態下不足 的最大線型輸入電力。 如後所述，隔離係表示一方之FET為ON時在OFF側的洩 漏，而在發訊側為ON之狀態下，由於收訊侧（〇FF侧）之閘 極寬度為400/zm，因此能確保與習知同樣之隔離。另一方 面，在發訊侧為OFF的狀態下，因發訊側的閘極寬度為5〇〇 // m，因而其隔離多少會惡化。然而，發訊側為〇FF的狀態 下通過收訊側的電力為〇 d B m以下而非常微小，因此即使隔 離多^會惡化但因其漏出電力非常微小而不會造成問題。 第2為將兩FET之Idss或夾斷電壓形成為不同的電路。 開關電路之最大線型輸入電力在發訊側（〇N側）為藉由Idss 所決定，在收訊侧（0FF側）為藉由夾斷電壓所決定。亦 I，，發訊側⑺N側）為了要得到希望的最大線型輸入電 力’在可能的範圍内控制诵；^首々 说丄τ」 k刺通道領域之離子注入條件以形成
增大I d s S之通道領域，爯將胡κ命A 、只兄丹將閘極寬度由40 0 // m擴大到500 # m，以形成能輸入預定之最大線型電力之。 電力另;ίΐ士在收訊側（0Fi^)即使施加有有必要最大 匕=二/漏’'亦即有必要設計能承受最大線 電壓即可提高m所能承受=2述，只要降低其夾斷 承又的最大線型輸入電力，因此控
561504
的通道領 入條件以形成低夾斷電壓 五、發明說明（16) 制通道領域之離子注 域0 如上所述，在本實施形態中，開關電路為了炉 二 大線型電力，將發訊側（0N側）之閘極寬度形成比广最 (OFF侧）大，並對任一 fET均控制其通道領域的離子注§入則 件。一般而言，Idss增大時則其夾斷電壓亦變大，’條、 小時則夾斷電壓亦降低，因而採用兩FET之特性各為SS， 之非對稱型的電路，然而，使用於將訊號通路固定…不同 經路與發訊經路之開關電路時則無任何問:訊 有良好政策的電路。 反而成為具 第2圖表示本發明之化合物半導體開關電路裝置予以 積體化之化合物半導體晶片例。 如圖所示，在GaAs基板上將實行開關動作之FET1& FET2配置在中央部，在各FET之閘極連接電阻R1、R2。並 於基板周邊設置有對應於共通輸入端子IN，輸出端子 “ 0UT1、0UT2 ’控制端子Ct卜1、Ctl-2之襯墊部。虛線所示 之第2層配線為與各FET之閘極形成時同時形成之閘極金屬 層（Ti/Pt/Au/)20 ’實線所示之第3層配線為用以形成各元 件之接線及襯墊之襯墊金屬層（Ti/Pt/Au/)30。對第1層基 板實行電阻接觸之電阻金屬層（AuGe/Ni/Au/)1〇s形成有 各FET之源極、汲極及各電阻兩端之引線電極者，第2圖中 由於與襯墊金屬層相重疊而未以圖表示。 由第2圖可明瞭，其構成零件只有對應於F E T J、
313609.ptd 第21頁 561504 五、發明說明（17) 0UT2、控制端子Ctl-1、Ctl-2的襯塾部，因此與第11圖所 示之習知化合物半導體開關電路裝置相比較時，則能以最 少構成零件來構成。 又將曲折之電阻R1所鄰接的間隔縮小到能確保2〇dB以 上的隔離之限界的間隔距離，並將FET1之閘極、源極及沒 極之一部分及電阻R1全部，配置在與設在FET1周圍之控制 端子Ctl-1及輸出端子0UT1相對應的襯墊部之間。由比較 FET2側可明暸，藉由活用電阻部分的空間並將電阻R1全部 及FET1之一部分配置，雖然其閘極寬度為5 0 0 // m，但亦可 將其配置於與閘極寬度為400/ζιη之FET2同一的面積内。亦 即，習知之兩FET皆可收容於與採用400//O1之閘極寬度的 FET之開關電路相同的晶片尺寸。 第3圖表示第2圖之FET的部分放大俯視圖。第3圖（a) 表示FET1’第3圖（B)表示FET2。以一點鎖線包圍之長方形 的領域為形成在GaAs基板11之通道領域12。從左側延伸之 梳齒狀的兩條第3層概塾金屬層30為連接於輸出端子ουτί 的源極13(或沒極），於其下方具有由第1層電阻金屬層1〇 所形成之源極1 4 (或汲極）。從右側延伸之梳齒狀的兩條第 3層襯墊金屬層30為連接於共通輸入端子IN之汲極15(或源 極），於其下具有由第1層電阻金屬層10所形成之汲極 1 6 (或源極）。該兩電極配置成梳齒狀互相咬合的形狀，於 其間由第2層閘極金屬層20所形成之閘極17在通道領域12 上配置成梳齒狀。又，藉由設法配置電阻，雖為具有閘極 寬度為500/zm與400/zm的FET的開關電路，但亦能將上述
313609.ptd 第22頁 561504 五、發明說明（18) 開關電路收容在FET之閘極寬度為40 0 // m時之晶片尺寸 内。 通道領域12雖為由離子注入而形成，但因離子注入條 件的不同，使FET成為OFF狀態所需之夾斷電壓亦會產生變 化。亦即，注入於通道領域之不純物濃度高，或離子注入 時之加速電壓高時，則夾斷電壓會變高，而不純物濃度低 或加速電壓低時，則其夾斷電壓會變低。 又，於通道領域12之不純物濃度為高濃度或注入時之 加速電壓南（通道領域深）時，則Idss會增加。亦即一般於 夾斷電壓尚的通道領域的Idss較大，於發訊時ON狀態之 FET所需要最大電力亦增大。反之於夾斷電壓低的通道領 域的Idss較小，其FET在OFF狀態下所能承受的需要最大電 力會增大。 第4圖表示作為本發明之發訊侧（⑽側）之具有大Idss 之FET之閘極寬度與idss及需要最大電力（pout-丨inear)的 關係。 依本發明之實施形態為將通道領域之不純物濃度形成 為南？辰度’再將閘極寬度形成為5〇〇/zm以增加其idss。如 第4圖所示，閘極寬度形成為500/ζιη時，可確保0.12A之 Idss，由此可實現一種能輸入22dBm之最大線型電力的開 關電路。 第5圖表示FET1及FET2之剖面構造。開關電路之最大 線型輸入電力在0 N側為由I d s s所決定，在0 F F側為由夾斷 電壓所決定，因此本發明之實施形態中，為了增加發訊側
313609.Ptd 第 23 頁 561504 五、發明說明（19)
(0N側）之 FET1 的 Idss，網: 濃度。但如夾斷電壓達到 時，則變成不能施加電为 以增加Idss有其限界，因 加0 通道領域之不純物濃度形成為高 閘極正下方之通道電位（2.6V) 。即提高通道領域之不純物濃度 而增大閘極寬度以使Idss更加增 收訊側（OFF側）之FET2為了降低其夾斷電壓而形成比 發訊侧更低浪度的通道領域。此時，離子注入時之加速電 壓係與兩FET相等，因此實際之通道深度大致相等，其結 果，FET1之Idss及夾斷電壓會增大，FET2iIdss及夾斷電 壓會變小，因此第5圖係概念地以通道領域的深度表示其 差0 第5圖（A)表示FET1之剖面構造。在GaAs基板η上設置 有形成較大η型Idss的通道領域12a，且於其兩側形成源極 領域18及沒極領域19之n+型的高濃度領域。 FET1為使用於發訊側（on側），為了得到最大線型輸入 電力’而提高其不純物濃度以形成Idss較大的通道領域 1 2 a。具體而言，係將形成n型的不純物（2 9 S i + )之摻劑量 設定為4·6χ 1012c«r3，並且以加速電壓為70Kev實行離子注 入，而對閘極形成前之閘極正下方的通道領域1 2 a不進行 蝕刻。藉此，可獲得如第4圖所示之閘極寬度為500/zm的 0.12A之Idss，因此可輸入活用於傳送率高之無線lan等之 2 2 dBm的最大線型電力。又，其結果^^^之夾斷電壓成為 2- 2V。 在通道領域12a設置有閘極17，而在高濃度領域設置
313609.ptd 第24頁 561504 五、發明說明（20) 有由第1層電阻金屬層10所形成之源極14及汲極16。又於 其上設置有如刚述之由第3層襯墊金屬層30所形成之源極 13及汲極15，並進行各元件的配線等。 第5圖（B)表不FET2的剖面構造。於GaAs基板n設置有 形成η型之夾斷電壓較小的通道領域m且於其兩側形成源 極領域18及汲極領域19之n +型高濃度領域。 具體而言’將形成η型的不純物（29Si + )之摻劑量設 定為3·4χ 1012cm_3，並且以加速電壓7〇}("實行離子注入， 對閘極形成前之閘極正下方的通道領域1 2b不進行蝕刻。 藉此’可形成央斷電壓為1·1ν之通道領域12b,其1(153為 0.04A ° 開關電路不但要具有對發訊側（〇N側）能輸入的能力， 同時如於收訊側（OFF側）沒有能承受最大線型輸入電力的 能力’則會發生訊號洩漏，其結果電路之需要最大電力會 降低。收訊側（0 F F侧）所能承受的最大線型輸入電力與夾 斷電壓相關，其關係如下式。 P〇ut-linear= 1 〇 1 og ((Vmax2/8R) x 1 0 0 0 [dBm] 例如’對發訊側（〇N側）的控制端子ct i-i施加控制訊 號3V時’其固定電位份減小〇· 4V，對收訊側（〇FF側）FET之 閘極宵特基接合施加2· 6V份之反偏壓，其空乏層會擴大。 由於收訊側FET之夾斷電壓形成為丨，1 v，因而對閘極正下 方之通道電位施加1 · 1 V之反偏壓以上的閘極電壓，即可使 收訊側（OFF側）FET夾斷。因此，使收訊側（〇ff側）FET發生 炎斷的電壓會有1·5(2·6-1.1)V的充裕，而根據該充裕份
HB 第25頁 313609.ptd 561504 五、發明說明（21) 由上式算出之最大的電力為收訊側（〇FF側）FET所能承受的 電力。 具體而δ ’充裕份之1.5V為對應於Vmax/4之值，以 Vmax=1.5x 4，R=50Q代入上式計算，可得需要最大電 力為 19_5dBm。 上述計算結果為19.5dBm，實際上從上式有3dBm左右 的充裕，因此若將夾斷電壓設計為丨· 1 V，即可形成能承受 22_ 5dBm之最大線型輸入電力的FET。將發訊侧（0N侧）FET 之Idss所決定的最大線型輸入電力與收訊側（0FF側）之夾 斷電壓所決定的最大線型輸入電力相比較時，能通過開關 電路的最大線型輸入電力為較小者之最大線型輸入電力， 因此依本發明的實施形態可確保22dBm。 於通道領域12b上設置閘極17，於高濃度領域設置由 第1層電阻金屬層1 0所形成之源極1 4及汲極1 6。然後於其 上如前述設置由第3層襯墊金屬層30所形成之源極13及汲 極15，並實行各元件的配線等。 如上所述，採用在發訊側（〇 N側）藉由增大閘極寬度以 增大I d s s，在收訊側（0 F F侧）由降低夾斷電壓之兩f E T所形 成的非對稱型電路，因此即使將晶片尺寸縮小，在發訊側 (0N側）亦可確保使用於傳送率高之無線lan之22dBm的最大 線型輸入電力，並且在收訊側（〇 F F側）亦能實現一種能承 受與發訊侧（0N側）同等之最大線型輸入電力的開關電路。 以下說明發訊側為0 F F，收訊側為〇 N的狀態。如前所 述，開關電路之需要最大電力在0N側為由idss所決定，在
313609.ptd 第26頁 561504 五、發明說明（22) - OFF側為由夾斷電壓所決定。首先於發訊側（〇FF側）以夾斷 電壓2.2V計算需要最大電力時，其結果為81dBm。其次於 收訊侧（0N侧）由於idss為〇_ 〇4A，以該值計算需要最大電 力時，其結果為1 3· 7dBm。能通過開關電路之需要最大電 力為由比較0N側，OFF側兩FET而以較小之一方的需要最大 · 電力而決定，因此在上述狀態下為8· ldBm。由於收訊所需 · 要的最大電力為0 d B m以下，因此開關電路只要具有能通過 (能承受）8.1dBm的能力即足夠。 形成上述兩FET時’一方為增加idss，另一方則為了 降低夾斷電壓而其離子注入條件不同。因此，只在離子注 春 入工序中進行，而其他則在同一工序中形成。FET1及FET2 之Idss及夾斷電壓只要為非對稱且可獲得所希望之值即 可，其離子注入條件並不限於前述的條件。 具體言之，第2圖所示之實際圖形之本發明的化合物 半導體開關電路裝置中，其閘極長Lg為形成〇 · 5 // m，閘極 寬度Wg為500、400/zin，夾斷電壓分別為2_2V及1.1V。第6 圖（A)表示在該電路裝置中，閘極寬度500/ζιη，輸入訊號 為2· 4GHz時之閘極寬度Wg與插入損失之關係，第6圖（B)表 示閘極寬度Wg與隔離之關係。 依第6圖（A)，由於將發訊侧FET之閘極寬度形成為50 0 _ : // m，其插入損失成為〇. 55dB，在發訊側ON狀態，收訊側 OFF之狀態下之隔離為20dB，在發訊側OFF狀態且收訊側ON · 之狀態下的隔離為1 9dB。 · 隔離表示一方之FET為ON時於OFF側發生的洩漏，發訊
313609.ptd 第27頁 561504 五、發明說明（23) 側為0 N時，收訊側（〇 F F侧）之F E T由於其閘極寬度為4 0 0 // m，因此其隔離為20dB。亦即表示具有通過發訊側（0N側） 之電力的1 0 _2倍，即1 / 1 〇 〇的洩漏電力。
另一方面，於發訊側為OFF狀態時，發訊侧FET之閘極 長度由400#m擴大為500/zm，因此隔離多少會有惡化且會 有19dB亦即通過收訊側之電力的10-19倍的電力洩漏，但 因通過收訊側的電力本來很小且在OdBm以下，因此上述程 度之隔離的惡化不致造成問題。 本發明之第1特徵為：將開關電路之FET1之閘極寬度
形成5 0 0 v m，將FET2之閘極寬度形成40 0 // m以下，並控制 通道形成條件以獲得22dBm之最大線型輸入電力。藉此， 可對於生產販賣習知之兩FET閘極寬度為400/ζιη而電力不 足的開關電路裝置所製成之高傳送率無線LAN製品的製造 業者提供所希望的開關I C。 第2特徵為：根據本發明的實施形態，藉由設法將電 阻予以配置，可將開關電路配置成與使用習知之閘極寬肩 為40 0 // FET的開關電路之晶片尺寸相同之大小，亦
即、，第2圖所示之FET1為形成在一點鎖線包圍之長方形狀 的通道領域12a，FET2為形成在通道領域ub。以往，由方 $配置有電阻R1之控制端子（^卜丨的概塾部與輸出端子 oup之襯塾部間有浪費的空間，因此將曲折之電阻以互 2接之距離縮小至能確保20dB以上之隔離的限界之相隔逛 =二而於該部分配置FET1i梳齒的—部分，藉此以與習务 相同之晶片尺寸將一方之閘極寬度擴大為5〇〇"ffl，具體々
561504 五、發明說明（24) 之，可將本發明的化合物半導體晶片的尺寸容納在〇 31χ 0 31 mm2内。 第3特徵為··由具有不同Idss之通道領域及不同夾斷 電壓之FET1及FET2所形成之非對稱型的電路。開關電路之 最大線型輸入電力在0N侧為由Idss所決定，在OFF側為由 夾斷電壓所決定，因此發訊側（0N側）之FET可獲得輸入最 大線型電力所需之I d s s。又由於能減低電阻因而亦可抑制 插入損失。另一方面，在收訊侧（〇 F F侧）藉由減低夾斷電 壓，使閘極肖特基接合之反偏壓與夾斷電壓所產生之差 (充裕份）變大，能承受相當於其差份之最大線型輸入電力 亦會增加，亦即，採用非對稱型的FET，於發訊側（⑽側） 能輸入使用於傳送率高之無線LAN等之預定最大線型電 力，又於收訊側（OFF側）能承受其預定的最大線型輸入電 力。 具體言之，以閘極寬度500/ζιη在發訊側可得〇·12Α的 Idss’因此可輸入使用於傳送率高之無線LAN等之22dBm的 最大線型電力。另一方面，在收訊侧（〇 F F側）將夾斷電壓 設計成1.1V左右，如將ctl-Ι端子之電壓設定為3V，藉由 最大線型輸入電力的計算式可得19_5dBm，實際上有3dBm 的充裕而能承受22_5 dBm的最大線型輸入電力。亦即，本 發明之開關電路可確保22 dBm的最大線型輸入電力。 根據本發明之FET，發訊側為OFF，收訊側為〇N之狀態 下’開關電路的需要最大電力為8· ldBin，因此對於接收 〇 dBm以下之收訊訊號己足夠。
313609.ptd 第29頁 561504 五、發明說明（25) 又如第6圖（A)所示，發訊側之插入損失由於將閘極寬 度形成為500//m’而從〇·6 dBm左右減低為〇·55 dB，發訊 側ON且收訊側OFF之狀態下之隔離為2〇 dB，而發訊侧〇FI? 且收訊侧ON之狀癌下的隔離為1 9 dB。發訊側為〇N之狀態 下’隔離與習知相同’而發訊侧為〇 F F之狀態下，隔離則 比習知少許惡化，但因此時通過收訊侧之電力微小而不致 造成問題。又由於Idss增加，與習知相比較其電阻能減 低，習知為8 Ω弱，此時為6 · 6 Ω左右。 如第4圖所示’由於最大線型輸入電力能確保22(iBm， 因此能實現一種兼備輸出需要最大電力及晶片之縮小的能 力’又能確保預定的隔離以及能抑制電阻值以減低插入損 失之高性能的FET。 因而上述特性可利用於使用傳送率高之2.4GHz帶ISM Band (Industrial Scientific and Medical frequency band)之波譜擴散通訊之應用領域的rf開關。 又於本發明之化合物半導體開關電路裝置中，各種種 之電路特性已得到改善。第1為相對於高頻波輸入電力的 開關中表示反射的電壓駐波比VSWR( Vo It age Standing-Wave Ratio)為 1·1 至 1.2aVSWR 表示高頻波傳送 路中之不連續部分中所發生之反射波與輸入波之間所發生 之電壓駐波的最大值與最小值之比，理想狀態為VSWR = 1 表示反射為零。具有分流FET之習知化合物半導體開關電 路裝置中VSWR = 1 · 4左右，可見依本發明其電壓駐波比得 到大幅改善。其理由為在本發明之化合物半導體開關電路
313609.ptd 第30頁 561504 五、發明說明（26) 裝置中，在高頻波傳送線路中只有開關用之FET1及FET2， 以電路而言極為簡單，只有極小尺寸之FET之故。 第2為表示相對於高頻波輸入訊號之輸出訊號的失真 位準的直線性特性，在發訊侧（0N侧）的PINldB為30dBm。第 7圖表示輸入輸出電力的直線性特性。輸入輸出電力比之 理想狀態為1，然而因有插入損失，其輸出電力會減少。 輸入電力增大時，其輸出電力將失真，因而對於輸入電力 其輸出電力降低線型領域之插入損失加IdB之點表示為 PINldB。在設有分流FET之化合物半導體係開關電路裝置之 PINldB為26dBm，而未設有分流FET之本發明的化合物半導 體開關電路裝置291NdB為30dBm，可得到約4dBm以上的改 善。其理由為設有分流FET時，會受到〇FF之開關用FET及 分流用FET之夾斷電壓相乘的影響，而無分流ρΕΤ之本發明
只文到OFF之開關用FET之影響之故。又，於收訊側（〇FF 侧）2PINldB雖在30dB以下，但因其收訊訊號較小而不致造 成問題。 [發明的效果] 如以上所詳述 第1為以2.4GU 確保隔離之設計， 閘極寬度W g分別开^ 縮小用於開關動作 電阻值可比習知更 點0 ’依本發明可得以下種種效果。 z以上之高頻波帶著眼於省去分流FET而 將用於開關動作之FET1及FET2之閘極的 成為40 0 /zm以下及5〇〇//ιη。其結果，可 ，FET1及FET2的尺寸，並且藉由抑制其 能減低插入損失，又具有確保隔離的優
561504 五、發明說明（27) 第2為本發明之化合物半導艚閱ω 卞守篮開關電路將FET1及FET2 形成為具有不同Idss及炎斷電壓之非i 八丨电i <非對稱型電路，因此於 FET1能確保22 dBm之最大線型輪入番； 主费3入電力，於FET2能承受 22_ 5 dBm的電力，雖然閘極寬度w A 4 c Λ Λ 7 又 S為 400//m 與 500/zm，但 具有能輸入22 dBm之最大線型電力的優點。 第3為本發明之化合物半導體開關電路裝置可採用省 略分流FET的設計，其構成零件只有對應於FEn、ρΕΤ2、 電阻R1、R2、共通輸入端子IN、輸出端子⑽^、〇υτ2、控 制端子Ct 1-1、Ct 1-2的襯塾部，與習用之化合物半導體開 關電路裝置相比較’其具有能由最少構成零件來構成的優 點。 第4為如上述以最少構成零件形成，並且將曲折之電 阻的鄰接距離縮小，於該部分配置FET之梳齒的一部分， 而以與習知相同的晶片尺寸可將一方之閘極寬度擴大至 5 0 0 // m。即具體而言，本發明之化合物半導體晶片之尺寸 可收容於0· 31x 0· 31mm2内，亦即能以與採用閘極寬度為 40 0 // in之FET的開關電路相同之晶片尺寸來實現，使&與 矽半導體晶片的價格之競爭力大幅提昇。因此，與習知/之 小型封裝件（Package)相比較（MCP6，尺寸為2. Ιππηχ 2. 0mm x 〇· 9mm)，可安裝於更小型封裝件（SMCP6，尺寸為丨，6mm x 1 · 6 m m x 0 · 7 5 m m) 〇 第5為其插入損失能比習知的插入損失減小，因此即 使省略分流FET亦能設計具有充分隔離的fET。例如，對 3GHz之輸入訊號即使閘極寬度為3〇〇#m，無分流FET亦能
313609.ptd 第32頁 561504 五、發明說明（28) 3GHz之輸入訊號即使閘極寬度為30 0 // m，無分流FET亦能 充分確保隔離。 第6為本發明之化合物半導體開關電路裝置可將相對 於高頻波輸入電力之開關中表示反射的電壓駐波比VSWR實 現為1. 1至1. 2，亦能提供一種反射較少的開關裝置。 第7為本發明之化合物半導體開關電路裝置可使表示 相對於高頻波輸入訊號之輸出訊號的失真位準之直線性特 性PINldB提高為30dBm，而使開關之直線性特性能大幅改 善0
313609.ptd 第33頁 561504 圖式簡單說明 [圖面的簡單說明] 第1圖表示說明本發明之電路圖。 第2圖表示說明本發明之俯視圖。 第3圖（A )及（B )表示說明本發明之俯視圖。 第4圖表示說明本發明之特性圖。 第5圖（A )及（B )表示說明本發明之剖視圖。 第6圖（A )及（B )表示說明本發明之特性圖。 第7圖表示說明本發明之特性圖。 第8圖表示說明習知例之（A )剖視圖，（B )電路圖。 第9圖表示說明習知例之等效電路圖。 第1 0圖表示說明習知例之電路圖。 第1 1圖表示說明習知例之俯視圖。 第1 2圖表示說明習知例之俯視圖。 第1 3圖表示說明習知例之特性圖。 第1 4圖（A)及（B )表示說明習知例之剖視圖。 第1 5圖（A)及（B)表示說明習知例之特性圖。 [元件符號說明] 1、1 1 GaAs基板 2、1 2 通道領域 源極 電阻金屬層 汲極領域 襯墊金屬層 3、1 7 閘極 4、1 3、1 4 5、15、16 沒極 10 18 源極領域 19 20 閘極金屬層 30
Ct 1-1、Ct 1-2第1、第2控制端子 IN 共通輸入端子
313609.ptd 第34頁 561504
313609.ptd 第35頁

Claims (1)

  1. 561504Ml 日’ 修iE 施 六、申請專利範圍 1·
    / /{ &1108187 曰 修正 2. 種化合物半導體開關電路裝置，係在通道領域表面 形成設有源極、閘極及汲極之第1及第2的FET，將兩 F E T之源極或沒極作成共通輸入端子’將兩ρ e τ之汲極 或源極作為第1及第2輸出端子，並且從連接於兩FET之 問極的第1及第2控制端子施加控制訊號，使任一方之 ^ET導通’以於前述共通輸入端子與前述第1及第2輸出 端子之任一方形成訊號經路之化合物半導體開關電路 裝置丄其特徵為： 二、則述兩ρΕΤ為形成閘極寬度各不同的非對稱型，使 刖述一 ^之FET的閘極寬度比另一方之FET的閘極寬度 小’將河述一方之FET之閘極寬度設定成比前述另一方 之 問極寬度小，並將前述另一方之FET的I dss設 定成比前述另_古+ ^ 、为 方之FET的Idss大。 一種化合物本道μ BB ,, ^> 千導體開關電路裝置，為在通道領域表面 形成5又有源極、p ^ 4 ^ ^ m %托士、』 問極及汲極之第1及第2FET，將FET之 从#势1 nA通輸入端子，將兩FET之沒極或源極 篦1及篦？批生2輸出端子’並且從連接於兩FET之問極的 第1及第2控制端；A 、s 、，认1 响卞^加控制訊號，使任一方之FET導 通，以於前述並诵认 ^ ^ 七/ /、通輪入端子與前述第1及第2輸出端子 之任一方形成细缺 战Λ路之化合物半導體開關電路裝 置’兵特徵為： 將如述一方之P 的閘極寬度形成4 0 0// m以下，另 一方之FET的閘極言也 .^ γγτλα τ 龙度形成比40 0# m大’並且將前述一 方之FET的Idss形成 &成比另一方之FET的Idss小。
    313609.ptc 第1頁 2003. 04. 07. 036 561504 案號91108187 { ^年斗月丨〇曰/ 修正 M W: 六、申請專利範圍 ^---- 3 ·如申請專利範圍第1或第2項之化合物半導體開關電路 裝置，其中，前述兩FET係由對前述通道領域肖特基接 觸之閘極，以及對前述通道領域電阻接觸之源極及沒 極所構成。 4 · 一種化合物半導體開關電路裝置，為在通道領域表面 形成設有肖特基接觸之閘極及對前述通道領域電阻接 觸之源極及汲極之第1及第2FET，將兩FET之源極或沒 極作成共通輸入端子，將兩FET之汲極或源極作成第i 及第2輸出端子，並且從連接於兩FET之閘極的第1及第 2控制端子施加控制訊號，使任一方之FET導通，以於 前述共通輸入端子與前述第1及第2輸出端子之任一方 形成訊號經路之化合物半導體開關電路裝置，其特徵 為： 將前述一方之FET的閘極寬度形成在40 0// m以下， 將另一方之FET的閘極寬度形成比4 0 0// in大，並且將一 方之FET的Idss形成比另一方之FET的Idss小，將前述 一方之FET的夾斷電壓形成比前述另一方之FET的夾斷 電壓小。 5 ·如申請專利範圍第4項之化合物半導體開關電路裝置， 其中，對於前述另一方之FET控制其通道領域之離子注 入條件，並且擴大其閘極寬度以增加I d s s，藉此獲得 預定之最大線型輸入電力。 6 ·如申請專利範圍第4項之化合物半導體開關電路裝置， 其中，對於前述Idss較大之FET通過最大線型輸入電力
    imi 313609.ptc 第2頁 2003. 04. 07. 037 561504 案號91108187 $年斗月A修正 Γ WTTu' 六、申請專利範圍 -:」 時，前述夾斷電壓較低之FET係藉由增大夾斷電壓及施 加於閘極肖特基接合之反偏壓的差，以使其能承受前 述預定之最大線型輸入電力。 7. 如申請專利範圍第1、第2或第4項之化合物半導體開關 電路裝置，其中，將前述一方之FET使用於前述訊號經 路之收訊側，並將前述另一方之FET使用於前述訊號通 路之發訊側。 8. 如申請專利範圍第1、第2或第4項之化合物半導體開關 電路裝置，其中，將用以連接前述閘極寬度較大之FET 的閘極及與第1控制端子之連接機構全部，以及前述閘 極寬度較大之FET的一部分，設置在配置於前述閘極寬 度較大之FET的周圍之對應於前述第1控制端子及前述 第1輸出端子之襯墊部之間。 9. 如申請專利範圍第1、第2或第4項之化合物半導體開關 電路裝置，其中，對於前述閘極寬度較大之FET能輸入 22dBm之最大線型電力。 1 0 .如申請專利範圍第1、第2或第4項之化合物半導體開關 電路裝置，其中，前述’兩FET各具有不同不純物濃度的 通道領域。 1 1.如申請專利範圍第1、第2或第4項之化合物半導體開關 電路裝置，其中，前述兩FET各具有深度不同之通道領 域。 1 2 .如申請專利範圍第1、第2或第4項之化合物半導體開關 電路裝置，其中，半絕緣性基板為使用GaAs基板，並
    313609.ptc 第3頁 2003. 04. 07. 038 561504 案號 91108187 t年中月⑼丨日, 修正
    六、申請專利範圍 於其表面形成前述通道領域。 umi 313609.ptc 第4頁 2003. 04. 07. 039
TW091108187A 2001-05-25 2002-04-22 Switching device using compound semiconductor TW561504B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001156713A JP2002353411A (ja) 2001-05-25 2001-05-25 化合物半導体スイッチ回路装置

Publications (1)

Publication Number Publication Date
TW561504B true TW561504B (en) 2003-11-11

Family

ID=19000686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091108187A TW561504B (en) 2001-05-25 2002-04-22 Switching device using compound semiconductor

Country Status (7)

Country Link
US (1) US6573529B2 (zh)
EP (1) EP1261032B1 (zh)
JP (1) JP2002353411A (zh)
KR (1) KR100644980B1 (zh)
CN (1) CN1213467C (zh)
DE (1) DE60233615D1 (zh)
TW (1) TW561504B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368194A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2003007727A (ja) * 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置
JP4050096B2 (ja) * 2002-05-31 2008-02-20 松下電器産業株式会社 高周波スイッチ回路および移動体通信端末装置
JP4202852B2 (ja) 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
KR100576708B1 (ko) 2003-12-05 2006-05-03 한국전자통신연구원 화합물 반도체 고주파 스위치 소자
KR100592735B1 (ko) 2004-11-16 2006-06-26 한국전자통신연구원 반도체 소자의 트랜지스터 및 그 제조방법
JP2006173571A (ja) 2004-12-14 2006-06-29 Korea Electronics Telecommun 半導体素子のトランジスタ及びその製造方法
JP2007005565A (ja) 2005-06-23 2007-01-11 Fujitsu Ltd 半導体装置及びその製造方法
JP4870644B2 (ja) 2006-12-05 2012-02-08 韓國電子通信研究院 ミリメートル波帯域制御回路用高隔離度スイッチ素子
KR100976627B1 (ko) 2007-12-10 2010-08-18 한국전자통신연구원 밀리미터파 대역 제어회로용 스위치 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800566B2 (ja) 1991-07-23 1998-09-21 日本電気株式会社 電界効果トランジスタおよび高周波信号発振器および周波数変換回路
JP3243892B2 (ja) * 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
JP3332194B2 (ja) * 1995-08-10 2002-10-07 ソニー株式会社 スイツチ半導体集積回路及び通信端末装置
JP3439290B2 (ja) * 1995-12-28 2003-08-25 日本電気株式会社 半導体装置
JP3310203B2 (ja) * 1997-07-25 2002-08-05 株式会社東芝 高周波スイッチ装置
JP2000196029A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
DE60006529T2 (de) * 1999-06-02 2004-09-23 Arizona State University, Tempe Stromgesteuerter feldeffekttransistor

Also Published As

Publication number Publication date
US20020179981A1 (en) 2002-12-05
EP1261032A2 (en) 2002-11-27
KR20020090345A (ko) 2002-12-02
KR100644980B1 (ko) 2006-11-14
EP1261032B1 (en) 2009-09-09
JP2002353411A (ja) 2002-12-06
CN1388585A (zh) 2003-01-01
EP1261032A3 (en) 2005-07-13
US6573529B2 (en) 2003-06-03
DE60233615D1 (de) 2009-10-22
CN1213467C (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
JP3831575B2 (ja) 化合物半導体スイッチ回路装置
US9190994B2 (en) RF switch branch having improved linearity
EP2572450B1 (en) High power gallium nitride field effect transistor switches
TW561504B (en) Switching device using compound semiconductor
JP2009065304A (ja) 高周波スイッチ装置
TW560013B (en) Chemical semiconductor switch circuit device
CN215897704U (zh) 射频切换电路和多级缓冲器
CN114725197A (zh) 金属氧化物半导体装置和其构造方法
TW200306071A (en) Semiconductor switching circuit device
TW536730B (en) Chemical compound semiconductor switching circuit device
US12015061B2 (en) Radio frequency switch
WO2017145576A1 (ja) 半導体装置、アンテナスイッチ回路、モジュール装置、及び無線通信装置
TW557582B (en) Compound semiconductor switch circuit device
US6025614A (en) Amplifier semiconductor element, method for fabricating the same, and amplifier semiconductor device
US11750209B2 (en) Digital-to-analog converter, transmitter and mobile device
CN100487895C (zh) 化合物半导体装置
JP2002118123A (ja) 化合物半導体スイッチ回路装置
JP3954799B2 (ja) 化合物半導体スイッチ回路装置
JP4121263B2 (ja) 化合物半導体装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees