TW560062B - Semiconductor structure with field plate - Google Patents

Semiconductor structure with field plate Download PDF

Info

Publication number
TW560062B
TW560062B TW091116864A TW91116864A TW560062B TW 560062 B TW560062 B TW 560062B TW 091116864 A TW091116864 A TW 091116864A TW 91116864 A TW91116864 A TW 91116864A TW 560062 B TW560062 B TW 560062B
Authority
TW
Taiwan
Prior art keywords
region
drain
field plate
semiconductor structure
voltage
Prior art date
Application number
TW091116864A
Other languages
English (en)
Inventor
Ulrich Krumbein
Hans Taddiken
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW560062B publication Critical patent/TW560062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Description

560062 A7 B7 五、發明説明（1 ) 發明說明 本發明一般係與半導體結構有關，及更明確地說，係關 於包含一源極區，一橫向擴散溝道區及一汲極區的半導體 結構，其中在該汲極的末端上放置一場平板。 在先前技藝中，具有橫向溝道的半導體結構是熟知的， 如 LDM0S電晶體（LDM0S=Lateral Diffused Metal Oxide Semiconductor，橫向擴散金屬氧化物半導體）。這種LDMOS 包含一位在汲極末端的長汲極區，亦稱爲LDD(LDD_Lightly Doped Drain輕摻雜汲極區）。這種結構的缺點是，在LDD 的接頭至具有兩没極電壓及高汲極電流的汲極接點植入之 間會產生很大的碰撞電離（impact ionization)植入。這種 方式所産生的電子電洞對會形成不流經該電晶體溝道的額 外電流。吾人並不希望產生此不流經該電晶體溝道的額外 電流，並且希望能夠避免。 從先前技藝中所知一種解決問題的辦法是，在輕摻雜汲 極區及汲極植入區之間提供一額外的植入區，其中該額外 植入區的摻雜濃度介於該輕摻雜汲極區與該汲極植入的摻 雜濃度之間。因為濃度梯度減小，從而可減小碰撞電離。 參考圖9，其更詳細的討論依照先前技藝的一種熟知的 LDM0S電晶體。圖9所示的整個半導體結構之元件符號為1〇〇 ’其包括一 P型材料的基板102,其中可產生該LDM0S電晶體 結構。 在基板102上形成具有高n+摻雜的源極區1〇4。由與源極 接頭S連接的金屬製成的源極接點放置于源極區上 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
560062 A7 B7 五、發明説明（2 ) 。還有，基板102上形成具有高n+摻雜的汲極區1〇8。汲極 接點110放置在汲極區上及連接到汲極接頭D上。閘極氧化 物112放置在基板102上，及及閘極接頭D連接的金屬外面的 閘極接點114放置其上。閘極氧化物112下的LDMOS電晶體結 構的溝道區116被固定下來了。在溝道區116及源區1〇8之間 形成了具有低η—摻雜的輕摻雜汲極區（LDD) 118。輕摻雜汲 極區118與〉及極區108之間形成η推雜的中間區，它處於沒極 區108的η+摻雜及輕換雜没極區Π8的ιΓ摻雜之間。中間區 120的配置使得摻雜濃度梯度減小，由此實際汲極植入區域 及汲極區108的碰撞電離減小了。圖9中所描述的配置是來 自 US-Α-4, 172, 260及US-Α-6, 020, 61 1 的專利案。 圖10所示的係在圖9 LDMOS電晶體的閘極區及汲極區之 間的電壓分佈示意圖。圖1〇中所示的實例中，閘極接頭G 上施加16 V的電壓Ugate，及汲極接頭D上施加26 V的汲極電 壓Udrain。在第一區A中，其主要係從基板區1〇2延伸至閘極 區114及源極區1〇4的下面，其電壓約爲-〇· 55 V。在與A區 相鄰的B區中，電壓约介於6.2 24 V與13 V之間。在C區中， 其係從汲極區108下面的區域延伸越過中間區1〇2及跨越
118及120區的LDD 118的邊緣區域，其電壓在13 V到20 V 之間。D區，其包括汲極區1〇8及其上面的區域，以及該中 間區120的最大部分及其上面的區域，其電壓介於2〇v到26 V之間。 從圖10中可以看出汲極區108及中間區12〇的上面，以及 這兩塊區域邊界的電壓的上升範圍。由於此處顯著的高電 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X297公釐） 560062 A7 B7 五、發明説明 位梯度的關係，無論如何減小摻雜濃度梯度，一定都 生對應電流的威重碰撞電離現象。 鑑於此先前技藝，本發明的目的係提供一種在作業 有減低碰撞電離的改良半導體結構。 /' 、 申請專利範圍第1項之半導體結構可實現此目的。 本發明提供一種半導體結構，其具有 一基板； 一形成於該基板中的源極區； 一形成於該在基板中的汲極區，該汲極區包含具有第一 摻雜濃度的第一汲極部分，及具有低於第一摻雜濃度的第 二摻雜濃度的第二汲極部分； 一位於該源極區及該第二汲極部分之間的溝道區；及 一放置在該第一汲極部分及該第二汲極部分之間的接面 上的場平板，以減小該接面處的電場梯度。 本發明疋基於以下知識：利用在半導體結構，如L])m〇s 電晶體’汲極區中的場平板便可進一步降低碰撞電離現象 根據較佳實施例，可將預設的電壓施加在該場平板上，用 以影響該電晶體結構的參數。 根據本發明的一個實施例，該場平板係直接放置在該基 板上’分別在該基板的半導體材料及其下方的汲極區中， 形成一面阻抗接點或肖特基二極體（Schott ky diode)。在 另一實施例中，該場平板係放置在同樣位於該基板之上的 隔離層上，如氧化層，，使得該場平板可以該氧化物與該 基板隔離。 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 560062 A7 ____B7 五、發明説明（4 ) '~" 根據另一實施例，施加在該場平板上的電壓介於2〇 v到 80 V的範圍之間，其中該電壓不可超過汲極電壓，以免提 高該汲極區的崩潰（breakdown)電壓。 在另一實施例中，該場平板係直接連接至該汲極接點， 因此，該場平板的電壓與該汲極電壓一致。 根據本發明的較佳實施例，第一汲極部分包含一個具有 第三摻雜濃度的中間區，該第三摻雜濃度高於第二摻雜淚 度，但是低於第一摻雜濃度。該中間區係放置在鄰近該第 二汲極部分的地方。 本發明的較佳實施例定義於申請專利範圍中。 圖式簡單說明 下面，將參考圖式’洋細地討論本發明的較佳實施例。 圖中： 圖1所示的係根據本發明第一實施例之具有場平板的 LDM0S電晶體的示意圖； 圖2所示的係根據本發明第二實施例之具有場平板的 LDM0S電晶體的示意圖； 圖3所示的係在圖2 LDM0S電晶體的閘極區及汲極區之間 的摻雜分佈示意圖； 圖4所示的係根據本發明第三實施例之具有場平板的 LDM0S電晶體的示意圖； 圖5所示的係在圖4 LDM0S電晶體的閘極區及汲極區之間 的摻雜分佈示意圖； 圖6所示的係在圖5 LDM0S電晶體的閘極區及汲極區之間 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
B7 五、發明説明（5 ) 的電壓分佈示意圖； 圖7所示的係在有無場平板的情況下，閘極電壓與汲極電 流曲線及該汲極電流中的碰撞電離部分關係圖，； 圖8所示的係該場平板對該崩潰電壓的影響； 圖9所示的係根據先前技藝之ldm〇S電晶體；及 圖10所示的係在圖9 LDMOS電晶體的閘極區及汲極區之 間的電壓分佈示意圖。 參考圖1，將於下面詳細討論本發明的第一實施例。關於 隨後較佳實施例的討論中，應該注意的係，在不同的圖式 中’相同的功能元件將具備相同的元件符號。 發明詳細說明 圖1所示的係本發明半導體結構的第一實施例，其中已在 圖9中描述過的元件具備同樣的元件符號，並且不再重述。 與圖9中所示的半導體結構比較，圖1中的半導體結構ι〇〇 不包含中間區120。圖1所示的實施例中，僅具備LDD 118 ，其係延伸於高摻雜汲極區108及溝道區116之間。根據本 發明’該半導體結構1 00另外包含了一個橫跨在LDD 118及 汲極區108之間的接面上的場平板122。隔離層124，如氧化 層，係放置在場平板122及矽基板102之間。在圖示的實施 例中，場平板122係連接到場平板接頭F。或者，該場平板 能夠直接放置在該基板102上，並當作高阻抗接點或肖特基 二極體。 場平板122是由導電材料形成。把電壓施加在場平板上使 得電場線根據場平板的位置及所施加的電壓發生相應的改 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 560062 A7 B7 五、發明説明（6 ) 變’因此電屋梯度及碰撞電離減小。除了利用場平板122 來減小碰撞電離外，圖1所示的電晶體的作業特性還有更多 的優點。一方面，可增大電晶體的上方特性曲線區域中的 最大電流值，使得特性曲線的劇烈彎曲只在更高的閘極電 壓下發生。利用場平板的另一優點是，正確選擇所施加電 壓可增大崩潰電壓。 下面將依據進一步的實施例及附圖更詳細的說明上述優 下面根據圖2詳細的說明本發明的另一較佳實施例。圖2 所示的半導艘結構是一個具有與圖9半導體結構類似的 LDM0S電晶體。另外，該結構具有場平板122，如圖2所示在 實施例中它從第一部分1〇8移開，及放置在ldd 118的上方 區域及還延伸到中間部分120上。 圖3所示的係在圖2 LDM0S電晶體的閘極區及汲極區之間 的換雜過程。A區中p型材料的摻雜濃度約爲8x1 〇16 1/cm3 。B區中’ η型材料的摻雜濃度約在2· ΐχΐ〇13 i/cm3到ι· 2xl〇17 1/cm3之間。C區中，摻雜濃度約爲ι· 3xl017 "cm3範圍内。 D區中，p型摻雜濃度約爲2·4χ102° 1/cm3。A區包含p型基板 ，P型基板的部分位於η型摻雜區的外面。圖3中B區從汲極 區108下面的區域延伸進入LDD 118，及在此區中其摻雜濃 度與中間部分120及第一汲極區部分108相比是最低的。C 區從汲極區108下面延伸進入中間部分120及其摻雜濃度比 118區的大而比汲極區108的小。D區中汲極區108的摻雜濃 度最高。 * 9 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
560062 A7 B7 五、發明説明（7 如圖4所示，本發明場平板的第三實施例與LDM0S電晶體 相連。與圖2所示的實施例相比，場平板122並沒有離開第 一汲極區部分108但從部分1 〇8開始延伸跨過汲極區1 〇8。 圖5所示的係在源極區1〇4及汲極區1〇8之間的摻雜分佈 。在源極區，η型摻雜濃度約爲2·4χ102° Ι/cm3。A區中，包 括基板102中汲極區1〇8下方，部分118下方，閘極區112下 方，及源極區104下方，其p型摻雜濃度約爲8χ1〇1β l/cm3 。8區，從汲極區i〇8下方開始延伸到部分118，其η型摻雜 濃度低於2x1013 l/cm3及1· 3x1017 l/cm3。C區，從汲極區1〇8 下方延伸到中間區120，其η型摻雜濃度約在1.3x1017 l/cm3 到2x102° l/cm3之間。D區，主要對應於汲極區1〇8下面，其 摻雜濃度約爲2. 5xl02Q l/cm3。 圖6係根據圖5的摻雜分佈，顯示出圖4 LMOS電晶體的閘 極區及汲極區之間的電壓分佈。26 V的汲極電壓Udrain及16 V 的閘極電壓Ugate施加在LDMOS電晶體上。A區中，基板内及 閘極區下方（溝道區116)及118的一部分電壓約爲-0.55 V 。8區中’從没極區1〇8下方的一部分開始延伸進入jig區， 其電壓約爲6 V到13 V之間。C區中，從汲極區1〇8下方的一 部分開始延伸進入118區及中間區120之間的邊界區及環繞 著場平板122，其電壓介於13 V到20 V。D區中，汲極區1〇8 下方延伸到中間區120場平板122下面及汲極區上面一直到 場平板的外面的區域，其電壓約在20 V到26 V之間。 圖4到圖6所示的實施例中，與先前技藝類似，部分118 及汲極區108之間存在額外的植入區120，其中，如上所述 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 560062 A7 B7 五、發明説明（8 ) ’額外植入的摻雜濃度介於部分118及沒極區摻雜濃度之間 。另外，根據較佳實施例，形成了一種導電材料的結構， 即放置在中間區120上的場平板122。在場平板上可施加一 電壓，在場平板的位置及電壓的正確選擇下可以實現電場 線的改變使得電壓梯度減小及因此降低碰撞電離。將未安 裝場平板的圖10與有安裝場平板的圖6作一比較，可以看出 場平板122使電位線後退。 圖7所不的係汲極電流與閘極電麼的關係曲線，X抽表示 的係電壓。左邊的y轴表示汲極電流的浮動及右邊的y轴表 示碰撞電離引起的部分汲極電流。圖7中示出十條曲線，表 示在沒有場平板及施加不同電壓在場平板的情況下没極電 流及碰撞電離産生的相應電流。1到6條曲線表示汲極電流 的變化過程（見圖7中左邊的y轴）。7到10條曲線表示碰撞電 離引起的部分汲極電流的變化過程（見圖7中的右轴）。 曲線1所示的係在圖9所示的示例即沒有場平板的情況下 沒極電流隨閘極電壓的變化過程。曲線1所示的沒極電流曲 線是在假設沒有碰撞電離存在的情況下作出的。曲線2所示 的汲極電流隨閘極電壓變化過程是在假設有碰撞電離存在 的情況下作出的。由此看出，與曲線1相比汲極電流大大增 加了。曲線9所示的係同樣結構下碰撞電離所産生的部分汲 極電流。由此看出曲線9幾乎線性增加，從約7 V的閘極電 壓開始及在約15 V閘極電壓處電流達到約4. 7x1 (Γ5 A。 曲線3及曲線5表示的係圖4中所示的結構在假設沒有碰 撞電離存在的情況下汲極電流隨閘極電壓變化的過程，其 -11 - 本紙張尺度逋用中國國家標準(CNS) A4規格(210X297公釐) !· 裝 訂
線 560062 A7 _B7 ____ 五、發明説明（9 ) 中分別施加23 V或26 V的電壓在場平板上。曲線4及6表示 假設存在碰撞電離的情況下分別施加23 V或26 V的電壓在 場平板上電流的變化過程。從這些曲線的變化過程可以看 出，與不考慮碰撞電離的情況相比，有碰撞電離造成電流 上升，這是由於碰撞電流産生額外的電流造成的。曲線7 及8表示的係由碰撞電離産生的所有汲極電流的那部分電 流，由此看出，曲線7及8與圖9相比平緩的上升及最後達到 一較低的值，因此當利用場平板及施加不同的電壓時，與 沒有場平板的結構（見曲線9)相比，碰撞電離産生的電流部 分大大減小了。曲線10表明在場平板上施加20 V電壓時的 碰撞電離産生的電流部分。 從圖7可以看出，碰撞電離造成汲極電流增加，特別是在 更高的特性曲線區。右邊的y轴上顯示了兩種曲線的差異。 從圖7中可以清楚的得出具有場平板的電晶體的優點。優點 之一係場平板使得碰撞電離減小。進一步，比較曲線丨與2 ’在上方特性曲線區中最大電流增加了（曲線6)。另一個優 點係特性曲線只在較高的閘極電壓處發生劇烈弯曲，如圏7 中箭頭所示。 下面將藉由圖8說明利用本發明場平板之另一優點，圖8 所示的係利用場平板後可能的崩潰電壓關係圖。假設採用 圖4所描述的結構。曲線1表示場平板接在汲極接頭上時， 即汲極電壓施加在場平板122上時，汲極電流隨没極電壓的 變化過程。曲線2, 3, 4及5分別表示在該場平板上施加65v ，50 V，60 V及23 V電壓的曲線變化過程。曲線6表示复有 ；· 裝 訂
-12-
560062 A7
場平板，即圖9所描述的實施例中，汲極電流的變化曲線。 曲線7表示在場平板上施加70v電壓時，汲極電流隨汲極電 壓變化的過程。 從圖8可以看出，本發明利用場平板及施加適當的電壓的 另一優點係可以控制電晶體的崩潰特性（breakthr〇ugh behaviour)。從圖中可以看出，與沒有場平板的電晶體相 比，崩潰電壓的範圍可以變得很寬，其依賴於施加在場平 板上的電壓。如果選擇60 V或65 V的電壓，崩潰電壓增加 ’因此當施加70 V，50 V或23 V電壓時，與沒有場平板的 相比，汲極電壓會向下變化。當場平板的電壓與汲極電壓 一致時，亦會發生相同的結果。 如上所述，有兩種可能的場平板的實施例，在其中一實 施例中，可以施加預設的電壓在該場平板上，例如，藉由 一外部電路。在第二實施例中，該場平板是浮動的，即沒 有確定的電壓。進一步的說，該場平板可以直接放置在該 基板上，或可將隔離的中間層，例如由氧化物所製成，放 置在該場平板及該基板之間。 根據本發明，可以用適當的電路在場平板上施加一電壓 ，該電路可接收施加在該半導體結構上的沒極電壓，及根 據所接收的汲極電壓將施加在場平板上的電壓設定爲最佳 值。該最佳電壓值係由量測該場平板上不同電壓處的電晶 體特性曲線來決定。該場平板上的最佳電壓值便係達到上 述的優點，如低碰撞電離，高崩潰電壓之類，的位置，及 \ 舉例來說，該碰撞電離及該崩潰電壓可隨著最佳值而改變。 -13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 560062
根據另一實施例，所構造的電路係將施加在場平板上的 電壓保持在汲極電壓的恆定部分。這是對該最佳值的簡易 近似。例如，該電壓能夠藉由簡單的分壓器從汲極電壓産 生。 在另一實施例中，該電路的構造係使得場平板的電壓與 汲極電壓一致。這是一種簡化的做法，及以藉最小的努力 就能實現。此簡單做法的優點在該電晶體的非完全最佳性 能中佔極大的優勢。 如上所述，場平板既可以藉由氧化物與基板分離，亦可 以直接放置在基板上並形成一高阻抗接點或肖特基二極 體。 雖然上述較佳實施例係以P型矽基板的形式出現，但是可 理解的係，本發明的場平板可以p溝道LDM〇S電晶體取代n 溝道LDM0S電晶體，而且進一步地說，本發明並不受限於矽 材料，其他的材料，如砷化鎵，亦可當作製造電晶體的材 料。 取代圖2, 3,及4至8中的配置，本發明亦可以圖j所示的 方式達到減小碰撞電離的優點，，省略中間區12〇並且將該 场平板全部放置在該LDD及該没極區之間的接面上。 進一步，應該注意的係，除了圖中所示的場平板尺寸之 外，其亦可以下面的方式取代··大部分延伸跨越該中間部 分，及亦可能延伸進該第一汲極部分。 根據較佳實施例，該場平板係由多晶矽製成，其厚度爲 〇· 3微米到1. 5微米。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱)

Claims (1)

  1. 560062 A8 B8 C8 _ _D8_ 六、申請專利範園 ~~' 1· 一種半導體結構，其包含 一基板（102); 一形成於該基板（102)中的源極區（104); 一形成於該基板（102)中的汲極區，該汲極區具有一個 第一摻雜濃度的第一汲極部分（108)及具有第二摻雜濃 度的第二汲極部分（118)’第二摻雜濃度低於第一摻雜濃 度； 一位於該源極區（1 〇 4)及該第^一汲·極部分（118 )之間的 溝道區（116);及 一放置在該第一汲極部分（108)與該第二汲極部分 (118)之間的接面上的場平板（122)，其可減小接面處的 電場梯度。 2·如申請專利範圍第1項之半導體結構，其中一隔離層 (124)係放置在該基板（1〇2)之上，其上則放置該場平板 (122) 〇 3·如申請專利範圍第1項之半導體結構，其中該場平板 (122)係放置在該基板（1〇2)之上。 4·如申請專利範圍第1項之半導體結構，其中會在該場平板 (122)上施加一電壓。 5. 如申請專利範圍第4項之半導體結構，其中可施加在該場 平板上的電壓範圍是20 V到80 V。 6. 如申請專利範圍第5項之半導體結構，其中該汲極區的崩 潰電壓係由施加在該場平板（122)上的電壓設定。 7·如申請專利範圍第4項之半導體結構，其中可施加在該場
    560062 A8 B8 C8
    平板（122)上的電麼受該汲極電廢控制。 8·如申請專利範圍第丨項之半導體結構，其中該場平板 (122)與該汲極接點（110)相連接。 9·如申請專利範圍第丨項之半導體結構，其中該第一汲極部 为（198)具有一具有第三摻雜濃度的中間區（12〇),該摻 雜JL度咼於第二摻雜濃度，但是低於第一摻雜濃度，該 中間區（120)與第二汲極部分q18)相鄰。
    裝 10·如申請專利範圍第9項之半導體結構，其中該第一摻雜濃 度的範圍是lxl02Q個原子/立方公分，第二摻雜濃度的範 圍是lxlO17個原子/立方公分，及第三摻雜濃度的範圍是 lxl 017個原子/立方公分到2χ1 γ個原子/立方公分。 11·如申請專利範圍第9項之半導體結構，其中該場平板 (122)係延伸跨越該中間部分（12〇)。 12·如申請專利範圍第1項之半導體結構， (122)係由多晶梦製成。 其中該場平板 訂 13·如申請專利範圍第1項之半導體結構，其 、τ邊場平板 (122)的厚度在〇·3微米到1·5微米之間。 -16- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) ---- —
TW091116864A 2001-07-31 2002-07-29 Semiconductor structure with field plate TW560062B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10137343A DE10137343C1 (de) 2001-07-31 2001-07-31 Halbleiterstruktur mit Feldplatte

Publications (1)

Publication Number Publication Date
TW560062B true TW560062B (en) 2003-11-01

Family

ID=7693760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116864A TW560062B (en) 2001-07-31 2002-07-29 Semiconductor structure with field plate

Country Status (5)

Country Link
US (1) US6949797B2 (zh)
EP (1) EP1412973B1 (zh)
DE (2) DE10137343C1 (zh)
TW (1) TW560062B (zh)
WO (1) WO2003012854A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584216A (zh) * 2012-09-28 2015-04-29 英特尔公司 用于静电放电（esd）保护的延伸漏极非平面mosfet

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836427B2 (ja) * 2004-09-28 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102005039804B4 (de) * 2005-08-22 2009-07-09 Infineon Technologies Ag Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben
DE102006022126B4 (de) * 2006-05-11 2015-04-09 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauelementes
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
EP2135286B1 (de) * 2007-02-22 2015-09-23 Forschungsverbund Berlin E.V. Halbleiterbauelement mit feldplattenstruktur und verfahren zu dessen herstellung
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
JP4822292B2 (ja) * 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
CN102054865B (zh) * 2009-11-05 2012-04-18 上海华虹Nec电子有限公司 用于静电保护结构的mos晶体管及其制造方法
CN103296082B (zh) * 2012-02-27 2015-12-09 无锡华润上华半导体有限公司 金属氧化层半导体场效应晶体管
US9105719B2 (en) * 2013-01-09 2015-08-11 Broadcom Corporation Multigate metal oxide semiconductor devices and fabrication methods
TWI675473B (zh) * 2015-11-16 2019-10-21 聯華電子股份有限公司 高壓半導體裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
US4288806A (en) * 1979-05-29 1981-09-08 Xerox Corporation High voltage MOSFET with overlapping electrode structure
DE3046749C2 (de) * 1979-12-10 1986-01-16 Sharp K.K., Osaka MOS-Transistor für hohe Betriebsspannungen
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
US6020611A (en) * 1998-06-10 2000-02-01 Motorola, Inc. Semiconductor component and method of manufacture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584216A (zh) * 2012-09-28 2015-04-29 英特尔公司 用于静电放电（esd）保护的延伸漏极非平面mosfet
US9502883B2 (en) 2012-09-28 2016-11-22 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection
CN104584216B (zh) * 2012-09-28 2018-06-19 英特尔公司 用于静电放电(esd)保护的延伸漏极非平面mosfet
US10103542B2 (en) 2012-09-28 2018-10-16 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection

Also Published As

Publication number Publication date
EP1412973A1 (de) 2004-04-28
DE10137343C1 (de) 2002-09-12
EP1412973B1 (de) 2005-04-27
US20040256670A1 (en) 2004-12-23
WO2003012854A1 (de) 2003-02-13
US6949797B2 (en) 2005-09-27
DE50202931D1 (de) 2005-06-02

Similar Documents

Publication Publication Date Title
TW501266B (en) A high voltage thin film transistor with improved on-state characteristics and method for making same
TWI337376B (en) Gate-gesteuertes fin-widerstandselement zur verwendung als esd-schutzelement in einem elektrischen schaltkreis und einrichtung zum schutz vor elektrostatischen entladungen in einem elektrischen schaltkreis
KR101030923B1 (ko) Ｒｅｓｕｒｆ 트랜지스터를 포함하는 반도체 컴포넌트 및 이를 제조하는 방법
TW392306B (en) Improved structure and fabrication process to provide effective channel-stop in termination areas for trenched power transistors
KR101293927B1 (ko) 스크리닝 전극을 가진 반도체 장치 및 방법
TWI520336B (zh) 高壓裝置及其製造方法
TW594987B (en) Lateral junction filed-effect transistors
TW488013B (en) Method of manufacturing trench field effect transistors with trenched heavy body
TW530417B (en) Semiconductor device
TW560062B (en) Semiconductor structure with field plate
JP5070693B2 (ja) 半導体装置
TW563243B (en) Semiconductor device and portable electronic apparatus
JPH10506503A (ja) Ｈｖ−ｌｄｍｏｓｔ型の半導体装置
JP2002184985A (ja) 半導体装置
JP2002319675A (ja) 埋設導電層を備えた高電圧トランジスタ
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
TW200818507A (en) Semiconductor device and method of manufacturing semiconductor device
TW201216377A (en) Field effect transistors having improved breakdown voltages and methods of forming the same
US20130043532A1 (en) Lateral high-voltage transistor and associated method for manufacturing
JP5036130B2 (ja) 自己整合した垂直ゲート半導体装置
JP2004538626A (ja) 深い注入接合を有する出力ｍｏｓｆｅｔ
TWI281747B (en) Semiconductor device and method for manufacturing the same
TW493281B (en) Semiconductor device and method for manufacturing the same
TW399337B (en) Semiconductor device
TW483145B (en) Electrostatic discharge protection transistor structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees