TW557583B - A multi-layer inductor formed in a semiconductor substrate - Google Patents
A multi-layer inductor formed in a semiconductor substrate Download PDFInfo
- Publication number
- TW557583B TW557583B TW091121020A TW91121020A TW557583B TW 557583 B TW557583 B TW 557583B TW 091121020 A TW091121020 A TW 091121020A TW 91121020 A TW91121020 A TW 91121020A TW 557583 B TW557583 B TW 557583B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- patent application
- item
- scope
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 3
- 230000001154 acute effect Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 8
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 119
- 230000008569 process Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 8
- 208000015943 Coeliac disease Diseases 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052770 Uranium Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 3
- 235000014653 Carica parviflora Nutrition 0.000 description 2
- 241000243321 Cnidaria Species 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000004520 electroporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
557583 A7 _B7__ 五、發明説明(彳) 發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明是關於一種形成在積體電路基體上的電感,更 具體而言是關於一種其核心跨距積體電路之至少三個金屬 層的電感。 發明背景 目前在對於無線通信與較小無線通信裝置之需要的革 新上針對於無線電通信電子裝置的最佳化與微型化有著相 當的進步。在裝置的操作上這些裝置的被動元件(諸如電 感、電容器與變壓器)扮演一個必須的角色,因此必須努 力去減小此類元件的尺寸並改良其製造效率。 經濟部智慧財產局員工消費合作社印製 在電子通信裝置之效能中扮演不可或缺角色的電感是 一種包含複數個繞線的電磁元件,其通常是由磁金屬或是 絕緣器所組成的核心所圈住。磁核心的使用得到較高的電 感値。該電感係數也會受到線圈匝數目的影響;具體而言 ,電感係數與匝的數目平方成比例。此電感値也受到核心 的半徑與其他物理因素的影響。習知的電感是以螺旋狀的 方式形成(也可稱爲螺線管形)或是環形管。 將操作通信頻率持續配置到較高的頻寬中,電感損耗 會因提高的漩渦電流與集膚效應損耗而增加。爲了使用於 以較低頻率操作的裝置中,可藉由應用特定主動裝置來模 擬電感。但模擬電感在較高頻率上比較困難實現,其具有 有限的動態範圍且會將額外且不理想的雜訊注入操作電路 中 0 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4- 557583 A7 B7 五、發明説明(2 ) (請先閲讀背面之注意事項再填寫本頁} Q (或是品質因素)是重要的電感價値特徵。Q測量出 電感電抗對有感電阻的比率。當電感電流圖示爲輸入信號 頻率的函數時,高Q電感表現出狹窄的峰値,其中峰値代 表在電感共振時的頻率。高Q電感通常在以窄頻寬操作之 頻率決定電路中是相當重要的。因爲Q値爲有感電阻的反 函數,所以將電阻最小化以提高Q是相當重要的。 經濟部智慧財產局員工消費合作社印製 大部分的個人通信裝置組合有利用半導體技術所製造 的積體電路主動元件,諸如矽或鎵砷化物。先前技藝教導 所發展之特定整合平面電感(包括環形或螺旋形)以達成 與矽爲基礎之積體電路製造處理的相容性。然而,此類平 面電感傾向於在操作頻率上遭受到高度損耗與低Q因素。 這些損耗與低Q因素一般是歸因於因使用薄且相當高電阻 率的導體,而因寄生電容與電阻性損耗所造成的介電損耗 。習知平面電感的另一個缺點是因垂直於半導體基體表面 的磁場線。這些封閉環路磁場線進入該電感之上、之旁與 之下的材料中。介電材料的穿透力提高了電感損耗與降低 了電感的Q因素。同時,除非電感是置於與形成於矽中之 下層主動電路元素有相當距離之處,電感磁場會感生進入 電流而因此瓦解了下層主動元件的操作。 隨著積體電路主動裝置越發展越小且越高速地操作, 互連系統不應增加對裝置信號的處理延遲。當較長的互連 與較小的互連斷面提高了互連電阻時,習知鋁互連金屬化 的使用限制了電路的操作速度。同時,當電路元件數目增 加時,在鋁與矽表面之間的相當小接觸阻抗會產生相當大 本紙張尺度適用中國國家標準( CNS ) A4規格(210X297公釐) ' " -5- 經濟部智慧財產局員工消費合作社印製 557583 A7 _B7_ 五、發明説明(3 ) 的整體電阻。另外也難以將鋁以高寬高比沉積於穿孔與插 塞中,其中寬高比被界定爲穿孔厚度對直徑的比率。 給定這些缺點,銅便成爲互連的選擇,因爲銅是優於 銘的導體(相較於銘的3.1 micro-ohm其電阻爲1.7 microohm) , 較不易 受到電子遷移 ,能夠被以較低 的溫度 來沉積 (所以避免裝置參雜物輪廓上的介電效應),且在高寬高 比的插塞中適用爲插塞材料。能夠藉由化學蒸氣沉積、濺 射、電鍍與電解電鍍來形成銅互連。 波紋處理是一種形成主動裝置銅互連的技術。先將溝 形成於介電層的表面中,再將銅材料沉積於其中。通常溝 會被塡滿,需要化學與機械拋光步驟以將表面再平面化。 此處理提供較好的尺寸控制,因爲其可消除在傳統圖樣與 蝕刻互連處理中所產生的尺寸變化。雙波紋處理將波紋處 理延伸,同時從銅中形成下層穿孔與互連溝。先形成穿孔 插塞再形成金屬溝。隨後的金屬沉積步驟塡充穿孔與溝, 形成一完整的金屬層。化學與機械拋光步驟將頂面或是基 體進行平面化。 美國專利案號第6,008,102說明用以形成三度或螺旋狀 電感的處理,其藉由習知的及多個圖樣、鈾刻與沉積步驟 所形成的銅層來形成該電感。利用與溝之形成與塡充不同 的步驟形成有多個互連穿孔並塡充以金屬。 發明槪述 爲了提供進一步半導體基體上與主動裝置相關之電感 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) τγ Λ------IT------ (請先閱讀背面之注意事項再填寫本頁) -6 - 557583 A7 ___ B7_ 五、發明説明(4 ) 的製造發展,提供有用以形成在習知積體電路之金屬層間 電感的架構與處理,其中電感核心區域大於先前技藝的電 感,其導致較高的電感係數値及較高優點的Q特徵。同時 ,根據本發明之學說所形成的電感在積體電路之相當微小 的區域中具有理想的低電阻(及所以高Q )。一種用以形 成此類電感的技術爲雙波紋處理。 根據本發明的一實施例,複數個平行的下方導電條形 成在半導體基體上方,其中已先形成主動元件。第一與第 二垂直導電穿孔口形成在每個下方導電條之第一與第二的 相對邊緣上,且將導電材料沉積於穿孔口中以形成第一與 第二導電穿孔。將兩個額外的穿孔口形成於與第一與第二 導電穿孔的垂直對準中並塡充以金屬以形成第三與第四導 電穿孔。然後形成複數個上方導電條,其中上方導電條的 平面與下方導電條的平面相交,因此一上導電條的第一邊 緣位在下方導電條之第一邊緣的上方,且兩個邊緣是藉由 第一與第三導電穿孔而互連。上方導電條的第二邊緣位在 下個平行下方導電條之第二邊緣的上方,且這些邊緣是藉 由第二與第四導電穿孔成電性連接。所以該電感包含各別 繞線的螺旋。 根據本發明的另一個實施例,複數個平行的下方波紋 溝或窗形成在置於現存基體上之介電層的第一多層堆疊中 。該溝塡充以銅。兩個垂直的導電穿孔形成於與每個下方 波紋溝之每個邊緣的電性通信中,且銅沉積於其中。接著 ,根據雙波紋處理,一另外複數個穿孔與上方溝形成於置 本紙張尺度適用中國國家標準( CNS ) A4規格(210 X 297公釐) ' -7- I"^--:‘-----Λ-- (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 557583 A7 B7 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 於第一堆疊上之絕緣層的第二多層堆疊中。下方波紋溝的 垂直平面與上方波紋溝的垂直平面相交。與每個上方溝相 關的一對穿孔垂直對準於先前形成之連接於下方溝的穿孔 。此另外的複數個穿孔與上方溝被塡充以銅,最好是利用 電鍍,然後將該表面進行化學與機械拋光步驟。因爲下方 與上方波紋溝的平面相交,所以形成由導電穿孔所互連之 上方與下方波紋溝的螺旋狀接續。 簡單圖示說明 鑒於以下的本發明說明與附圖可使本發明得到更輕易 的了解以及進一步的優點與使用,其中: 圖1至圖9爲根據本發明連續製造步驟中一製造實施 例的電感結構斷面圖。 圖10至圖12顯示根據本發明學說所形成之替代電感 結構的俯視圖。 經濟部智慧財產局員工消費合作社印製 根據一般實際操作,並未限制各種裝置特徵,但強調 與本發明相關的特定特徵。在整個圖形與內文中參考符號 代表相似的元素。 元件對照表 20 阻障層 22 絕緣層 24 硬遮罩層 3〇 溝(窗) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8 - 557583 A7 B7 五、發明説明(6 ) 經濟部智慧財產局員工消費合作社印製 32 阻障與種晶層 34 金屬-1澆道層 40 阻障層 42 絕緣層 48 蝕刻停止層 50 絕緣層 52 硬遮罩層 60 穿孔口 62 穿孔口 64 阻障與種晶層 65 導電穿孔 66 導電穿孔 67 金屬-2穿孔層 68 金屬-2穿孔層 70 阻障層 72 絕緣層 74 鈾刻停止層 76 絕緣層 78 硬遮罩層 84 穿孔口 86 穿孔口 100 溝 101 端 102 端 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9- 557583 A 7 B7 五、發明説明(7 ) 106 導 電 穿 孔 107 導 電 穿 孔 108 金 屬 -3 穿 孔 層 109 金 屬 -3 穿 孔 層 110 金 屬 -3 澆 道 120 導 電 堆 疊 122 導 電 堆 疊 (請先閲讀背面之注意事項再填寫本頁) 本發明的詳細說明 經濟部智慧財產局員工消費合作社印製 用以形成根據本發明之電感的處理開始於圖1,其中複 數個絕緣層形成在現有的積體電路基體上,其傳統上包括 複數個主動元件。典型而言,在習知製造處理的此時,主 動裝置沒有形成金屬互連層;只有形成用以存取主動裝置 區的穿孔或窗。阻障層20置於半導體基體的表面上,且最 好是以鉬、鉬氮化物、鈦或鈦氮化物所形成。其次在阻障 層2〇上形成絕緣層22,其最好是從相當低的介電常數材料 所形成。低介電的二氧化矽、黑鑽石與珊瑚適用於作爲絕 緣層22。二氧化矽的相關介電常數爲約3.9。所以低的介電 常數一般被視爲小於3.〇。此低介電常數材料會減少內層的 電容以及信號間的電位串音,雖然在另一個實施例中能夠 使用習知的二氧化矽。能夠利用化學蒸氣沉積來形成阻障 層2 0與絕緣層2 2。 絕緣層22上方之層24包含一個二氧化矽的硬遮罩。 爲了蝕刻硬遮罩下方的一層或多層,將光阻施加在硬遮罩 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10- 557583 A7 B7 五、發明説明(8 (請先閲讀背面之注意事項再填寫本頁} 上,圖樣出光阻,然後將該圖樣從光阻轉移到硬遮罩。將 光阻移除並利用硬遮罩圖樣執行蝕刻步驟。此處理有利於 提供較好之蝕刻特徵的尺寸控制。除了硬遮罩,能夠利用 習知的光阻圖樣與鈾刻步驟。如圖2中所示,在任一例中 ,利用適當的蝕刻劑將窗或溝3 0形成於絕緣層22與硬遮 罩層24中。然後藉由蝕刻將在溝30底部之阻障層20的暴 露區移除。一般而言,圖樣與蝕刻步驟不會允許尖角結構 形狀的形成,所以從上方俯視來看,窗與溝是典型的圓形 、橢圓形、或具有相當直的邊緣且在邊緣間具有圓角。 回到圖3,沉積出阻障與種晶層32。典型而言,這是 由兩個步驟所完成的。首先將阻障材料濺射到溝30中。鉬 、鉬氮化物、鈦與鈦氮化物爲阻障層的適用材料。其次, 最好是利用濺射沉積出薄的銅種晶層。該種晶層必須作爲 電鍍銅的開始層。也可以利用習知的化學蒸氣沉積與電鍍 處理來沉積阻障與種晶層32的阻障材料與種晶材料。最好 是利用電鍍銅來形成金屬-1澆道層3 4。電鍍特別有益處, 經濟部智慧財產局員工消費合作社印製 因爲它能夠在低溫以及相當低的成本下執行。此低溫沉積 的特徵是有利的,它可避免半導體基體之主動區中參雜物 輪廓的改變。然後將此基體進行化學機械拋光以從除了金 屬-1澆道34內之外的所有區中移除電鍍銅。用以在絕緣層 中沉積銅層的處理是爲熟知的波紋處理。其提供良好的尺 寸控制,因爲其消除了習知金屬圖樣與蝕刻處理中產生的 變化,其中穿孔與互連是形成於兩個分開的步驟中。波紋 處理與雙波紋處理的細節將於以下的參考中討論,結合於 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -11 - 557583 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(9 ) 文中作爲參考:C. K. Hu et. al.,Proceedings MRS Symposium on VLSI, vol. 5,p.369 ( 1990) ; B. Luther et. al·,Proceedings VMIC, vol.10,p.1 5 ( 1994 ) ; D. Edelstein, Proceedings ECS Mtg.,νο1·96-2,ρ· 33 5 ( 1 995 ) o 在特定電路組態中,必須將金屬-1澆道34連接到基體 中的底層主動裝置區。例如金屬-1澆道的一端作爲用以連 接到電路中之其他元件的電感終端。這可藉由先形成穿孔 口的雙波紋處理來完成,該口是用以將金屬-1澆道的一端 連接到底層裝置區的。第二個步驟形成窗30,第三個步驟 同時塡充穿孔口與溝30以形成導電穿孔與金屬-1澆道34 。藉由此技術,金屬-1澆道34會連接到底層裝置區。此導 電穿孔也可藉由習知的處理來形成,然後將金屬-1澆道34 形成於其中的電性接點中。 如圖4中所示,在金屬-1澆道34與層20、22與24的 鄰近區上形成一個四層的堆疊。如圖所示先沉積阻障層40 (最好是鈦氮化物)。最好具有相當低介電常數的絕緣層 42形成在阻障層40上,且包含低介電常數的二氧化矽、黑 鑽石或珊瑚。低介電常數材料的使用有利於減少內層的電 容以及內層串音,但是絕緣層不需要包含低介電材料。例 如由氮化矽所形成的蝕刻停止層48形成在絕緣層42的上 方。另一個絕緣層5 0 (最好具有低介電常數)形成在蝕刻 停止層48上方。硬遮罩層52形成在絕緣層50的上方。如 上文所述,可以利用習知的光阻與遮罩材料來取代硬遮罩 層5 2 〇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) —AwIT (請先閲讀背面之注意事項再填寫本頁) -12- 557583 A7 B7 五、發明説明(1〇 ) 來到圖5,應用硬遮罩層52的遮罩步驟定義出穿孔口 60與62形成的區域,向下延伸至阻障層40。藉由蝕刻將 阻障層40之暴露於穿孔口 60與62的區移除掉。此時在製 造處理中,積體電路可能有其他區域需要金屬-2層與底層 裝置區互連,所以當形成穿孔口 60與62時,會圖樣與蝕 刻出這些用於互連的穿孔口。應該注意到的是此時如圖5 中的金屬-1澆道34可能被定位平行於半導體基體的正面( 雖然並不一定需要),所以穿孔口 60 (以及以下將討論的 所有元素)與穿孔口 62 (以及所有形成於其上的元素)是 位於相同的垂直平面中。見圖1 〇。 如圖6中所示,阻障與種晶層64沉積於穿孔口 60與 62中。此處理與材料和圖3有關的阻障與種晶層32相同。 然後最好是在穿孔口 60與62中電鍍銅,藉由化學與機械 拋光步驟以將頂面平面化。此時,穿孔口 60與62之下部 的銅區可稱爲導電穿孔65與66。穿孔口 60與62之上部中 的銅材料被稱爲金屬-2穿孔層67與68。 如圖7中所示,多層的堆疊形成在現存的層上,其中 各層的材料最好是與圖4相關之多層堆疊所使用的相同。 特別的是,隨後形成的層包括阻障層70、絕緣層72 (最好 是包含具有低介電常數的材料)、蝕刻停止層74、絕緣層 76 (最好是包含具有低介電常數的材料)與硬遮罩層78。 穿孔口 84與86形成於其中,利用硬遮罩層78來圖樣與蝕 刻表面。將阻障層70之暴露於穿孔口 84與86的區移除掉 。此時金屬-2穿孔層67與68的頂面分別與穿孔口 84與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' "~ -13- (請先閲讀背面之注意事項再填寫本頁) 、π
Aw. 經濟部智慧財產局員工消費合作社印製 557583 A7 B7 五、發明説明(H ) (請先閱讀背面之注意事項再填寫本頁) 86對準。接著如圖8中所示在基體中形成溝100。溝100 向下延伸至蝕刻停止層74。在較佳實施例中,爲了在蝕刻 停止層74有效地停止蝕刻處理,應監督蝕刻處理以分析從 材料所蝕刻出來的副產品。在此例中,當偵測到蝕刻停止 層74的材料時便結束蝕刻處理。因此,溝1 00僅向下延伸 至蝕刻停止層74。應該注意到的是溝100與金屬_1澆道34 不在同一個平面中。溝100的一端101反而在圖8的前景 中,而一端102在背景中。此方位淸楚地顯示於圖10中。 所以可以看到在溝1 00中後來形成的導電材料,如下文中 所述,將互連兩個連續的金屬-1澆道。 經濟部智慧財產局員工消費合作社印製 如圖9中所示,阻障與種晶層1 04被沉積以限制銅擴 散進入絕緣層以及提供隨後之銅電鍍處理的種晶材料。當 蝕刻停止層74作爲阻障用途時,並不需要沿著溝100的底 面形成阻障層,且不需要電鍍種晶層,因爲銅將橫向地從 第三階穿孔84與86的側壁進行電鍍。然後沉積銅,最好 是利用電鍍,如圖9中所示,塡充穿孔口 84與86以形成 導電穿孔106與107、金屬-3穿孔層108與10 9及金屬-3 澆道1 1 〇。然後將此結構進行化學機械拋光以從不理想的區 域移除銅並將頂面平面化。 如上文中所述,金屬-3穿孔層108與金屬-1澆道34不 在同一個垂直平面中。再者,如圖10的俯視圖中所示,有 複數個平行定位的金屬-1澆道34與金屬-3澆道110,其中 互連的結構形成一個Z形的結構。在此實施例中,金屬-1 澆道34爲I形,根據上文,金屬-1與金屬-3澆道34與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐厂 -14 - 557583 A7 B7 五、發明説明(12 ) 108的組合代表了字母“Z” 。所以金屬-3澆道108透過垂 (請先閲讀背面之注意事項再填寫本頁) 直的導電堆疊120 (包含導電穿孔66、金屬-2穿孔層68、 導電穿孔107以及金屬-3穿孔層109)以及垂直的導電堆 疊122 (包含導電穿孔65、金屬-2穿孔層67、導電穿孔 106以及金屬-3穿孔層108)作爲連接連續金屬-1澆道34 的互連結構。在另一個實施例中,金屬-1與金屬-3澆道34 與1 08是互連於Z字形圖樣中以形成連續的導電結構。見 圖1 1 〇 在圖12的實施例中,金屬-1澆道34爲L形,其短段 向後延伸以接觸到金屬-3澆道108,藉由垂直的導電堆疊 120,其包含導電穿孔66、金屬-2穿孔層68、導電穿孔 107以及金屬_3穿孔層109。金屬-3澆道108也爲L形,其 短段電性連接於鄰近的金屬-1澆道34,透過垂直的導電堆 疊122,其包含導電穿孔65、金屬-2穿孔層67、導電穿孔 106以及金屬-3穿孔層108。 經濟部智慧財產局員工消費合作社印製 雖然圖形與文中的附屬說明顯示出在積體電路中,金 屬-1與金屬_3層中電感之底部與頂部金屬層的配置,也能 夠應用本發明的發明特徵以使得電感跨距其它的金屬層, 例如繞線的底段能夠置於金屬-2層間,而繞線的頂段能夠 置於金屬-4層或金屬-5層之間。其他的實施例中,其中跨 距不同的金屬層與不同數量的金屬層被視爲屬於本發明的 範圍內。再者,雖然在一實施例中,根據本發明的電感是 利用波紋處理所形成的,但本發明不受限於此技術的使用 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15- 557583 A7 B7 五、發明説明(13 ) (請先閲讀背面之注意事項再填寫本頁) 雖然根據本發明的電感已說明是以波紋處理所形成的 ,但本發明不受限於此。也可以利用習知的金屬沉積與触 刻步驟來形成電感,其中形成頂部與底部繞線段的金屬層 是藉由跨距至少3個金屬層的垂直穿孔來互連,即至少一 個金屬層沒有被用來形成繞線段的頂部或底部。 有利的是,根據本發明之學說所形成的多層電感與習 知的CMOS逆流(即互連)處理相容,且在CMOS裝置的 製造處理期間不需要任何另外的遮罩步驟。因爲該導體結 構是由銅所形成,所得到的導體會比以鋁所形成的導體具 有較低的電阻以及較高的Q。較大的電感斷面區域導因於 在基體之不同階上金屬層的使用(例如金屬-1至金屬-3或 金屬-3至金屬-5)且會產生較高的電感係數値。如上文之 處理步驟所顯示,該電感可高度整合於具有其他主動元素 的晶片上或是整合爲一般基體上架構之多模組裝置的一部 份。在電感結構中較少導電材料的使用會降低漩渦電流的 損耗。同時,磁性電路線會因精巧的電感結構而更集中, 而因此提高其電感係數並減少積體電路之最近區上的效應 經濟部智慧財產局員工消費合作社印製 〇 一種建構與處理已說明用以形成半導體基體上之薄膜 多層高Q電感是有用的。雖然已說明本發明的特定應用, 文中所揭露的原則提供一個用以藉由各種方式與各種電路 結構來實施本發明的基礎。在本發明的範圍內可進行各種 修改, 包括使用任何兩金屬層來形成電感導體。本發明只受 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -16· 557583 A7 B7 五、發明説明(14 到以下申請專利範圍的限制。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -17-
Claims (1)
- 557583 A8 B8 C8 D8 六、申請專利範圍1 1. 一種形成積體電路結構的方法,包含: 形成具有上表面的半導體基體; 在上表面上形成多個導體層;及 將兩個導體層互連以形成螺旋狀電感結構,其中在兩 個互連的導體層之間至少有一個未連接的導體層。 2. 根據申請專利範圍第1項所述之方法,其中互連的兩 個導體層包含複數個上方與下方導電條,及其中複數個上 方與下方導電條是位於相交的垂直平面中,其中複數個上 方導電條之第一條的第一端置於複數個下方導電條之第一 條的第一端上方,及其中複數個上方導電條之第一條的第 二端置於複數個下方導電條之第二條的第一端上方,進一 步包含第一垂直導電穿孔的形成,其用以將複數個上方導 電條之第一條的第一端與複數個下方導電條之第一條的第 一端互連,且進一步包含第二垂直導電穿孔的形成,其用 以將複數個上方導電條之第一條的第二端與複數個下方導 電條之第二條的第一端互連。 3. 根據申請專利範圍第1項所述之方法,其中將兩個互 連導體層中的一層形成於積體電路結構的第一金屬層中, 且將兩個互連導體層中的另一層形成於積體電路結構的至 少第三金屬層中。 4 .根據申請專利範圍第3項所述之方法,其中在第一金 屬層中之導體層的一端與在至少第三金屬層中的上層導體 層互連,其中第一導電穿孔從積體電路結構的第一金屬層 延伸至第二金屬層,且進一步有一些另外的導電穿孔,其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 I"T--------Λ-- (請先聞讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 -18· 557583 A8 B8 C8 D8 六、申請專利範圍2 每個都與第一導電穿孔垂直對準以到達形成在至少第三金 屬層中的導體層。 (請先聞讀背面之注意事項再填寫本頁} 5. —種在半導體基體中形成多層電感的方法,包含: 提供半導體基體; 在半導體基體上形成第一絕緣層; 在第一絕緣層中形成複數個平行的第一階金屬澆道; 在第一絕緣層上形成第二絕緣層; 在第二絕緣層中形成複數個第一與第二導電穿孔,其 中在其底端,複數個第一與第二導電穿孔的每一個穿孔皆 分別與複數個第一階金屬澆道之每一個的第一端段與第二 端段呈電性接觸; 在第二絕緣層上形成至少第三絕緣層; 在該至少第三絕緣層中形成複數個第三與第四導電穿 孔,其中複數個第三與第四導電穿孔的每一個穿孔皆垂直· 對準且分別與複數個第一與第二導電穿孔中的一個穿孔呈 電性接觸; 經濟部智慧財產局員工消費合作社印製 形成複數個平行第二階金屬澆道,其將在上端的複數 個第三與第四導電穿孔互連; 其中包括複數個第一階金屬澆道之每一個澆道的垂直 平面相交於包括複數個第二階金屬澆道之每一個澆道的垂 直平面,及其中複數個第二階金屬澆道的每一個澆道藉由 第一與第三導電穿孔以及第二與第四導電穿孔互連於連續 的第一階金屬澆道。 6. —種在半導體基體中形成多層電感的方法,包含: 本&張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 一 -19- 557583 A8 B8 C8 D8 六、申請專利範圍3 提供半導體基體; 在半導體基體上形成絕緣層的第一堆疊; 在絕緣層之第一堆疊的一層或多層中形成複數個平行 的第一溝; 在複數個第一溝的每一溝中形成導電材料;以形成複 數個第一階金屬澆道; 在絕緣層的第一堆疊之上形成絕緣層的第二堆疊; 在第二絕緣層的第二堆疊中形成複數個第一與第二導 電穿孔,其中在其底端,複數個第一與第二導電穿孔·的每 一個穿孔皆分別與複數個第一階金屬澆道之每一個的第一 端段與第二端段呈電性接觸; 在絕緣層的第二堆疊之上形成絕緣層的第三堆疊; 在絕緣層的第三堆疊中形成複數個第三與第四穿孔口 ,其中複數個第三與第四穿孔口的每一個皆分別垂直對準· 於複數個第一與第二導電穿孔中的一個穿孔; 在絕緣層之第三堆疊的一些預定層中形成複數個平行 的第二溝,其中複數個第二溝之每一溝的第一端段與第二 端段皆分別對準於複數個第三與第四穿孔口的每一個穿孔 □; 在複數個第三與第四穿孔口及第二溝中形成導電材料 以形成複數個第三與第四導電穿孔以及複數個與其電性接 觸的第二階金屬澆道,其中複數個第三與第四導電穿孔的 每一個皆分別與複數個第一與第二導電穿孔的一個呈電性 接觸; 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) I-^---、-----9 — I (請先閲讀背面之注意事項再填寫本頁) 、1T- 經濟部智慧財產局員工消費合作社印製 -20- 557583 A8 B8 C8 - ^^ D8 、申請專利範圍4 其中包括複數個第一階金屬澆道之每一個澆道的垂直 平li丨相交於包括複數個第二階金屬澆道之每一個澆道的垂 直平面,及其中複數個第二階金屬澆道的每一個澆道藉由 第〜與第三導電穿孔以及第二與第四導電穿孔互連於連續 白勺/第〜階金屬澆道。 7 ·根據申請專利範圍第6項所述之方法,其中該第一絕 緣堆疊包含底部阻障層與中間介電層。 8 .根據申請專利範圍第7項所述之方法,其中該阻障層 的材料選自鉬、鉬氮化物、鈦與鈦氮化物。 9.根據申請專利範圍第7項所述之方法,其中該中間介 電層的材料包含具有大約小於3 . 〇之相關介電常數的材料。 I 〇.根據申請專利範圍第7項所述之方法,其中該中間 層的材料包含二氧化砂。 II .根據申請專利範圍第7項所述之方法,其中該第一· 絕緣堆疊進一步包含置於中間介電層之上的硬遮罩層,及 其中複數個第一溝是透過該硬遮罩層藉由圖樣與蝕刻所形 成。 1 2 .根據申請專利範圍第6項所述之方法,進一步包含 在該絕緣層的第一堆疊上形成光阻層,及其中複數個第一 溝是透過該光阻層藉由圖樣與蝕刻所形成。 1 3 ·根據申請專利範圍第6項所述之方法,其中形成複 數個第一階金屬澆道的步驟進一步包含: 沿著複數個第一溝之每一溝的內部形成阻障層; 形成鄰接該阻障層的種晶層; 本紙張尺度適用中國國家標準(CNS ) A4規格(21ϋΧ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -21 - 557583 A8 B8 C8 D8 六、申請專利範圍5 在複數個第一溝的每一溝中電鍍金屬;及 將基體的頂面平面化。 14.根據申請專利範圍第13項所述之方法,其中該阻障 層的材料選自钽、組氮化物、鈦與鈦氮化物,及其中阻障 層是藉由化學蒸氣沉積所形成的。 15·根據申請專利範圍第13項所述之方法,其中該種晶 層的材料包含銅,及其中種晶層是藉由化學蒸氣沉積所形 成的。 16.根據申請專利範圍第13項所述之方法,其中該金屬 包含銅。 I7·根據申請專利範圍第6項所述之方法,其中第二與 第三絕緣堆疊包含: 底部阻障層; 置於底部阻障層之上的第一介電層; 置於第一介電層之上的蝕刻停止層;及 置於蝕刻停止層之上的第二介電層。 18. 根據申請專利範圍第17項所述之方法,其中該底部 阻障層的材料選自鉅、鉅氮化物、鈦與鈦氮化物。 19. 根據申請專利範圍第17項所述之方法,其中該第一 與第二介電層的材料包含具有大約小於3.0之相關介電常數 的材料。 2〇·根據申請專利範圍第17項所述之方法,其中該第一 與第二介電層的材料包含二氧化矽。 21·根據申請專利範圍第17項所述之方法,其中該第二 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --^--------0-- (請先閲讀背面之注意事項再填寫本頁:> 訂· 經濟部智慧財產局員工消費合作社印製 -22- 經濟部智慧財產局員工消費合作社印製 557583 A8 B8 C8 D8 TV、申請專利範圍6 與第三絕緣堆疊進一步包含置於第二介電層之上的硬遮罩 層,及其中第二與第三溝是透過該硬遮罩層藉由圖樣與蝕 刻所形成。 22. 根據申請專利範圍第17項所述之方法,其中該第二 與第三絕緣堆疊進一步包含置於第二介電層上方的光阻層 ,及其中第二與第三溝是透過該光阻層藉由圖樣與蝕刻所 形成。 23. 根據申請專利範圍第17項所述之方法,其中該絕緣 層之第三堆疊的一些預定層包含該第二介電層。 24. 根據申請專利範圍第6項所述之方法,其中形成該 複數個第一與第二導電穿孔的步驟進一步包含: 在絕緣層的第二堆疊上形成遮罩層; 圖樣及蝕刻該遮罩層以形成複數個第一與第二穿孔口 9 在複數個第一與第二穿孔口中形成阻障層; 在該阻障層上形成種晶層; 在複數個第一與第二穿孔口的每一個穿孔口中電鍍金 屬;及 將基體的頂面平面化。 25. 根據申請專利範圍第24項所述之方法,其中該阻障 層的材料選自鉬、鉅氮化物、鈦與鈦氮化物,及其中該阻 障層是藉由化學蒸氣沉積所形成。 26. 根據申請專利範圍第24項所述之方法,其中該種晶 層的材料包含銅,及其中該種晶層是藉由化學蒸氣沉積所 i氏張尺度適用中國國家榇準(CNS) A4^ (210χ297公釐) 1 -23- (請先聞讀背面之注意事項再填寫本頁)經濟部智慧財產局員工消費合作社印製 557583 A8 B8 C8 _ D8 六、申請專利範圍7 形成。 27.根據申請專利範圍第6項所述之方法,其中在該複 數個第三與第四穿孔口及第二溝之中形成導電材料的步驟 進一步包含: 在該複數個第三與第四穿孔口的每一個穿孔口及第二 溝之中形成阻障層; 在該阻障層之上形成種晶層; 在該複數個第三與第四穿孔口的每一個穿孔口以及第 二溝中電鍍金屬;及 將該基體的頂面平面化。 28·根據申請專利範圍第27項所述之方法,其中該阻障 層的材料選自鉅、鉬氮化物、鈦與鈦氮化物,及其中該阻 障層是藉由化學蒸氣沉積所形成。 29. 根據申請專利範圍第27項所述之方法,其中該種晶_ 層的材料包含銅,及其中該種晶層是藉由化學蒸氣沉積所 形成。 30. 根據申請專利範圍第6項所述之方法,其中該複數 個第一階金屬澆道與第二階金屬澆道的每一個澆道從俯視 電感的角度來看包含一 L形結構,及其中每個L形結構包 含一短腳段與一長腳段。 31. 根據申請專利範圍第30項所述之方法,其中藉由一 個或多個的第一、第二、第三與第四導電穿孔,該複數個 第一階金屬澆道之其一的短腳段電性連接於複數個第二階 金屬澆道之鄰近一澆道的長腳段。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ 1T^91 (請先聞讀背面之注意事項再填寫本頁) -24- 557583 A8 B8 C8 __D8 六、申請專利範圍8 3 2 ·根據申請專利範圍第6項所述之方法,其中包含該 複數個第一階金屬澆道之其一的平面與包含第二階金屬澆 道之其一的平面相交於銳角。 3 3 ·根據申請專利範圍第6項所述之方法,其中該複數 個互連的第一階金屬澆道與第二階金屬澆道形成具有非零 電感係數的導電螺旋狀結構。 34. —種積體電路結構,包含: 半導體基體; 複數個置於半導體基體上方的第一導電條; 導電穿孔的第一堆疊電性連接於複數個第一導電條之 每一條的第一端; 導電穿孔的第二堆疊電性連接於複數個第二導電條之 每一條的第二端;及 複數個第二導電條,其第一端電性連接於導電穿孔之· 第一堆疊的最上方穿孔,而其第二端電性連接於導電穿孔 之第二堆疊的最上方穿孔,其中複數個第二導電條中的一 條置於兩個連續的第一導電條之間,用以將兩個連續的第 一導電條互連。 35. —種多階積體電路結構,包含: 具有複數個絕緣層與複數個導電層於其中的半導體基 iM · 體, 澆道導電部分; 垂直導電部分; 其中下方澆道部分形成於半導體基體的下方導電層中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:297公釐) —^---:.·-----Λ — (請先閲讀背面之注意事項再填寫本頁) 訂 ir. 經濟部智慧財產局員工消費合作社印製 -25- 557583 A8 B8 C8 D8 穴、申請專利乾圍9 J 其中在下方澆道部分上方的至少兩個或多個導電層以 上形成上方澆道部分; 其中兩個或多個垂直對準的第一穿孔部分在第一下方 澆道部分之第一端與第一上方澆道部分之上層第一端之間 產生電性連接;及 其中兩個或多個垂直對準的第二穿孔部分在第二下方 澆道部分之第一端與第一上方澆道部分之上層第二端之間 產生電性連接。 —7----7----會------1T------#1 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -26-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/972,482 US6639298B2 (en) | 2001-06-28 | 2001-10-05 | Multi-layer inductor formed in a semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
TW557583B true TW557583B (en) | 2003-10-11 |
Family
ID=25519707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091121020A TW557583B (en) | 2001-10-05 | 2002-09-13 | A multi-layer inductor formed in a semiconductor substrate |
Country Status (5)
Country | Link |
---|---|
US (1) | US6639298B2 (zh) |
JP (1) | JP4903971B2 (zh) |
KR (1) | KR100939648B1 (zh) |
GB (1) | GB2381130B (zh) |
TW (1) | TW557583B (zh) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573148B1 (en) * | 2000-07-12 | 2003-06-03 | Koninklljke Philips Electronics N.V. | Methods for making semiconductor inductor |
US6635948B2 (en) * | 2001-12-05 | 2003-10-21 | Micron Technology, Inc. | Semiconductor device with electrically coupled spiral inductors |
US7129561B2 (en) * | 2003-11-19 | 2006-10-31 | International Business Machines Corporation | Tri-metal and dual-metal stacked inductors |
US7262680B2 (en) | 2004-02-27 | 2007-08-28 | Illinois Institute Of Technology | Compact inductor with stacked via magnetic cores for integrated circuits |
DE102004014752B4 (de) * | 2004-03-25 | 2008-11-20 | Infineon Technologies Ag | Halbleiterbauelement mit kernlosem Wandler und Halbbrücke |
JP4541847B2 (ja) * | 2004-11-22 | 2010-09-08 | Okiセミコンダクタ株式会社 | 位置合わせ精度検出方法 |
US7714688B2 (en) * | 2005-01-20 | 2010-05-11 | Avx Corporation | High Q planar inductors and IPD applications |
US7867787B2 (en) * | 2007-12-31 | 2011-01-11 | Intel Corporation | Forming inductor and transformer structures with magnetic materials using damascene processing for integrated circuits |
CN102165576B (zh) * | 2008-09-26 | 2013-12-25 | 罗姆股份有限公司 | 半导体装置以及半导体装置的制造方法 |
US8410576B2 (en) * | 2010-06-16 | 2013-04-02 | National Semiconductor Corporation | Inductive structure and method of forming the inductive structure with an attached core structure |
US8692608B2 (en) | 2011-09-19 | 2014-04-08 | United Microelectronics Corp. | Charge pump system capable of stabilizing an output voltage |
US9030221B2 (en) | 2011-09-20 | 2015-05-12 | United Microelectronics Corporation | Circuit structure of test-key and test method thereof |
US8395455B1 (en) | 2011-10-14 | 2013-03-12 | United Microelectronics Corp. | Ring oscillator |
US8421509B1 (en) | 2011-10-25 | 2013-04-16 | United Microelectronics Corp. | Charge pump circuit with low clock feed-through |
US8588020B2 (en) | 2011-11-16 | 2013-11-19 | United Microelectronics Corporation | Sense amplifier and method for determining values of voltages on bit-line pair |
US8493806B1 (en) | 2012-01-03 | 2013-07-23 | United Microelectronics Corporation | Sense-amplifier circuit of memory and calibrating method thereof |
US8970197B2 (en) | 2012-08-03 | 2015-03-03 | United Microelectronics Corporation | Voltage regulating circuit configured to have output voltage thereof modulated digitally |
US8724404B2 (en) | 2012-10-15 | 2014-05-13 | United Microelectronics Corp. | Memory, supply voltage generation circuit, and operation method of a supply voltage generation circuit used for a memory array |
US8669897B1 (en) | 2012-11-05 | 2014-03-11 | United Microelectronics Corp. | Asynchronous successive approximation register analog-to-digital converter and operating method thereof |
US8711598B1 (en) | 2012-11-21 | 2014-04-29 | United Microelectronics Corp. | Memory cell and memory cell array using the same |
US8873295B2 (en) | 2012-11-27 | 2014-10-28 | United Microelectronics Corporation | Memory and operation method thereof |
US8643521B1 (en) | 2012-11-28 | 2014-02-04 | United Microelectronics Corp. | Digital-to-analog converter with greater output resistance |
US9030886B2 (en) | 2012-12-07 | 2015-05-12 | United Microelectronics Corp. | Memory device and driving method thereof |
US8953401B2 (en) | 2012-12-07 | 2015-02-10 | United Microelectronics Corp. | Memory device and method for driving memory array thereof |
US8917109B2 (en) | 2013-04-03 | 2014-12-23 | United Microelectronics Corporation | Method and device for pulse width estimation |
US9577023B2 (en) * | 2013-06-04 | 2017-02-21 | Globalfoundries Inc. | Metal wires of a stacked inductor |
US9105355B2 (en) | 2013-07-04 | 2015-08-11 | United Microelectronics Corporation | Memory cell array operated with multiple operation voltage |
US8859384B1 (en) | 2013-08-01 | 2014-10-14 | International Business Machines Corporation | Inductor formation with sidewall image transfer |
US8947911B1 (en) | 2013-11-07 | 2015-02-03 | United Microelectronics Corp. | Method and circuit for optimizing bit line power consumption |
US8866536B1 (en) | 2013-11-14 | 2014-10-21 | United Microelectronics Corp. | Process monitoring circuit and method |
US9143143B2 (en) | 2014-01-13 | 2015-09-22 | United Microelectronics Corp. | VCO restart up circuit and method thereof |
CN105742251B (zh) | 2014-12-09 | 2019-10-18 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
JP6507027B2 (ja) * | 2015-05-19 | 2019-04-24 | 新光電気工業株式会社 | インダクタ及びその製造方法 |
CN106876253B (zh) * | 2017-03-10 | 2019-06-04 | 成都海威华芯科技有限公司 | 一种锐角金属图形剥离方法 |
US10672704B2 (en) * | 2017-11-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device with polygonal inductive device |
US10672859B2 (en) | 2018-06-27 | 2020-06-02 | Intel Corporation | Embedded magnetic inductor |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614554A (en) | 1968-10-24 | 1971-10-19 | Texas Instruments Inc | Miniaturized thin film inductors for use in integrated circuits |
NL7900244A (nl) | 1979-01-12 | 1980-07-15 | Philips Nv | Vlakke tweelaags electrische spoel. |
JPH0269971A (ja) * | 1988-09-05 | 1990-03-08 | Seiko Epson Corp | インダクタンス内蔵型半導体装置 |
JPH02181961A (ja) * | 1989-01-09 | 1990-07-16 | Nec Corp | 集積回路装置 |
JPH0377360A (ja) | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
JP3048592B2 (ja) | 1990-02-20 | 2000-06-05 | ティーディーケイ株式会社 | 積層複合部品 |
US5227659A (en) | 1990-06-08 | 1993-07-13 | Trustees Of Boston University | Integrated circuit inductor |
JPH04335531A (ja) * | 1991-05-10 | 1992-11-24 | Mitsubishi Electric Corp | 半導体装置 |
US5336921A (en) | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
US5610433A (en) | 1995-03-13 | 1997-03-11 | National Semiconductor Corporation | Multi-turn, multi-level IC inductor with crossovers |
US5541442A (en) | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
US5446311A (en) * | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
US5559360A (en) | 1994-12-19 | 1996-09-24 | Lucent Technologies Inc. | Inductor for high frequency circuits |
EP0725407A1 (en) | 1995-02-03 | 1996-08-07 | International Business Machines Corporation | Three-dimensional integrated circuit inductor |
US5717243A (en) | 1996-04-24 | 1998-02-10 | Harris Corporation | Integrated circuit with an improved inductor structure and method of fabrication |
US5861647A (en) * | 1996-10-02 | 1999-01-19 | National Semiconductor Corporation | VLSI capacitors and high Q VLSI inductors using metal-filled via plugs |
US5736749A (en) | 1996-11-19 | 1998-04-07 | Lucent Technologies Inc. | Integrated circuit device with inductor incorporated therein |
TW308741B (en) | 1996-11-22 | 1997-06-21 | United Microelectronics Corp | Micro-coil structure of integrated circuit and process thereof |
EP0862218B1 (en) | 1997-02-28 | 2007-02-28 | Telefonaktiebolaget LM Ericsson (publ) | An improved-q inductor with multiple metalization levels |
US6160303A (en) | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Monolithic inductor with guard rings |
KR100268906B1 (ko) | 1997-09-29 | 2000-10-16 | 김영환 | 반도체소자의인덕터제조방법 |
FR2771843B1 (fr) * | 1997-11-28 | 2000-02-11 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
TW363278B (en) | 1998-01-16 | 1999-07-01 | Winbond Electronics Corp | Preparation method for semiconductor to increase the inductive resonance frequency and Q value |
US6008102A (en) | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
US6166422A (en) | 1998-05-13 | 2000-12-26 | Lsi Logic Corporation | Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor |
JPH11354330A (ja) * | 1998-06-08 | 1999-12-24 | Mitsubishi Materials Corp | 積層チップ部品およびその使用方法 |
JP3578644B2 (ja) * | 1998-10-12 | 2004-10-20 | Necエレクトロニクス株式会社 | 半導体装置 |
US6249191B1 (en) | 1998-11-23 | 2001-06-19 | Micron Technology, Inc. | Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods |
JP2000232202A (ja) * | 1998-12-11 | 2000-08-22 | Matsushita Electric Ind Co Ltd | 高周波用高qインダクタ |
US6083802A (en) | 1998-12-31 | 2000-07-04 | Winbond Electronics Corporation | Method for forming an inductor |
JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
US6037649A (en) | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
US6255714B1 (en) | 1999-06-22 | 2001-07-03 | Agere Systems Guardian Corporation | Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor |
US6240622B1 (en) | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
US6140197A (en) | 1999-08-30 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method of making spiral-type RF inductors having a high quality factor (Q) |
US6187647B1 (en) | 1999-10-12 | 2001-02-13 | Lucent Technologies Inc. | Method of manufacturing lateral high-Q inductor for semiconductor devices |
KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
US6429504B1 (en) * | 2000-05-16 | 2002-08-06 | Tyco Electronics Corporation | Multilayer spiral inductor and integrated circuits incorporating the same |
TW516213B (en) | 2000-08-04 | 2003-01-01 | Infineon Technologies Ag | Integrated electronic circuit having at least two inductors and method for producing it |
US6420773B1 (en) * | 2000-10-04 | 2002-07-16 | Winbond Electronics Corp. | Multi-level spiral inductor structure having high inductance (L) and high quality factor (Q) |
-
2001
- 2001-10-05 US US09/972,482 patent/US6639298B2/en not_active Expired - Lifetime
-
2002
- 2002-09-13 TW TW091121020A patent/TW557583B/zh not_active IP Right Cessation
- 2002-09-13 GB GB0221301A patent/GB2381130B/en not_active Expired - Fee Related
- 2002-10-04 JP JP2002291750A patent/JP4903971B2/ja not_active Expired - Lifetime
- 2002-10-04 KR KR1020020060412A patent/KR100939648B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP4903971B2 (ja) | 2012-03-28 |
US20030001231A1 (en) | 2003-01-02 |
KR100939648B1 (ko) | 2010-02-03 |
JP2003179151A (ja) | 2003-06-27 |
GB2381130A (en) | 2003-04-23 |
GB0221301D0 (en) | 2002-10-23 |
KR20030029491A (ko) | 2003-04-14 |
GB2381130B (en) | 2006-02-01 |
US6639298B2 (en) | 2003-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW557583B (en) | A multi-layer inductor formed in a semiconductor substrate | |
JP4948756B2 (ja) | 集積回路内に形成されたインダクタ及びその製造方法 | |
US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
US7969274B2 (en) | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit | |
US6031445A (en) | Transformer for integrated circuits | |
TWI279009B (en) | A thin film multi-layer high Q transformer formed in a semiconductor substrate | |
US11393787B2 (en) | Conductor design for integrated magnetic devices | |
WO1997045873A1 (en) | Conductors for integrated circuits | |
TW478135B (en) | Lateral high-q inductor for semiconductor devices | |
US20080120828A1 (en) | High Density Planarized Inductor And Method Of Making The Same | |
US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
US7223680B1 (en) | Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect | |
KR100818994B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |