TW556312B - Process for producing semiconductor device - Google Patents

Process for producing semiconductor device Download PDF

Info

Publication number
TW556312B
TW556312B TW089101976A TW89101976A TW556312B TW 556312 B TW556312 B TW 556312B TW 089101976 A TW089101976 A TW 089101976A TW 89101976 A TW89101976 A TW 89101976A TW 556312 B TW556312 B TW 556312B
Authority
TW
Taiwan
Prior art keywords
film
forming
cover
mask
wiring
Prior art date
Application number
TW089101976A
Other languages
English (en)
Inventor
Toshiaki Hasegawa
Mitsuru Taguchi
Koji Miyata
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP34963099A external-priority patent/JP3436221B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW556312B publication Critical patent/TW556312B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60QARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q3/00Arrangement of lighting devices for vehicle interiors; Lighting devices specially adapted for vehicle interiors
    • B60Q3/80Circuits; Control arrangements
    • B60Q3/88Means for plugging to the electrical power supply of the vehicle, e.g. by using cigarette lighter sockets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60QARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q3/00Arrangement of lighting devices for vehicle interiors; Lighting devices specially adapted for vehicle interiors
    • B60Q3/80Circuits; Control arrangements
    • B60Q3/85Circuits; Control arrangements for manual control of the light, e.g. of colour, orientation or intensity
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00Illuminated signs; Luminous advertising
    • G09F13/04Signs, boards or panels, illuminated from behind the insignia
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00Illuminated signs; Luminous advertising
    • G09F13/04Signs, boards or panels, illuminated from behind the insignia
    • G09F13/0418Constructional details
    • G09F13/044Signs, boards or panels mounted on vehicles
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00Illuminated signs; Luminous advertising
    • G09F13/20Illuminated signs; Luminous advertising with luminescent surfaces or parts
    • G09F13/22Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent
    • G09F2013/225Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent with electroluminescent lamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

556312 ⑴
(¥ϋ明ΐϊ:ΐ'Γ备明g屬之技術領域'、先前技術、内容 、實施方式及圖式簡單說明) 方法,尤其係關於 具有多層配線構造 要進行配線之細微 化與高速化等之要 之低電阻化乃成為 細微配線所致電阻 之速度的劣化,因 間絕緣膜的細微多 連接孔與配線溝, 的雙鑲嵌(dual 緣膜,必須要有一 接孔與配線溝的技 發明之背景 1.發明之領域 本發明係關於一種半導體裝置之製造 一種供使用於0.25 // m世代以下製程之 的半導體裝置之製造方法。 2 .先前技藝之說明 一般隨著半導體裝置之細微化,有必 化與線距之縮小化。同時,隨著低耗電 求,層間絕緣膜之低介電係數化與配線 必要。尤其是在邏輯系列裝置中,由於 之上升、配線電容之增加等會帶來裝置 而有必要使用一以低介電常數膜作為層 層配線。 為了將一所謂在層間絕緣膜上先形成 再將導電材料填入而加以平坦化 damascene ),應用於低介電常數層間絕 在低介電常數層間絕緣膜上同時形成連 術 上述低介電常數層間絕緣膜之材料中較受注目是有機聚 (2) 556312
〇2)膜或是介電常數為3.5左 合物。有機聚合物具有2.7左右 用介電常數為4.0之氧化矽(Si 的介電常數,其比起習知使 右之氟氧化矽(SiOF)膜等,為1古 Θ具有較低值之介電常數。因 此,使用有機聚合物作為層間絕緣膜而成之半導體裝置可 以大幅提高性能 '然而,有機聚合物乃是一高價之材料, 若考量成本之上升以及半導體奘处、± , 子把裝置性能之提鬲間之平衡的
話,會考慮僅在會形成配線溝之夂爲叫μ a B 再又各層間的層間絕緣膜以有 機聚合物來形成,而在會形成遠垃f 、 /风運接孔足各層間之層間絕緣 膜則以習知一直沿用之氧化♦或惫氛a价 干4鼠虱化矽。以下以圖7來說 明其一例子。 如圖7之⑴所示,在形成有電晶體、配線等之基板ιι〇 上,以氮化矽膜,形成一不會使配線材料擴散之材料所構 成之鈍化層m之後,以500 nm厚之氧切膜,形成一供形 成連接孔(via hole)之第一層間絕緣膜其次,在第一層 間絕緣膜1 12上,形成一用以形成連接孔之光阻罩(圖中未 π ),再藉由一以其為蝕刻罩幕之蝕刻,於第一層間絕緣 膜112上’形·成連接孔113。之後,除去該光阻罩。 其次,如圖7之(2)所示,在該第一層間絕緣膜112上,以 500nm厚之有機聚合物,形成一有埋入該連接孔113之第二 層間絕緣膜1 1 4。 再來’如圖7之(3)所示,在該第二層間絕緣膜114上,以 556312 (3) 例如1 00 nm厚之氧化矽膜,形成一於形成配線溝之際作為 蝕刻罩幕之罩幕層U5。接著,在該罩幕層115上,形成一 用以形成配線溝圖术之光阻罩1 1 6。在該光阻罩1 1 6上,形 成有一用以形成配線溝圖案之開口部1 1 7。 繼續,如圖7之(4)所示,藉由一以該光阻罩i丨6作為蝕刻 罩幕之触刻,於罩幕層1 1 5上,形成配線溝圖案1 1 8。 進一步,如圖7之(5)所示,以該光阻罩丨丨6 (參照前述圖7 之(4))與孩罩幕層1 15作為蝕刻罩幕,蝕刻該第二層間絕緣 膜1 14,而形成配線溝119,同時選擇性地除去被埋在該連 接孔113内部之第二層間絕緣膜丨14 ,而再度於第一層間絕 緣膜1 1 2上開出一連接孔丨丨3。在該蝕刻中,為了蝕刻該由 有機聚合物所組成之第二層間絕緣膜114,光阻罩n6亦同 時被蝕刻而被除去。因此,沒有必要特別進行一光阻罩1 i 6 除去製程。 之後’如圖7之(6)所示,以該第一、第二層間絕緣膜丨12, 114為罩幕’對露出連接孔113底部之鈍化層Hi進行蝕刻。 如此來’雙模製法構造之配線溝1 1 9與連接孔11 3即被形 成了。 又配線寬度的微細化、線距之縮小化不只作得比配線 ’情比還大,亦比配線間之空間(空的部份)的橫寬 556312
(4) 比ig;大’結果’縱向上形成細長配線之技術、在細微配線 間以層間絕緣膜填入之技術等上,即擔負著相當大的責 任’製程亦變得複雜,同時,亦招來製程數的增加。 藉由回流賤鍍(reflow supptering)技術,將銘系金屬或銅 系金屬同時填入連接孔與配線溝之後,以化學機械研磨法 (以下’稱之為 CMP(Chemical Mechanical P〇lishing)),將 形成連接孔與配線溝之層間絕緣膜上方之多餘金屬除去, 在這所謂模製製程中,由於不需要以蝕刻來形成高橫寬比 之金屬配線,亦不需要以層間絕緣膜填入配線間之間隙, 因而可以大幅減少製程數。此一製程在配線之橫寬比愈高 時’配線總數愈大時,更能大大地獲得總成本之削減。 另一方面,低介電常數之層間絕緣膜為了減少配線間之 電容’適用於0.18/zm規則以下之裝置。而且,相對介電 常數在2.5以下之膜由於與習知裝置所用之氧化碎膜相較 其膜性有很大的差異,因而需要尋求一對應於這些低介電 常數膜之製程技術。 [發明所要解決之問題] 大多數其相對介電常數低於3.0以下之低介電常數膜係 含碳有機膜,其被採用而取代習知層間絕緣膜。在一作為 該層間絕緣膜之有機膜上開出一連接孔之際,必須使用氧 氣。然而在習知半導體裝置製程中所用之圖案製作 -9 - (5)556312 (patterning)技術中,因為使用有機膜光阻,而有所謂低介 電常數膜在除去該光阻之製程中會受損之問題。此點係因 為低介電常數膜之組成接 、尤阻心組成,因而在光阻去除 過程中會使低介電常數膜亦被除去之故。 ‘、 又取近以來,將乾凝膠應用於半導體裝置而作為相對 介電常數在2·0以下之可期祛分 < 、月待材枓文到注目。該乾凝膠乃是 一般廣為所知作為乾燥劑等之 守< Η作矽膠的材料。要將該乾 凝膠應用於半導體裝置時,基 签於對各種可靠度之要求,要 以現狀來適用於丰導體漤wα丄 牛等把裝置有相當困難;亦即,乾凝膠在 沈積後50〜90%為氣泡,在機械 馎风涟度上尤其有問題。 進一步,在上述圖7所說明乏 Λ又過裎中,於如該圖7之(2)所 說明之製程’第二層間絕緣合 傾1 θ筱填入連接孔内。因此, 在該圖7之(5)所說明之製程中,由 、奸 τ 田於直到連接孔内之第二 線溝底部或罩幕層之肩部將因藏鍍現象而被斜切,進而 以獲得形狀良好的配線溝或連接孔。此外,在配線溝择 狹小時’會因罩幕層之肩部掉落而與相鄰配線溝相通: 成為配線間短路等不良之原因。 又,在前述圖7所述之製程技術中,因對正不良而造治 線溝比連接孔還突出時,連接孔之接觸面積將變小,而 層間絕緣膜被完全除去之前’都要持續進行触刻,因而在 配線溝底部或是罩幕層中大都會受到過度蚀刻。結果,配 -10- 556312
生接觸電阻上升、連接孔内之金屬填入不良、電遷移耐性 惡化等。以下’以圖8說明上述對正不良之詳細。 和前述圖7之(1)、(2)所說明的一樣,如圖8之(1)所示, 於基板11 〇上形成鈍化層111之後’形成第一層間絕緣膜 1 1 2,再來,於該第一層間絕緣膜1 1 2上’形成連接孔1 1 3。 其次,如圖8之(2)所示,在該第一層間絕緣膜1 1 2上,形成 一有填入該連接孔1 1 3之第二層間絕緣膜1 1 4。 其次,如圖8之(3)所示’在第二層間絕緣膜1 1 4上形成罩 _ 幕層115後,在該罩幕層115上形成一^供用以形成配線溝圖 案之光阻罩1 1 6。其次,在該光阻罩Π 6上形成一用以配線 溝圖案之開口部117。此時’為了產生對正不良’該開口部 1 1 7被作成與連接孔1 1 3不齊。 接著,如圖8之(4)所示,藉由一以該光阻罩1 1 6為蝕刻罩 幕之蝕刻,於該罩幕層1 1 5上形成配線溝圖案1 1 8。 進一步,如圖8之(5)所示,以該光阻罩1 1 6 (參照前述圖8 ^ 之(4))和該罩幕層1 15為蝕刻罩幕,對第二層間絕緣膜丨 進行蝕刻,而形成配線溝1 1 9,同時,選擇性地去除被填入 該連接孔1 1 3内部之第二層間絕緣膜1 1 4,而在第一層間絕 緣膜1 1 2中並形成一連接孔1 1 3開口。此時,因為對正不良, 配線溝119與連接孔113將不齊,因而在部份連接孔113内殘 留有第二層間絕緣膜1 1 4 ’而塞住部份連接孔1 1 3且使開口 -11 - 556312 ⑺
面積變小。 之後,如圖8之α (6)所示,以該第一、第二層間絕緣膜112、 114為罩幕,對露出 運接孔1 1 3展邵之鈍化層丨丨〗進行蝕刻。 如上所說明般,甚φu >成雙模製構造之配線溝1 1 9與連接孔 1 1 3的話,因為第二 層間絕緣膜1 1 4塞住連接孔1 1 3内之一 部,故接觸面積脾增, ^ 骄’文小,而使接觸電阻上升 發明之概诚 本發月為用以解決上述課題而成之半導體裝置之製造 方法亦即為一種具有一含有乾凝膠層或有機層之層間絕 緣膜的半導體裝罾夕愈〗、土士,土 ^ . 衣罝 < 製匕万法,其包含:一在層間絕緣膜 上,形成一作為在蝕刻該層間絕緣膜時之蝕刻罩幕的第一 罩幕之製程;以及一在該第一罩幕上,形成一材質與第一 罩幕不同’且在蝕刻層間絕緣膜時作為蝕刻罩幕的第二罩 幕之製程。 在上逑半導體裝置之製造方法中,由於包含有·· 一在層 間絕緣膜上,形成一作為蝕刻該層間絕緣膜時之蝕刻罩幕 勺第罩幕之製程;以及一在該第一罩幕上,形成一材質 與第一罩幕不同,且在蝕刻層間絕緣膜時作為蝕刻罩幕的 第二罩幕之製程·,將可以以該第一罩幕作為蝕刻罩幕而蝕 刻該層間絕緣膜,再接著以第二罩幕作為蝕刻罩幕,而以 一與第一罩幕不同之圖案,對層間絶緣膜進行蝕刻。 -12- 556312
⑻ 又’本發明為一製造方法’其在層間絕緣膜當中,以有 機膜來形成配線層間之下層層間絕緣膜,並以乾凝膠膜或 有機膜來形成同一配線層之配線間之層間絕緣膜的上層。 在該製造方法中’藉由以例如氟樹脂膜來作為凝膠膜或 有機膜,而形成該作為同一配線層之配線間之層間絕緣膜 的上層,將可以使同一配線層中其配線電容會最大之配線 間的介電常數在1 · 8至2 · 4左右’而使配線間之電容被降低。 具體而言,在配線間隔最狹小,尤其是設計準則在〇 . j 8 以下之半導體裝置中,將可把乾凝膠膜或氟樹脂膜之 讀的有機膜,應用於配線間隔在〇 · 3 # m以下的部份。一般 而 配 線間隔在0.3 # m 1以下之部份,其配線間 電 容 雖 會 顯 著 增 加 ’但藉由使用乾 凝膠膜或氟樹脂膜之類 有 機 膜 1 將 可 獲 得 一減低配線間電 容之效果。 另 一 方 面,對於配線間 隔比〇 · 3 # m還廣的(例 如 上 下 配 線 間 )而言 ’電容之增大並 沒有大的影響。因此, 在 配 線 間 隔 比 0. 3 β m還廣的部份, 使用相對介電常數在3 以 下 之 有 機 膜 即 已 足夠。當然,使 用氟樹脂膜作為該有機 膜 亦 可 〇 像 這 樣 在本製造方法中 ’將可求得配線間隔之 細 微 化 〇 另 外 , 藉 由僅在配線間使 用乾凝膠膜或氟樹脂膜 之 類 的 有 機 膜 ,· ί一其他部份則使用相對介電常數在3以下之 低 介 電 常 數 有 機 膜 ,將可以抑制層 間絕緣膜整體機械強度 的 顯 著 劣 -13- 556312 (9) 化。又,當以有機膜形成層間絕緣膜之上層時,亦可以用 無機膜形成層間絕緣膜之下層,在此場合,可獲得上述同 樣作用。 又,在第二罩幕上形成一用以形成配線溝之圖案,並在 第一罩幕上,形成一至少與該用以形成配線溝之圖案相重 疊之用以形成連接孔的圖案。亦即,係一種如下之製造方 法,其包含:一在層間絕緣膜上形成一用以形成第一罩幕 之第一膜後,於該第一膜上形成一用以形成第二罩幕之第 二膜的製程;一在該第二膜上形成一用以形成配線溝之圖 案而形成第二罩幕的製程;以及一在該第一膜上形成一至 少與該用以形成配線溝之圖案部份重疊之用以形成連接孔 之圖案,而形成第一罩幕的製程。 在該製造方法中,於形成該第一、第二罩幕之際所用之 光阻程式可以在層間絕緣膜未露出之狀態下進行。亦即, 在形成該第二罩幕之際的光阻程式中,由於係呈一該第一 膜被形成於下層之狀態,而在形成該第一罩幕之際的光阻 程式中,該第一膜覆蓋著該層間絕緣膜,因而可以進行光 阻程式之再生處理。 又,即使在形成該用以形成連接孔之圖案於第一罩幕之 際,發生對正不良之情形,由於仍可以在第二罩幕上,形 -14- 556312 (10) 成一用以形成連接孔之圖案,因而不會有如前述圖8所說明 之連接孔之開口面積變小之情事。 進一步,由於以具有透光性之材料來形成該第一罩幕與 第二罩幕,將可以用一利用光之對正法、或是使用影像處 理之對正法,來進行一於曝光之際將罩幕位置對照底層之 所謂罩幕對正法。 圖式之簡單說明 圖1為一顯示一有關本發明之半導體裝置之製造方法之 第一實施態樣的製程圖。 圖2為一顯示一有關本發明之半導體裝置之製造方法之 第一實施態樣的製程圖。 圖3為一顯示一有關本發明之半導體裝置之製造方法之 第二實施態樣的製程圖。 圖4為一顯示一有關本發明之半導體裝置之製造方法之 第三實施態樣的製程圖。 圖5為一顯示一有關本發明之半導體裝置之製造方法之 第四實施態樣的製程圖。 圖6為一顯示出在第四實施態樣所示製造方法中發生對 正不良之場合時之製造方法的製程圖。 圖7為一顯示習知技術之製造方法之製程圖。 圖8為一顯示出在習知技術當中當發生對正不良之課題 556312 (11) 時的製程圖。 之說明 12 層間絕緣膜 21 第二罩幕 25 第一罩幕 細說明
如圖1之(1)所示,底層基板11舉例而言,為一在基板51 上形成有電晶體(圖中省略),且於覆蓋該電晶體之層間絕 緣膜52中形成有配線53者。在該底層基板1 1上,形成有一 作為層間絕緣膜丨2之下層部份之第一低介電常數層丨3約例 如300 nm至800 nm厚。該第一低介電常數層13為一作為配 線層間之層間絕緣膜(ILD(Inter Level Dielectrics))者,且 可用相對介電常數在2.5左右之有機膜形成。在本實施形態 中’使用一統稱為聚芳基酸(polyarylether)之有機聚合物作 為例子。該聚芳基醚有例如alightsigIial公司製之FLARE、 DOW CHEMICAL公司製之 siLK、shumake公司製之 VEL0X 等。其他則亦可以使用BCB(Bis-benzo cyclobutene)膜、聚 酿亞胺膜、非晶質碳膜等。 在形成上述有機聚合物時,例如以迴旋塗佈方式於底層 基板11上形成一層母體層後,在300。(:至450它下進行固化 而形成。又’當底層基板丨丨之表面狀態因斥水性狀態而與 -16- 556312 m: (12) 有機膜之密著性差時,或是為了防止銅之擴散,圖中雖沒 有顯示’並形成了氧化矽層、氧氮化矽層、碳化矽層或氮 矽化鈦層。 上述氧化珍層係例如用旋轉塗佈法,形成一例如厚約3 〇 nm至100 nm的市售無機S0G(以矽烷醇(sUan〇1)為主成分 足SOG( Spin on giass),或是含有矽烷醇之聚合物為主成分 之SOG)。此時,旋轉塗佈後,在15〇它至2〇〇ι下進行一分 鐘左右之烘烤,再於35(rc s45〇t下進行3〇分鐘至i小時左_ 右之固化。 又’上述氧化矽層使用市售之電漿CVD(Chemical ¥&?0^6?031^011)裝置,而以電漿(:\^法形成亦可。惟,當 上述配線5 3為銅配線時,以一般之電漿cvd法進行氧化矽 層之形成的話,由於銅配線會氧化而不太好。然而,當藉 由使用一氧化二氮(N2〇)氣體作為氧化劑,並以矽烷系氣體 (甲碎燒(SiH4)、乙矽烷(Si2H6)、丙矽烷(Si3H8))作為矽來 源’且將基板溫度設定為3 〇 〇 t至4 〇 〇 t,再將電漿功率設 定為350W,將成膜環境之壓力設定為ikpa,而作成膜時, 將可以儘量使銅配線不會被氧化。 另一方面’若形成氮氧化矽層的話,亦可以例如旋轉塗 佈法,形成一具有氨基之市售無機S〇g層。最妤,以電漿 CVD法形成膜。此時所使用之氣體例如矽來源用矽烷系氣 -17- (13)556312
體(矽甲烷、砂 等,氧化劑用— 等非活性氣體。 °C 至 400°c,電: 1 kPa 〇 若形成氮化;^ 如旋轉塗佈法形 以電漿CVD法形 烷系氣體(矽甲戈 亞、胼等,氧化 氦、氬等非活性 為 30(TC 至 400°C 定為1 kPa。 若形成上述碳 漿CVD裝置。此 烷。又,成膜條 電漿功率設定為 Pa至 1 kPa 〇 乙力元、碎丙烷),氮化劑使用阿摩尼亞、胼 氧化二氮(Νβ),載體氣體使用氮、氦、氬 又’成膜條件例如將基板溫度設定為3〇〇 捷功率設定為3 50 W,成膜環境壓力設定為 層的話,和上述氮氧化矽層一樣,可用例 成—具有氨基之市售無機S〇G層。最好, 成膜。此時所使用之氣體例如矽來源用矽 元、矽乙烷、矽丙烷),氮化劑使用阿摩尼 劑用一氧化二氮(Νβ),載體氣體使用氮、 氣體。又’成膜條件例如將基板溫度設定 ’電漿功率設定為350W,成膜環境壓力設 化矽層的話,舉例而言使用平行平板型電 時所使用之氣體例如矽來源使用甲基矽 件例如將基板溫度設定為3 〇 〇艺至4 0 0 °C, 150 W至350 W,成膜環境壓力設定為1〇〇 其次’在該第一低介電常數層13上,形成一厚約4〇〇 ηπι 之作為層間絕緣膜12之上層部份的第二低介電常數層14, 該第二低介電常數層1 4以氟樹脂形成。其例如可以使用氟 (14)556312 化碳膜(fiu〇r〇carbon)(環狀氟樹脂)、鐵氟龍(ptfe)、非晶 質鐵氟龍(例如杜邦公司製之鐵氟龍AF(商標名、氟化芳 基醚、或氟化聚酿亞胺。或者’可以使用乾凝膠(例如多孔 性二氧化矽)。 要形成上述氟樹脂時,藉由旋轉塗佈裝置,於第一低介 電常數層13上,塗佈該氟樹脂,之後在於3〇(rcs45〇C)c下 固化。又,氟化非晶質碳等材料可以用電漿CVD法來形成 一薄層,且以乙炔(c#2)、氟化碳氣體(例如八氟丁烷(c4F8)修 作為製程氣體。在該場合下,於成膜後,於3〇〇。^至45〇它 下進行固化。又,上述非晶質鐵氟龍不限定於鐵氟龍, 任何具有下列化學式(1)所示構造者都可。 [式1]
(式中m、η為正整數) 上述第二低介電常數層14亦可以使用單聚合氟化聚合物 (fluorinated polymer)系樹脂(例如sitop(商標名))。該單聚 合氟化聚合物樹脂不限定於該sit op,任何具有下述化學式 -19- (15)556312 ———ϋΐ (2)所示構造者都可。 [式2]
•CF0——CF .(cf2))‘〇-(cf2、
Cf (CF ‘ (2) (式中,x,y,z為正整數) 上述第二低介電常數層14亦 了用齓化聚芳基醚系樹脂 (例如FLARE(商標名))。氟化聚芳其 方&齡系樹脂不限定於上述 FLARE’任何具有下述化學式(3)所示構造者都可。 [式3] (3) (式中,R為烷基) 又’當要使用上述乾凝膠作為上述第二低介電常數層14 時’例如可以使用NANO GLASS公司所開發之ΝΑΝΟ多孔性 一氧化矽,並以該公司所開發之旋轉塗佈裝置,來進行成 滕0 ^ 上述ΝΑΝΟ多孔性二氧化矽為多孔性二氧化矽之一種, 本發明中可以使用之乾凝膠不限定於上述ΝΑΝΟ多孔性二 -20- 556312 (16) 氧化秒。亦即’若為一在基板上塗佈芳香族等具有較高分 子 < 燒基的碎燒醇樹脂,再使其凝膠化,並以矽烷耦合劑 或氫化處理而進行斥水性處理而形成者的話,任何乾凝膠 都可以適用。 如上所為’即在底層基板11上形成一由第一低介電常數 層1 3與第二低介電常數層1 4所組成之層間絕緣膜1 2。 其次’如圖1之(2)所示,在上述層間絕緣膜丨2,亦即該 第一低介電常數層14上,以例如厚約5〇 nm至300 nm之氧化 咬膜’形成一用以形成第一罩幕之第一膜15,而作為無機 罩幕。其次’以例如50 nm至1 50 nm厚之氮化矽膜,形成一 用以开> 成第一罩幕之第二膜16。這些膜之成膜方法一般係 使用CVD裝置’並使用一與前面所說者相同之條件,進行 成膜。 又,在形成氧化矽膜之前,可依需要,而尤其在第二低 介電常數層15之氧化會成為問題時,最好形成一氮化矽 層、非晶質氮化矽層、氧化矽層、或化學計量論中矽較多 之氧化矽層;亦即,以還原性環境來形成CVD膜。膜厚儘 可能地愈薄愈好,約1 0 nm左右。像這樣,以一在對正所用 波長區域(例如200 nm至1 〇〇〇 nm)内透光性優良之氧化碎 膜,來形成第一膜1 5,並以一在對正所用波長區域(例如2 0 0 nm至1000 nm)内具有透光性之氮化碎膜,來形成第二膜16。 -21 · 556312 (17) 又’上述播機罩幕除了氮化石夕膜以外,亦可以用氮化赴 起、氮化麵等金屬膜,或金屬化合物膜。其膜厚最好為例 如50 nm至150 nm。又,成膜方法使用金屬膜或金屬化合物 膜在成膜時一般所使用之濺鍍法。 其次,如圖1之(3)所示,於該第二膜16上,以一般之光 阻塗佈技術(例如旋轉塗佈法),形成一光阻層17。之後, 以照相製版術,對光阻層17作出一圖案,而形成一用以形 成配線溝之開口部1 8。 接著,以該光阻層17作為蝕刻罩幕,僅對該第二膜16進 行蝕刻,並形成一用以形成配線溝之開口部丨9,而形成一 於要在層間絕緣膜12上形成配線溝時會成為蝕刻罩幕的第 二罩幕2 1 ^該蝕刻使用例如一般磁控管方式之蝕刻裝置, 而選擇性地僅對該第二膜16進行蝕刻。當該第二膜16以氮 化矽膜形成時,其蝕刻條件設定為例如蝕刻氣體為三氟甲 烷(CHF3)(5 cm/min)和氧氣(5 cm3/min)以及氬氣(2〇 em3/ mm),並將RF電漿設定為6〇〇 當第二膜“以金屬化合 物膜形成時,則使用氯化硼(BC1)、氯(ci2)等氯系蝕刻氣體 作為蝕刻氣體。之後,藉由灰化(ashing)將光阻層17去 除又,在圖ilO)中,顯示出除去光阻層17前之狀態。 其入如圖1之(4)所示,以一般之光阻塗佈技術(例如旋 轉塗佈法),在孩第二膜16與第一膜15上形成一光阻層22。 -22- (18) (18)556312 之後以照相製版術,對光阻層進行圖案製作,而形成一 用以形成連接孔之開口部23,其由第二膜16平面看的話, 將位於上述用以形成該配線溝之開口部1 9之内。 接著,以上述光阻膜22為蝕刻罩幕,僅對該第一膜㈠進 行蝕刻,並形成一供於層間絕緣膜1 2中形成連接孔用之開 口部24,而形成一要於層間絕緣膜丨2中形成連接孔時作為 蚀刻罩幕的第一罩幕2 5。 接著,以上述光阻膜22作為蝕刻罩幕,而以一般蝕刻裝 置’對層間絕緣膜1 2之第二低介電常數層丨4進行蝕刻。該 餘刻條件舉例而言蝕刻氣體使用六氟乙烷(c2F6)(14 cm3/min)、一 氧化碳(180 cm3/min)、和氬(240 cm3/min), 並將RF電漿設定為1·5 kW。又,於第二低介電常數層14之 下層由於有一屬有機膜之第一低介電常數層13,因而該蝕 刻會停止於該第一低介電常數層13上。 進一步,如圖1之(5)所示’以第一罩幕25作為蝕刻罩幕, 而用一般之蝕刻裝置,對第一低介電常數層1 3進行蝕刻, 而於層間絕緣膜12上形成連接孔26。在該蝕刻中所用之蝕 刻氣體為氮氣,且依需要,可用氨、氫氣等《此時,光阻 層22(參照前述圖1之(4))於要對屬有機膜之第一低介電常 數層1 3進行蝕刻時,會被蝕刻而被完全去除。因此,在此 沒有必要進行光阻灰化。 -23- (19) (19)556312 其/入如圖l之(6)所示,使用一由氣化珍膜(或金屬化合 物膜)所組成之第二罩幕21,首先對第一罩幕25進行姓刻, 再對第二低介電常數層14進行蝕%,而於第二低介電常數 層14上’形成g己線溝27。此時之㈣條件與前述㈣第二 低介電常數層14之條件一樣。 其次,如圖2之(7)所示,以模製法(&形成配 線。首先,以藏鍍法或CVD法,在配線溝27與連接孔“之 各内壁上,形成一氮化鈦等能障金屬層31。此時,能障金 屬層3 1亦|成於第_罩幕2 i上。其次,以賤鍍法或c vD法 或電解電鍍&,沈積配線材料(金屬),例如銅。又,以電 解屯鍍法沈積金屬32時,要預先以一與要沈積之金屬32同 種的金屬’形成一種源(seed)層(圖示省略)。 之後,以例如CMP法,研磨第二罩幕21上之多餘金屬32 與犯障金屬層31而將其除去,並如圖2之(8)所示,在配線 溝2 7内隔著能障金屬層3丨而形成金屬3 2所組成之配線3 3, 並在連接孔26内隔著能障金屬層31而形成金屬32所組成之 插塞34。此時,第二罩幕21雖成為研磨停止具,但由於第 二罩幕21之厚度關係,有可能被完全除去。在該CMP中, 舉例而言,使用鋁漿。 在圖中雖未顯示,但在上述層間絕緣膜丨2形成之後,藉 由重複進行配線33與插塞34之形成製程,將可以形成多層 -24- (20) (20)556312
配線又上述配線5 3間之部份層間絕緣膜5 2亦可藉由同 於上述之製程,以乾凝膠膜或氟樹脂膜形成。 在上述說明中,雖舉一在半導體元件所要被形成之底層 基板1 1上开/成層間絕緣膜丨2之例子作說明。然若要在不會 开成半導把元件之基板上形成上面所說之構成中的層間絕 緣膜12、連接孔26、配線溝27、配線33、插塞34等時,亦 可以適用上述製造方法。 在上述半導體裝置之製造方法中,包含··一在層間絕緣 膜1 2上形成一要蝕刻該層間絕緣膜丨2時作為蝕刻罩幕的第 一罩幕25之製程;以及一在該第一罩幕25上形成一於要蝕 刻該層間絕緣膜12時作為蝕刻罩幕且與第一罩幕25之材質 不同的第二罩幕21之製程;之後並以第一罩幕25作為蝕刻 罩幕’而對層間絕緣膜1 2進行蝕刻,而形成連接孔2 6。其 次’可以以第二罩幕2 1作為蝕刻罩幕,並以一用以形成一 與第一罩幕25不同之配線溝的圖案,對層間絕緣膜12之上 層’亦即第二低介電常數層14,進行蝕刻,而形成配線溝 27 〇 又’由於以乾凝膠膜或氟樹脂膜,來形成一作為同一配 線層之配線間的層間絕緣膜之上層,亦即第二低介電常數 膜14,配線容量會最大之同一配線層中之配線間的介電常 數在1 · 8至2.4左右’配線間電容被減少。具體而言,在配線 -25- 556312
間隔最狹窄,尤其設計規格在〇· 1 8 # m以下的半導體裝置 中’配線間隔在0.3 # m以下之部份,適用乾凝膠膜或氟樹 脂膜。一般而言,配線間隔在〇 · 3 # m以下之部份之配線間 電谷雖會顯著增加,但藉由使用乾凝膠膜或是氟樹脂膜, 將可獲得減低配線間電容之效果。 另一方面’比0 · 3 # m還廣之配線間隔(例如配線5 3和配 線3 3之間)中,電容之增大並不會有大的影響。因此,比ο」 # m退廣之配線間隔部份,用相對介電常數在3以下之有機 膜即已足夠。像這樣,在本製造方法中,將可求得配線間 隔(細微化。又,藉由僅在配線間使用乾凝膠或氟樹脂, 而其他部伤則使用低介電常數之有機膜,將可抑制層間絕 緣膜之整體機械性強度的顯著劣化。 又’在沒有露出層間絕緣膜1 2之狀態下,可以進行一於 形成第一、第二罩幕25、21時所使用的光阻製程(對光阻層 進行圖案製作之製程)。亦即,㈣以形成第二罩幕21日二 光阻程式中,由於處於底層已形成有第一膜15之狀態,且 在用以形成第—罩幕25時之光阻程式中,該第-膜15已復 蓋層間絕緣膜12,θ而可以在不使有機膜之層間絕緣膜u 露出來下,除去光Ρ且赶4 φ Μ 尤阻程式中所形成之光阻層17、22,再形 成光阻層17、22’且進行圖案製作這樣的-光阻再生處理: 進一步,由於可…刻第-低介電常數膜u之同時,除 -26- (22) (22)556312
f I 去一於形成第一置葸咕 ' 用作為蝕刻罩幕的光阻層2 2,將 不需要藉由灰化來昤丰伞 μ 先阻層22。於是,程式即變得簡單。 又’在一將一作為一用 /成連接孔之圖案的開口部 24 ’形成於第一罩幕25 、 尤阻I私中,亦即在一用以於光 阻層2 2上形成開口部之 私式中,即使有對正不良情形產 生’而使形成於光阻層2 2夕ρΕΪ 、 層2《開口邵23,被作成突出一作為 一用以形成連接孔澧 > 圓I “ 冓圖案的開口部19,由於仍可以在第 一罩幕2 1上形成一作為一用丄、、士 、 ’成連接孔之圖案的開口部 (圖中未示),因而如圖8所說明 T W明者,連接孔不會被作成使開 口面積變窄。 進-步’藉由以透光性材料,在此為氧化矽膜,來形成 一作為第一罩幕25之第一膜15, ^ , ^ ^ 15並以透光性材料,在此為 氮化碎膜’來形成一作為第二罩慕 一 早承疋罘一膜16,將可以在 之後之曝光製程中,以一利用一. J飫先足對正或是利用影像 處理之對正,來進行-使罩幕位置對合底層之所謂罩幕對 正法。又’氧化矽冑、氮化矽膜等已知可讓用於對正用之 波長區域(200 nm〜1000 nm)的光透過。 又進-步,根據使用材料特性之不同,將不需要使用以 往所使用之介電常數南的姓刻阻擔;4u 知臂(例如氮化矽膜、氧化 碎膜、或疋氣氧化碎膜)β例如,以娃岁丨裳_ 蚀刻弟一低介電常數膜 14(乾凝膠膜或氣樹脂膜)的條件,甚雄语 右選擇一罘一低介電常 -27- (23) 556312 對作為 數膜1 3 (有機膜)不會被蝕刻之條件,則可以藉由 _、”曰、第〜低介電常數膜14具有良好控制性 形成配線〜,在進行-用以形成連接孔一 如上所說明般’亦可以在對一由乾凝膠或氟樹脂所组成之 第二低介電常數膜14進行蝕刻之同時,亦蝕刻屬有機膜之 第一低介電常數膜13。 其/人 乂圖4之製造流程圖,來說明一與本發明之半導體 裝置之製k方去有關之第二貫施態樣。在圖4中,與前面圖 1和圖2所不構成要件相同者,附以相同符號。 如圖3之(1)所示般,和前面圖1之(1)所說明的一樣,底層 基板1 1係由例如在一基板5丨上形成電晶體(圖中省略),並 在一覆蓋該電晶體之層間絕緣膜5 2中形成配線5 3而成者。 在該底層基板1 1上,以例如300 nm至800 nm厚之低介電常 數無機膜,來形成一作為層間絕緣膜1 2之下層部份的第一 低介電常數膜1 3。 其次,在該第一低介電常數膜1 3上,作成一厚約為例如 400 nm之作為層間絕緣膜12之上層部份的第二低介電常數 膜14。該第二低介電常數膜14由氟樹脂形成。該氟樹脂可 以使用如前述第一實施例所說明之材料。 像這樣,在底層基板11上,即作成了一由第一低介電常 數膜1 3與第二低介電常數膜1 4所組成之層間絕緣膜1 2。 -28- 556312 (24) 其次,在上述層間絕緣膜1 2 ’亦即上述第二低介電常數 膜14上,以厚約例如50 nm至300 nm之氧化矽膜,來形成一 用以形成第一罩幕之弟一膜15,而作為無機罩幕。接著, 以厚約例如50 nm至150 nm之氮化矽膜,來形成一用以形成 第二罩幕的第二膜1 6。這些膜的成膜方法都與第一實施例 所說明者相同。 其次,如同前述圖1之(3)所說明者一樣,僅姓刻該第二 膜1 6,並形成一用以形成配線溝之開口部1 9,而形成一用 以在層間絕緣膜1 2上形成配線溝之際作為蚀刻罩幕用的第 二罩幕21。 其次,以一般之塗佈技術(例如旋轉塗佈法),於該第二 膜1 6與第一膜1 5上,形成一光阻層22。之後,以照相製版 技術,對光阻層22進行圖案製作,而形成一用以形成連接 孔之由平面觀看第二膜1 6的話在該用以形成該配線溝之開 口部1 9之内的開口部2 3。 接著,以該光阻層22作為蝕刻罩幕,而僅對該第一膜15 進行蝕刻,並於層間絕緣膜1 2上,形成一用以形成連接孔 之開口部24,而形成一要於層間絕緣膜1 2上形成連接孔時 作為蝕刻罩幕的第一罩幕25。 接著,以該第一罩幕2 5作為蚀刻罩幕’而以一般之钱刻 裝置,來對層間絕緣膜1 2之第二低介電常數膜丨4進行蚀 -29- 556312 (25) 刻。其姓刻條件舉例而言,蝕刻氣體使用氮氣(N2)(4 8 cm3/min)與氦氣(He)(200 cm3/min),並將微波功率設定在 1.3 5 kW(2.4 5 GHz),將RF功率設定為150 w,將基板溫度 設定為負5 0 °C。又,在該蝕刻中,由於光阻層2 2亦被蝕刻 而被完全除去,因而沒有必要再去除去光阻。又,第二低 介電常數膜14之下層,由於還有一無機膜之第一低介電常 數膜1 3,蝕刻將為第一低介電常數膜1 3所停止。 其次,如圖3之(2)所示,利用一由氮化矽膜(或金屬化合 物膜)所組成之弟一罩幕2 1 ’而先姓刻第一罩幕2 5。此時, 由於第二低介電常數膜14由有機膜形成,其將成為蝕刻罩 幕,而使身為無機膜之第一低介電常數膜13被蝕刻,且形 成連接孔2 6。在該蝕刻中,蝕刻氣體可以使用例如八氟丁 烷(C4H8)與一氧化碳(CO)。 進一步,如圖3之(3)所示,以第二罩幕21作為蝕刻罩幕, 而蝕刻第二低介電常數膜14,並形成配線溝27。此時之蝕 刻條件與前述蝕刻第二低介電常數膜14時之條件相同。 又在此—蝕刻中,由於第一低介電常數膜13為無機膜, 因而蝕刻將停止於第一低介電常數膜13上。 之後,圖中雖沒有顯示,然後以圖2說明該第一實施態樣 所作方法ϋ該配線溝27内隔著—能障金屬層而形成 配線。並於連接孔26内隔著能障金屬層,形成插塞。 -30- (26) 556312 此第二實施例亦與前述第一奋 #丄丄 ^ κ犯例一樣,精由重複進行
一自上述層間絕緣膜12形成劍护=撕始也仏a心L 风1私土配線與插基形成製程為 止之製程,而可以形成多厗耐站 1 夕層配線。又,上述配線5 3間之部 份層間絕緣膜5 2亦可以藉甴因 棺田冋於上述又製程,用乾凝膠膜 或氣樹脂膜之類有機膜形成。 在上述說明中’雖以在形成有半導體元件之底層基板11 上形成層間絕緣膜12為例作說明,但也可以在沒有形成半 導體元件之基板上,適用上十制 <用上述製造万法,來形成上面所說 構成(層間絕緣膜12、連接孔26、配線溝27、配線 '插塞 等。 在上述第二實施例之半導體裝置之製造方法中,亦可獲 得—同於前述第一實施例中之半導體裝置方法的作用、效 果。 其/入,以圖4足製造流程圖,來說明一關於本發明之半導 體裝置之製造方法的第三實施態樣。在圖4中,與前述圖i 所不足構成要件相同者賦予相同符號。 如圖4之⑴所示,底層基板11舉例而言,係在基板51上 形成有電晶體(圖中省略),且在_覆蓋該電晶體之層間絕 緣膜52中形成有配線53者。在該底層基板u上作為層間絕 緣膜1 2 <下層部份的第一低介電常數膜i 3作成厚約例如 300 nm至800 nm 〇該筐 把人^, 泛弟一低介電常數膜1 3為一作為配線層 -31 - (27)
間t JS 層間絕緣膜(ILD,Inter Level Dielectrics)者,且可以 相對介電常數為2.5左右之有機膜所形成。例如,可以用 沁述第一只施怨樣所說明者相同之材料,以同樣的成 膜方法來形成。 上、 著在上述第一低介電常數膜1 3上,以例如氧化矽膜, 形成—作為蝕刻罩幕之中間膜4丨。該形成方法可以採用一 和㈤逑第一實施態樣所說之氧化矽膜形成方法相同之方 法。 其次,在該中間膜41上,形成一厚約例如4〇〇 nm之作為 層間絕緣膜1 2之上層部份的第二低介電常數膜丨4。該第二 低介電常數膜1 4以氟樹脂形成。舉例而言,可以用氟化碳 膜(環狀氟樹脂)、鐵氟龍(PTFE)、非晶質鐵氟龍(例如杜邦 公司製之鐵氟龍AF(商標名))、氟化芳基醚、氟化聚醯亞胺 等在前述第一實施態樣所說明之材料。或者,可以使用乾 凝膠(例如多孔二氧化矽)。上述氟樹脂成膜方法使用一和 前述第一實施態樣所說明者相同之方法,或者,以乾凝膠 膜來形成第二低介電常數膜14。乾凝膠膜之成膜方法使用 一和前述第一實施態樣所說明者相同之方法。 如此這般,在底層基板11上,即形成了一由第一低介電 常數膜1 3、中間膜4 1、以及第二低介電常數膜1 4所組成之 層間絕緣膜1 2。 556312
(28) 其次,如圖4之(2)所示,在上述層間絕緣膜12,亦即上 述第二低介電常數膜14上,以一例如厚約50 nm至300 nm的 氧化碎膜,形成一用以形成第一罩幕之第一膜15,而作為 操機罩幕。接著,以例如厚約5 〇 nm至1 5 0 nm的氮化矽膜, 來形成一用以形成第二罩幕之第二膜16。這些膜之成膜方 法可以使用一與前述第一實施態樣中所說明者相同之方 法。 又,在形成氧化♦膜之前,可依需要,尤其是在第二低 介電常數膜1 5之氧化會成為問題時,最好形成一氮化矽 膜、非晶質矽、氮氧化矽膜或從化學計量論來算矽較多的 氧化碎膜。亦即,在還原性環境下形成CVD膜。膜厚儘可 月色愈薄愈好’而作成只有1 〇 nm左右。像這樣,以一在對正 時所用之波長區域(例如200 nm至1〇〇〇 nm)内具有優良透光 性的氧化矽膜,來形成第一膜丨5,並以一在對正時所用之 波長區域(例如200 nm至1〇〇〇 nm)内具有透光性的氮化今 膜,來形成第二膜16。 其次,如圖4之(3)所示,以一般之光阻塗佈技術(例如旋 轉塗佈法),於該第二膜16上形成一光阻層17。之後,藉由 照相製版技術,對光阻層1 7進行圖案製作,而形成一用以 形成配線溝之開口部1 8。 接著,以該光阻層1 7為蝕刻罩幕,僅蝕刻該第二膜丨6, -33- (29) (29)556312 並形成一用以形成配線溝之開口部1 9,而形成一 文在層間 絕緣膜1 2上形成配線溝時作為蝕刻罩幕的第二罩幕2夏 〇讀 姓刻可以用一和前述第一實施態樣所說明者相 行。之後,以灰化過程除去光阻層17。又,在圖4之(3)中 顯示一除去光阻層1 7之前的狀態。 其次,如圖4之(4)所示,以一般之光阻塗佈技術(例如浐 轉塗佈法),在該第二膜16與第一膜15上形成一光阻層 之後,以照相製版術,對光阻層2 2進行圖案製作,而,、 形成 一用以形成連接孔之開口部23,其由第二膜丨6平面看的 話,將位於上述用以形成該配線溝之開口部丨9之内。 又,即使罩幕之對正發生錯位,也要使開口部23之至少 一部分與開口部19重疊。 接著,以上述光阻層22為蝕刻罩幕,僅對該第一膜15進 行钱刻,並形成一用以於層間絕緣膜丨2中形成一連接孔的 開口部24,而形成一要於層間絕緣膜丨2中形成連接孔時作 為蝕刻罩幕的第一罩幕25。 接著’以上述第一罩幕25作為蝕刻罩幕,而以一般蝕刻 裝置’對層間絕緣膜丨2之第二低介電常數層丨4進行蝕刻。 該蚀刻條件舉例而言蝕刻氣體使用氮氣,並依需要而使用 氨、氮氣等。又,在該蝕刻中,碳化氟族系之氣體、一氧 化碳(C0)等未必需要。又,由於在第二低介電常數膜“之 -34 - (30) (30)556312
下層中有一氧化矽膜之中間膜4 1,闵;μ々 丫间胰4 i因而上述蝕刻會被停止 於中間膜:4 1上。又,在該银列中认 社β蝕刻中,於蝕刻身為有機膜之第 *一^氏介电常數膜14期間,光阻展22十说—入λ 尤1且層22邓被完全除去。因此, 其中不需要進行光阻灰化。 進-步’如圖4之(5)所示,以第二罩幕21和第二低介電 常數膜丨4作為蚀刻罩幕,而用一般之姓刻裝置,對第一罩 幕25與中間膜41進行姓刻。亦即,對第一罩幕以進行姓刻, 而轉錄一用以形成要被形成於第二罩幕21上之配線溝的開 口部1 9,並藉由蝕刻,而形成一用以於中間膜4丨上形成連 接孔的開口部42。#姓刻條件係舉例而言,蚀刻氣體使用 八氟丁烷(C4F8)(5 Cm3/min)與一氧化碳(5 cm3/min)和氬氣 (20 cm3/min),並將RF電漿設定為6〇〇 w。 其次,如圖4之(6)所示,以第一罩幕25(第二罩幕21)和中 間膜4 1為蝕刻罩幕,蝕刻第二低介電常數膜丨4與第一低介 電常數膜13,而在第二低介電常數膜14上形成配線溝27, 並在第一低介電常數膜13上形成連接孔26。在該蝕刻中所 使用之蝕刻氣體使用氮氣,並依需要,可使用氨、氫氣。 圖中雖沒有顯示,但其後,以一和前述圖2所說明者一樣 之程式,在配線溝27内隔著能障金屬層形成一由金屬構成 之配線’並在連接孔26内,隔著能障金屬層形成一由金屬 -35 - 556312 構 前 成 蚀 有 其 大 J/U 機 作 凝 常 孔 來 較 而 (31) 成之插塞。 在以上述圖4所說明之第三實施態樣中,亦可獲得一和以 述圖1所述之第一實施態樣相同之作用、效果。 又,上述中間膜41亦可以用氮氧化矽膜、氮化矽膜來形 或者,亦可以用一對於第一層低介電常數膜13會成為 刻罩幕,而對第二層低介電常數膜丨4會成為蝕刻阻擋的 機層來形成。 又,在上述各實施態樣中所說明之乾凝膠膜、氟樹脂膜、 他有機膜等,基於該抑制該配線間電容隨著微細化而增 之目的,一直被採用於配線構成中。此時,可以採用有 膜來作為相對介電常數在3以下之材料,另採用氟樹脂來 為相對介电常數在2.5以下的有機膜材料,並可以採用乾 膠這種具有不含水分之網狀結構的膠,來作為相對介電 數在2.5以下之材料。 在上述乾凝膠當中,作為一使用於半導體裝置中之膜有 氧化矽族之膠。例如,有NANOGLASS公司所稱ΝΑΝΟ多 二氧化矽者。然而,此種乾凝膠膜比起習知層間絕緣膜 ’在機械強度、熱傳導性、耐熱性、耐水性、黏著性等 差’尤其疋’熱傳導性為有機膜之十分之一至百分之一 顯著較差。 另一方面’氟樹脂目前已被開發的有以電漿CVD法形成 -36- (32) (32)556312 之膜(1997年日本電氣公司發表於IEDM(Internati〇nai Electron Devices Meeting)、鐵氟龍(杜邦公司)、氟化聚醯 亞胺(杜邦公司)等商品。在開發中的有氟化邸”卜以的蒸鍍 膜、氟樹脂與二氧化矽之共聚合體等。然而,這些膜與相 對介電常數在2.5以上之有機聚合物相較,其在機械強度、 熱傳導性、耐熱性、以及黏著性等都較差。 因此,在本發明中,如上述各實施態樣所說者,藉由一 由乾凝膠膜和比該乾凝膠之膜性還好的有機膜所成之組 合、或是氟樹龍和比該氟樹脂之膜性還好的有機膜所成 之組合,將可以形成一具有可靠度的配線構成。 亦即,乾凝膠膜或氟樹脂膜僅使用於因細微化而會使配 線電容變成最大之各配線間之這一邱 、 ^ 邵份,而其他部份則使 用有機膜或無機低介電常數膜。且妒丄_ q ^ 一月且而舌,配線間隔最小,
尤其是在設計準則為〇 · 1 8 // m以下沾少指A 〆 乂下的+導體裝置中,在配 線間隔為0 · 3 // m以下之部份,. # 為了顯耆增加配線間電容, 將乾凝膠膜或是氟樹脂膜應用於 < 深間隔在0.3 // m以下 的部份。藉此,可獲得一減少 w配線間電容之效果。另一方 面’在比0 ·3 y m還寬之配線間隔γ 门(例如上下配線間)部份, 則沒有大的影響。因此,於配 線間隔比0.3以m還寬的部 份,用相對介電常數在3以下之 '^有機膜等即已足夠了。 其次,以圖5之製造流程圖,爽 采說明一與本發明之半導體 -37« (33) (33)556312 裝且〈製坆方法有關之第四實施態樣。 如圖⑴所示,舉例而言,在半導體基板上形成電晶 月且等半導m 7L件,再形成配線、絕緣膜等,而構成基板6〇 〇 二基板60之最上層上,形成一厚約5〇nm的鈍化層61,其 例如以氮化矽膜這種不會使配線材料擴散之材料形成。 <後’依序以例如氧化矽(Si〇2)膜(無機膜)作為氧化矽族 材料’而形成厚約500 nm之供連接孔(例如穿孔)所要形成 足第一層間絕緣膜62,以例如聚芳基醚膜作為有機系材 料’而形成厚約500 nm之供配線所要形成之第二層間絕緣 膜63 ’以例如氧化矽膜形成一厚1〇〇 nm之用以形成第一罩 幕之第一膜64,再以例如氮化矽膜形成一 100 nm厚之用以 形成第二罩幕之第二膜65。 接著’如圖5之(2)所示,進行一般之光阻塗佈製程以及 照相製版製程,而形成一用以於該第二膜65上形成配線溝 的光阻罩8 1。該光阻罩8丨上預先形成有一供形成配線溝之 開口部82。 繼續,如圖5之(3)所示,以該光阻罩81(參照圖5之(2))來 對第二膜6 5進行蝕刻,開設出一用以形成配線溝之配線溝 圖案66的開口,而形成第二罩幕67。在該蝕刻中,使用一 般之平行平板塑電漿蝕刻裝置,而蝕刻氣體則使用三氟曱 烷(CHF3)與氬(Ar)以及氧。又,基板溫度設為0°C。之後, -38- 556312 (34) 除去光阻罩81(參照前述圖5之(2))。 其次’如圖5之(4)所示’再藉由一般之光阻塗佈製程以 及照相製版製程’而於弟一罩幕6 7與配線溝圖案6 6上,开^ 成一用以形成連接孔(例如穿孔)之光阻罩8 3。該光阻罩8 3 上形成有一至少與配線溝圖案66相關之用以形成連接孔的 開口部84。 接著,如圖5之(5)所示,以該光阻罩83為蝕刻罩幕,蝕 刻該第一膜64,而形成一用以形成連接孔之連接孔圖案 68,並形成第一罩幕69。在該第一膜64之蝕刻中,使用一 般之平行平板型電榮蚀刻裝置’而蝕刻氣體則使用八氟丁 燒(C4F8)、氬氣(A〇、以及氧;又,基板溫度為〇。〇。 進一步,如圖5之(6)所示,以第一罩幕69為蝕刻罩幕, 而蝕刻第二層間絕緣膜63,並延伸形成連接孔圖案68。在 此一蝕刻中,光阻罩83亦同時被蝕刻而被除去。在上述第 二層間絕緣膜63之㈣Μ,使用-般之高密度電Μ刻裝 而 置,而蝕刻氣體則使用氨 繼續,如圖5之(7)所示 又’基板溫度為_2〇。(:。 以第二罩幕67為蝕刻罩幕 6 6。與此同時,以第 一層間絕緣膜62,而 般之平行平板型電衆 (C^H8)和氬氣以及氧 於第一罩幕69中延伸形成配線溝圖案 二層間絕緣膜63為蝕刻罩幕,蚀刻第 元成連接孔7 0。在該蚀刻中,使用一 姓刻裝置,蝕刻氣體使用八氟丁燒 -39 - (35)556312
氣。基板溫度設定為〇 。 其/人’如圖5之(8)所示’以第一罩幕69為蝕刻罩幕,蝕 刻第二層間絕緣膜63而形成配線溝71。在姑刻當中,使用 -般之高密度電漿#刻裝置,㈣氣體使用氨。基板溫度 為-1 0 0 °c。 之後’如圖5之(9)所示’對露出連接孔7〇之底部的純化 層61進行姓刻。此時,以同種材料形成之第二罩幕67(參考 圖5之(8))亦被蝕刻而被除去。在該蝕刻當中,&用一般之 高密度電漿蝕刻裝置,並使用磺胺氟化物(Sf6)作為蝕刻氣 體,以使氮化矽膜被選擇性地異方性蝕刻。又,基板溫度 定為〇°c。結果,在第二層間絕緣膜63上即形成配線溝71, 而在該配線溝71之底部則接連於第一層間絕緣膜Μ與純化 層6 1上形成連接孔7 〇。 在上述第一層間絕緣膜62中,雖使用氧化矽(si〇3)膜 但亦可以使用例如氟氧化矽(s i 〇 F)。 上述第二罩幕層65雖以氮化碎膜开X,但以氮化欽膜等 南熔點金屬或高熔點金屬化合物來形成亦可。亦即,對於 氧化矽系列材料而言 使用任何材料都可以 膜。 若為具有姓刻選擇性之材料的話, 但最好是可進行光學性對正的透光 在上述圖5所說明之第四實施態樣中,雖以在半導體二極 -40- (36) (36)556312 體有形成之基板60上形成第-與第二層間絕緣膜…似 例作說明,但亦可在沒有形成半導體元件之基板上,應用 上述圖5所說明之製造方法,形成上面所說之第一、第二層 間絕緣膜62、63、連接孔70、以及配線溝71等。 在上述第四實施態樣中之半導體裝置之製造方法中,由 :包含有:—在第二層間絕緣膜6 3上,形成_在蚀刻第一、 第二層間絕緣膜62、63時作為㈣罩幕的第—罩幕^之製 程;以及一在第-罩幕69上,形成-與第-罩幕69不同材 質且在姓刻第二層間絕緣膜63時作為钱刻罩幕的第二罩幕 :《製程:因而以第—罩幕69作為蝕刻罩幕,來蝕刻第一、 第二層間絕緣膜62、a ^ . 63,而形成連接孔70。其次,可以用 第二罩幕67作為姓刻罩[而形成-用以形成一與第一罩 、不同《配線溝的配線溝圖案66 ,再以第二罩幕^作為 '幕而蝕刻罘二層間絕緣膜63 ,而形成配線溝7 i。 吏用^化矽系列材料之場合,由於以聚芳基醚 膜這種有機聚合物,央 求/成一作為同一配線層之配線間之 層間絕緣膜的第二層間絕緣膜63,因而比起以氧切系列 材料來形成第- 风弟-層間絶緣膜63時,配線間之介電常數將被 減低’進而配線間容量亦被降低。 又,可以在不露出第二層間絕緣膜63之狀態下,進行— -41、 (37)556312
在用 以形成 第一、第二罩幕69、67時所 阻層製作圖案之製程)。亦即,在一用以 之光阻程式中,由於底層處於一形成有 以及在用以形成第一罩幕69之光阻程式 64覆蓋第二層間絕緣膜63,因而有機膜 63不會露出來,且可以進行一所謂除去 之光阻層81、83,再形成光阻層8丨、83 之光阻再生處理。進一步,由於亦可以 63進行蝕刻時,同時除去一在形成第一 蝕刻罩幕的光阻層83,因而不需要一 f 業。因此,程式變得簡單。 又,在一於第一膜64上形成一用以形 孔圖案68的光阻程式中,亦即在光阻層 84之程式中,即使當有對正不良產生, 阻層83之開口部84超出該被形成於第二 案66,亦可以在第二罩幕67上,形成一 接孔之圖案的連接孔圖案(圖中未示卜』 詳細。又,在圖6中,上段表示佈局圖, 如圖6之(1)所示, 層83上之開〇部84, 用以形成連接孔圖 係被作成相對於該 用的光阻程式(對光 形成第二罩幕67日寺 第一膜64之狀態, 中,由於該第一膜 之第二層間絕緣膜 光阻程式中所形成 ,且進行圖案製作 在第二層間絕緣膜 罩幕6 9時所用作為 余去光阻層83之作 成連接孔7 0之連接 83上形成一開口部 而使要被形成於光 罩幕67之配線溝圖 作為一用以形成連 又下’以圖6說明其 下段表示截面圖。 案之·祐:形成於光阻 被形成於第二罩幕 -42- (38) (38)556312 上之配線溝圖案66偏移。在該場合下,如圖6之(2)所示, 亦以光阻層83作為蝕刻罩幕,來蝕刻第二罩幕67,再蝕刻 第膜64 ,而形成連接圖案68,並形成第一罩幕69。藉此, 在第二罩墓, e ^ 甲 即變成形成有配線溝圖案66與連接孔圖 案68 〇 接著’如圖(3)所示,以第一罩幕69作為蝕刻罩幕, 雀J第一層間、纟巴緣膜6 3,而延伸形成連接孔圖案6 8。因此, 連接孔圖术6 8即被作成具有一如所設計之開口面積。在該 蝕刻中光阻罩83(參照前述圖6之(2)),亦同時被蝕刻而被 除去。 繼續,如圖6之(4)所示,以第二罩幕67作為蝕刻罩幕, 而於第一罩幕69上,延伸形成配線溝圖案66。與此同時, 以第一層間絕緣膜63為蝕刻罩幕,對第一層間絕緣膜62進 行蝕刻,而形成連接孔70。結果,由於被形成於第二層間 絕緣膜6 3之連接孔圖案6 8被作成具有一如所設計之開口面 積’連接孔7 〇將被作成具有如所設計之開口面積。 接著’如圖6之(5)所示,以第一罩幕69作為蝕刻罩幕, 而對第二層間絕緣膜6 3進行蝕刻,而形成配線溝7丨。之後, 如圖6之(6)所示,對露出於連接孔7〇底部的鈍化層進行蝕 刻。此時,以同種材料形成之第二罩幕67(參照前述圖6之 -43- 556312 (39)
U ))亦被姓刻而被I 線溝7 1,且該配線 膜62與鈍化層61中 形成於第二層間絕 所5又计之開口面積 膜填入連接孔7 0内 不會被作成開口面: 又’在上述說明 案時之對正不良所 時,可以確保連接, 裝置之製造方法,: 偏移之狀況,都具: 果。 進一步,藉由以: 作為第一罩幕69的: 碎膜’來形成一作> 光製程中,即變得· 理之對正,來進行 正。又,氧化矽膜 波長fe圍(200 nm$ 又進一步,藉由: 余去。結果,第二層間絕緣膜63上形成配 溝7 1之底部接著形成位於第一層間絕緣 之連接孔7 0。如上所說明般,藉由該被 緣膜63之連接孔圖案6 8被作成具有一如 ,以及在形成連接孔70之後將層間絕緣 部’將如前述圖8所說明般,連接孔7〇 積狹小狀。 中,雖說明瞭當因為一在形成連接孔圖 致連接孔圖案與配線溝圖案發生偏移 礼之開口面積,但根據本發明之半導體 針於所有配線溝圖案與連接孔圖案發生 貧所謂可以確保連接孔之開口面積的效 遷光性材料,例如氧化矽膜,來形成一 第一膜64,並以透光性材料,例如氮化 為第二罩幕67的第二膜65,在其後之曝 "Γ以以一利用光之對正或一利用影像處 使罩幕位置對照底層之所謂罩幕對 、氮化矽膜等已知可讓在一對正所用之 1QQ() nm)内的光穿透。 利用第—層間絕緣膜62與第二層間絕緣 -44 - (40) ___ 膜6 3間在材料特性上之相異 介電常數高之姓刻阻擋層(例 化碎層)。例如,在對第二 — 之條件下’若選擇第一層間 將可以藉由一對作為配線層 控制性之姓刻,而形成配線 連接孔70之蝕刻之際,如前 矽膜所組成之第一罩幕69上 時,亦於該由氧化矽膜所組 I虫刻即可。 [發明之效果] 以上,根據所說明之本發 膜上形成一要蝕刻該層間絕 幕之製程;以及一在該第一 絕緣膜時作為蝕刻罩幕且與 幕之製程;將可以以第一罩 緣膜進行蝕刻,而形成連接 作為蚀刻罩幕’並以一與第 緣膜進行姓刻,而形成配線 ,將/又有必要使用一以往所用 如氮化矽層、氧化矽層或氮氧 間絕緣膜63(有機膜)進行蝕刻 絕緣膜62不會被蝕刻之條件, 之第二層間絕緣膜6 3具有良好 溝7 1。又,在進行一用以形成 面所說明般,只要於該由氧化 ,延伸形成配線溝圖案66之同 成之第一層間絕緣膜6 2上進行 明,由於包含:一在層間絕緣 緣膜時作為蝕刻罩幕的第一罩 罩幕上形成一於要蝕刻該層間 第一罩幕之材質不同的第二軍 幕作為蚀刻罩幕,而對層間絕 孔,而且可以接著以第二罩幕 一罩幕不同之圖案,對層間絕 溝0 又,在上述層間絕緣膜當中,根據該以乾凝膠膜或氟樹 556312 (41) 月曰膜來形成一作為同一配線層之配線間的層間絕緣膜 '^製造方法,配線間之電容可以減少。又在上述層間 ti? 田甲,藉由以有機膜或無機膜來作為配線層間之層 v # ’即使使用乾凝膠或氟樹脂作為配線間之層間 膜 » 十 π可以防止層間絕緣膜全體機械強度之劣化。是 將可0 ^ 不降低一搭配有銅配線與氣樹脂以及有機膜 導I#發 足衣置,或是一搭配有銅配線與乾凝膠以及有機膜 導體裳置的出成率之下,形成半導體裝置。 ’在一形成第二罩幕時之光阻程式中,由於處於 成有弟一膜之狀態,而且在一用以形成第一罩幕 Ρ且程-+山 3中’由於該第一膜覆蓋第二層間絕緣膜,因而 成罘一、第二罩幕時所用之光阻程式,將可以在層間 不露出來之狀態下進行。因此,可以在光阻程式中 光阻層的再生處理。 又,即使在一於第一罩幕上形成一用以形成連接孔 案時產生對正不良,亦能於第二罩幕上形成_用以形 接孔 < 圖案。因此,不會有前述圖8所說明之連接孔開 積變窄之情形。 進步藉由以一具有透光性之材料來形成第一罩幕 二罩幕,將可以用一與習知相同之對正方法,於形成 以形成第一罩幕之膜以及一用以形成第二罩幕之膜之 上層 絕緣 間絕 絕緣 以, 之半 之半 一底 之光 一形 絕緣 進行 之圖 成連 D面 與第 一用 後所 -46- 556312 (42) 進行之照相製版製程之曝光製程中,進行一罩幕對正。 -47-

Claims (1)

  1. 556312 拾、申請專利i圍 含 時 成 幕 徵 徵 並 之 徵 徵 圖 1. 一種半導體裝置之製造方法,該半導體裝置具有一包 乾凝膠膜或有機膜之層間絕緣膜,其特徵在於包含: 於該層間絕緣膜上,形成一作為在蝕刻該層間絕緣膜 之蝕刻罩幕的第一罩幕之製程;一於該第一罩幕上形 一於要蝕刻該層間絕緣膜時作為蝕刻罩幕且與第一罩 之材質不同的第二罩幕之製程。 2. 如申請專利範圍第1項之半導體裝置之製造方法,其特 在於用具有透光性之材料,來形成該第一罩幕與該第 罩幕。 3 .如申請專利範圍第1項之半導體裝置之製造方法,其特 在於在該第二罩幕上形成一用以形成配線溝之圖案, 在該第一罩幕上,形成一至少與該用以形成該配線溝 圖案部分重疊之用以形成連接孔的圖案。 4.如申請專利範圍第3項之半導體裝置之製造方法,其特 在於用具有透光性之材料,來形成該第一罩幕與該第 罩幕。 5 .如申請專利範圍第3項之半導體裝置之製造方法,其特 在於:該在該第二罩幕上形成一用以形成配線溝之 案,並在該第一罩幕上形成一至少與該用以形成該配線
    556312 溝之圖案部分重疊之用以形成連接孔的圖案的方法包 含: 一於該層間絕緣膜上形成一用以形成該第一罩幕之 第一膜之後,於該第一膜上形成一用以形成該第二罩幕 之第二膜的製程; 一於該第二膜上形成一用以形成配線溝之圖案,而形 成該第二罩幕的製程;以及 一在該第一膜上形成一與該用以形成該配線溝之圖 案至少部分重疊之用以形成連接孔之圖案而形成該第一 罩幕的製程。 6. 如申請專利範圍第5項之半導體裝置之製造方法,其特徵 在於:用具有透光性之材料,來形成該第一罩幕與該第 二罩幕。 7. 如申請專利範圍第1項之半導體裝置之製造方法,其特徵 在於:該層間絕緣膜當中,以有機膜來形成一作為配線 層之間的層間絕緣膜之下層,並以該乾凝膠膜或有機 膜,來形成一作為同一配線層之配線間之層間絕緣膜的 上層。 8. 如申請專利範圍第7項之半導體裝置之製造方法,其特徵 在於:用具有透光性之材料,來形成該第一罩幕與該第 二罩幕。 -2-
    556312 9. 如申請專利範圍第7項之半導體裝置之製造方法,其特徵 在於在該第二罩幕上形成一用以形成配線溝之圖案,並 在該第一罩幕上,形成一與該用以形成該配線溝之圖案 至少部分重疊之用以形成連接孔的圖案。 10. 如申請專利範圍第9項之半導體裝置之製造方法,其特徵 在於:用具有透光性之材料,來形成該第一罩幕與該第 二罩幕。 11. 如申請專利範圍第9項之半導體裝置之製造方法,其特徵 在於該在該第二罩幕上形成一用以形成配線溝之圖案, 並在該第一罩幕上形成一與該用以形成該配線溝之圖案 至少部分重疊之用以形成連接孔的圖案的方法包含: 一於該層間絕緣膜上形成一用以形成該第一罩幕之 第一膜之後,於該第一膜上形成一用以形成該第二罩幕 之第二膜的製程; 一於該第二膜上形成一用以形成配線溝之圖案,而形 成該第二罩幕的製程;以及 一在該第一膜上形成一與該用以形成該配線溝之圖 案至少部分重疊之用以形成連接孔之圖案,而形成該第 一罩幕的製程。 12·如申請專利範圍第1 1項之半導體裝置之製造方法,其特 -3- 556312 徵在於:用具有透光性之材料,來形成該第一罩幕與該 第二罩幕。 α如申請專利範圍第n項之半導體裝置之製造方法,其特 徵在於:於形成該第一罩幕之後,包含: 一接著以一在形成孩第一罩幕時作為蝕刻罩幕用之 光阻膜,和該第一罩幕作為蝕刻罩幕,而進行該層間絕 緣膜之姓刻,藉以形成連接孔之製程;以及 一藉由一利用該第二罩幕之蝕刻而在該第一罩幕與 遠層間絕緣膜之上層中形成配線溝之製程。 14.如申請專利範圍第13項之半導體裝置之製造方法,其特 徵在於·用具有透光性之材料,來形成該第一罩幕與該 第二罩幕。 15·如申請專利範圍第i項之半導體裝置之製造方法,其特徵 在於·在該層間絕緣膜當中,以無機膜來形成一作為配 線層間之層間絕緣膜的下層;並以該有機膜形成一作為 同一配線層之配線間之層間絕緣膜的上層。 16·如申請專利範圍第1 5項之半導體裝置之製造方法,其特 徵在於:用具有透光性之材料,來形成該第一罩幕與該 第二罩幕。 17·如申請專利範圍第1 5項之半導體裝置之製造方法,其特 徵在於在該第二罩幕上形成一用以形成配線溝之圖案, -4-
    556312 並在該第一罩幕上,形成一與該用以形成該配線溝之圖 案至少部分重疊之用以形成連接孔的圖案。 18. 如申請專利範圍第1 7項之半導體裝置之製造方法,其特 徵在於:用具有透光性之材料,來形成該第一罩幕與該 第二罩幕。 19. 如申請專利範圍第1 7項之半導體裝置之製造方法,其特 徵在於:該在該第二罩幕上形成一用以形成配線溝之圖 案,並在該第一罩幕上形成一與該用以形成該配線溝之 圖案至少部分重疊之用以形成連接孔的圖案的方法包 含: 一於該層間絕緣膜上形成一用以形成該第一罩幕之 第一膜之後,於該第一膜上形成一用以形成該第二罩幕 之第二膜的製程; 一於該第二膜上形成一用以形成配線溝之圖案,而形 成該第二罩幕的製程;以及 一在該第一膜上形成一與該用以形成該配線溝之圖 案至少部分重疊之用以形成連接孔之圖案,而形成該第 一罩幕的製程。 20·如申請專利範圍第1 9項之半導體裝置之製造方法,其特 徵在於:用具有透光性之材料,來形成該第一罩幕與該 第二罩幕。
    556312 21.如申請專利範圍第1 9項之半導體裝置之製造方法,其特 徵在於:於形成該第一罩幕之後,包含: 一以該第一罩幕作為姓刻罩幕,而在該層間絕緣膜之 上層中,形成一用以形成連接孔之開口部的製程; 一藉由利用該第二罩幕之蝕刻,而在該第一罩幕上, 形成一用以形成配線溝之開口部,同時以該層間絕緣膜 之上層作為罩幕,在該層間絕緣膜之下層中,形成連接 孔之製程;以及 一以該第二罩幕作為蝕刻罩幕,而在該層間絕緣膜之 上層中形成配線溝之製程。 22·如申請專利範圍第2 1項之半導體裝置之製造方法,其特 徵在於:用具有透光性之材料,來形成該第一罩幕與該 第二罩幕。 -6-
TW089101976A 1999-03-15 2000-02-03 Process for producing semiconductor device TW556312B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6778399 1999-03-15
JP14780099 1999-05-27
JP34963099A JP3436221B2 (ja) 1999-03-15 1999-12-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW556312B true TW556312B (en) 2003-10-01

Family

ID=32233936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101976A TW556312B (en) 1999-03-15 2000-02-03 Process for producing semiconductor device

Country Status (2)

Country Link
KR (1) KR100645422B1 (zh)
TW (1) TW556312B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399811B (zh) * 2008-07-24 2013-06-21 Tokyo Electron Ltd 半導體元件及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739530B1 (ko) 2006-06-07 2007-07-13 삼성전자주식회사 큰 종횡비의 콘택홀을 갖는 반도체장치의 제조 방법
US7488687B2 (en) 2006-09-12 2009-02-10 Samsung Electronics Co., Ltd. Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399811B (zh) * 2008-07-24 2013-06-21 Tokyo Electron Ltd 半導體元件及其製造方法

Also Published As

Publication number Publication date
KR20000076668A (ko) 2000-12-26
KR100645422B1 (ko) 2006-11-14

Similar Documents

Publication Publication Date Title
KR100670966B1 (ko) 반도체 장치의 제조 방법
TWI276205B (en) Method of manufacturing semiconductor device
US8822137B2 (en) Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
JP3436221B2 (ja) 半導体装置の製造方法
US9613880B2 (en) Semiconductor structure and fabrication method thereof
JP2009302545A (ja) パターン形成キャップを用いるエアギャップ形成と一体化
JP2000068267A (ja) 半導体デバイス、半導体基板上にパタ―ン化された導電性層を作成する方法、半導体製造におけるウェハ―基板の処理方法及び処理された製品
US7129159B2 (en) Integrated dual damascene RIE process with organic patterning layer
US7022582B2 (en) Microelectronic process and structure
KR100717695B1 (ko) 반도체 장치 제조 방법
CN104183536B (zh) 一种制作半导体器件的方法
TWI242247B (en) Method for manufacturing a semiconductor device
JP4207303B2 (ja) 半導体装置およびその製造方法
TW556312B (en) Process for producing semiconductor device
US9941151B2 (en) Method for producing an integrated circuit including a metallization layer comprising low K dielectric material
JP2002222860A (ja) 半導体装置の作成方法
JP4085648B2 (ja) 半導体装置の製造方法
TW475211B (en) Forming method of borderless via
KR100290466B1 (ko) 반도체소자의 제조방법
CN113314401A (zh) 形成半导体结构的方法
TW404035B (en) The damascene inner-wiring process which uses the organic polymer of low-dielectrics constant as the etch stop layer
JP2005217223A (ja) 半導体装置の製造方法
TW494536B (en) Method for forming a uniform damascene profile
JP2000114375A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent