TW554526B - Semiconductor memory device and method for manufacturing it - Google Patents
Semiconductor memory device and method for manufacturing it Download PDFInfo
- Publication number
- TW554526B TW554526B TW091110508A TW91110508A TW554526B TW 554526 B TW554526 B TW 554526B TW 091110508 A TW091110508 A TW 091110508A TW 91110508 A TW91110508 A TW 91110508A TW 554526 B TW554526 B TW 554526B
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- electrode device
- metallization
- scope
- lower electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000001465 metallisation Methods 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 claims 1
- 238000005272 metallurgy Methods 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000035939 shock Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000006870 function Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 36
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
554526 A7 B7 五、發明説明（1 ) 本發明與製造申請專利範圍第I項及第I 3項導言中所述半 導體記憶體裝置之方法有關。 現代半導體記憶體技術進一步開發之目的為增大積體密 度’改善功能可靠性及簡化相關製造方法。 在很多半導體記憶體裝置中，除記憶格或記憶元件外， 其他有源或無源類型組件也必須實施於晶片上。尤其是在 製作稱為電容器元件或積體電容器時，使用已知之製造方 法與/或已知之記憶體幾何學則有困難，它們無法在沒有額 外加工步驟與/或不弱化幾何學之情形下實施。 本發明之目的是舉出一種半導體裝置及其製造方法，其 中所提供電容器裝置之形成可用特別容易與可靠之方式將 之積體於現有之加工順序或現有記憶體幾何學中。
利範圍之主題事項。 尤其是磁隨機存取記憶體
在製造半導體記憶體裝置， 類似裝置，之一般性方法令， 區與/或其一部分中形成許多j 外，在每一情形中均至少裎^ -4- 554526 A7
本發明製造方法之特徵為第一 4下方電極裝置與/或坌一 或上方電極裝置必須形成 一 ~ 直接在具有圮憶體元件之材料 區之下万或上方，而且闵仏 ^ t 卞 向且因此，至少在作業中，至少一 具有記憶體元件之材料區可$ A 刀 1竹L j成為至少一部分之電介質。 本發明製造方法之中心概人3⑽a S“概念是將各電極裝置及在彼 所提供電介質之形成積體於I # 、 壯班… ㈣現有製造加工令並分別將電極 衣置形成於直接在具有記_ ^ ”,屺隱體兀件之材料區下方或上方 使至少-部分材料區形成提供於電極間介質之—部分。如 此可㈣至少某些形成電極裝置與介質所需之加工步驟可 與各記憶體元件之加工㈣進行。此點㈣與介質之形成 有關’因為在任何情形下材料區必須形成為用於容納記憶 體元件之區域，因此各材料區之中間區可用做相鄰接之‘ 憶元件或記憶格間之介質。 在本發明方法之-較佳實例中提供把記憶元件形成為磁 阻記憶體元件’特別為穿隧磁阻疊元件或類似組件。 此外亦提供記憶體元件是以多個層構成，特別是以_提 供於一硬磁性層及一軟磁性層間之隧道層，以定界方式形 成於硬磁性層與/或軟磁性層上之一障壁層，特別是並不面 向I1遂道層者。 藉著這些措施可以把所需電容器裝置之形成直接積體於 磁隨機存取記憶體之加工順序中。 特別是首先製作與記憶體元件之接點，其優點是記憶體 元件形成在第一金屬化區上，特別是在第一存取線裝置與/ 或於任何情形中均在底部之第一障壁層上，第一金屬化區 -5 - 木紙張尺度適用中國國家標準(CNS) A4規格（21〇 x J97公资）
裝 訂
554526 五 、發明説明（ =;=記憶體元件材料區之直接下方。如此即可能 區’亦即第-存取線裝置…置一起形成第-金屬化 發明方法另―較佳實例中提供隨後製㈣㈣體元 ^接點而提供“金屬化區，在每—情形下均用做第二 存取線裝置且必須盘久― 障壁声㈣觸，料是與各第二 允“Γ二 可保註與記憶格之頂部接觸且亦可 第：；：；層或第二存取線裝置連同電容器裝置之 弟一或上方電極裝置同時形成。 :本:明方法之又一較佳實例t提供第_或下方電極裝 姑:二或上方電極裝置分別與位於-平面與/或一丘同 材枓區内之第一金屬化區及第二金屬化區-起形成。八 同時也提供第一或下方電極裝置與/或第二或上方裝置互 空：=形成於朝著第-金屬化區或第二金屬化區之橫向 声置之”1:二分別達成各電極裝置與各金屬區及存取線 破置之工間與/或對應電隔離。此外 極裝置與/或第二或上方電極裝置以分別2一=下：電 第二金屬化區電絕緣之方式形成% 2 £及 一 勺此㈢的特別需要在第 或下方電極裝置與第一金屬化區與/或第二或上方電極裝 置與弟二金屬化區間之t間區域提供電絕緣墊片元件。 如此可保證滿足使各電極裝置互相* 區電絕緣之需求。 或與金屬 在本發明另一實例中提供第一或下方電極裝置或 上方電極裝置之形成是分別與第一金屬化區及第二金屬化 I - 6 - 本紙张尺;ΐ遴用中國國家標準(CNS) A4規格(210X297公聲) -裝 訂 線 554526 A7
區有電接觸且為此目的第一或下方電極裝置或第二或上方 電極裝置是分別與第一金屬化區或第二金屬化區二於— 個部分中或為一體。 此-措施可進—步簡化製造〜，㈣如此可使電極裝 置之一個精確與對應之金屬區或對應之存取線裝置同時带 成。在任何情形下僅能完成-個組合，因為否則即會使兩 個電極裝置短路且因此也使電容器裝置短路。 下面之措施為形成實際半導體記憶體裝置時將電容器裝 置之形成納入加工順序中之進一步加工步驟積體化所需。 為此目的特別提供第一或下方電極裝置及第一金屬化區 與/或第二或上方電極裝置及第二金屬化區形成於一共同i 工步驟中，即一共同串接加工順序或類似順序中。 特別有利者是將第一或下方裝置及第一金屬化區與/或第 二或上方電極裝置及第二金屬化區之形成均藉澱積並圖案 化對應之金屬化區或類似區者，隨後埋入鈍化區内且，若 適當時，隨後加以平面化或磨光至共同表面區之水平。 因此各金屬區首先形成，在稍後步驟中再從該處一方面 形成電極裝置且另一方面形成存取線裝置。然後，可能也 要刀別提供之各金屬化區藉著特別澱積之對應電絕緣材料 填起金屬化區間之中間區域而埋入鈍化區中。若適當時， 整個結構必須以適當磨光方法加以平面化而成一共同水平 或一共同表面區。 另一方面，亦可藉適當之澱積方法先形成一鈍化區。然 後在此一澱積之鈍化區内，特別是在將要形成電極裝置及 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ 297公聲） 五、發明説明（ 5 =線'置之位置’形成-些對應之凹部。隨後以對應之 午電材料，最好是金屬，將這些凹部填起。 下面將討論為本發明目的所根據之裝置解說： 在-般類型之半導體記憶體裝置令，尤其在磁隨機存取 疋憶體裝置或類似裝置中有許多記憶體元件以互相隔開之 方式橫向形成於一橫向伸展之材料區與/或其一部分中。此 外，至少提供一個電容器裝置，在任一情形下至少形成— 弟-或下方電極裝置與一第二或上方電極裝置及形成於二 者間之電介質。 、一 按照本發明半導體記憶體裝置之特徵是第—或下方電極 裝置與/或第二或上方電極裝置形成於具有記憶體元件之材 料區直接下面或上面，且因此’至少在作業中，至少有— 部分具有記憶體元件之材才斗區至少成4電介質之一部分。 本發明半導體記㈣裝置之基本構想是在任何情形下均 將提供來容納㈣記憶體元件之材料區也同時用做將要形 成之電容器裝置之電極裝置間之電介質。 按照本發明半導體記憶體裝置之_個較佳實例，記憶體 元件是形成為磁阻記憶體元件，特別是穿隨磁阻疊元件或 類似物。 此外，記憶體元件為多層構造，特別是在硬磁性層與軟 磁性層間提供—p遂道層’在硬磁性層與軟磁性層附近形成 一並不面向隧道層之障壁層。 這兩種措施特別應用於磁隨機存取記憶體或類似物中之 本發明半導體記憶體裝置。 554526 A7
裝 訂
線 554526 A7 -—~ --一 B7 五、發明説明（7 ) " " 一^- 裝置形成為分別與第一及第二金屬化區有導電接觸且為 此目的可將第-或下方電極裝置或第二或上方電極裝置分 別與第-金屬化區或與第二金屬化區形成在一個 為一體。 本發明之此-及其它方面是來自下述之覲察： 磁記憶格為一種新型電子記憶格。在晶片上安裝諸如電 容器裝i或類Μ零件之無源、組件t需求{來自冑應半導體 &己憶裝置之功能可靠性方面。本發明提供一種方式可將電 ” 一牛里入尚度積體化（深度次-微米）磁記憶格中而不需要 額外之加工步驟。 例如，對應之電容器結構可在一對應記憶格陣列中安排 成垂直°又计。下方電極、介質與上方電極之順序是朝著垂 直方向伸開。另-方面，-個下方金屬化平面M2、一個上 方金屬化平面M3及稱為穿隧磁阻層之結構均有對應之埋入 材料區且，若適當時，可有一硬掩膜HM。此一設計可在穿 隧磁阻元件或疊與電容器裝置之下方或上方電極間提供必 要之橫向距離或間隔，因而防止短路之危險。 但亦可有其他改變，就是將第二金屬層M2放在穿隧磁阻 層下面且與之絕緣，其中金屬層M2安排成在穿隧磁阻疊下 面且不絕緣，其中金屬層M3安排成在穿隧磁阻疊上面而絕 緣且有一種安排是其中金屬層M3在穿隧磁阻疊上面且不絕 緣。 亦可構想對應之水平佈置。 在η做上’任何設計或佈置均可，只要穿隧磁阻疊或穿 -10 - 本紙狀;巾Λ4規格--
-裝 訂
554526 A7
尤其疋電容器裝置之下 隨磁阻支援區不與金屬層Μ 2及μ 3 方及上方電極裝置接觸即可。 下面根據簡圖藉本發明半導體裝置較佳實例對本發明蛘 加說明。 Χ 〇 圖 圖1-3為本發明半導體記憶體裝置實例 之簡圖及斷面側 « -裝 在下面圖卜3中相同之參考符號表示相同結構或元件且相 對之詳細說明均不予重複。 圖1所示為本發明半導體記憶體裝置1第一實例結構之斷 面側圖。
圖1實例之基本結構10是以實際半導體基板u形成，該基 板中形成並埋入一個對應互補金氡半導體結構。此一互補 金氧半導體結構被第一鈍化區12掩蓋。第一存取線裝置U 被埋入並形成於此一鈍化區12中。在第一金屬化區或第一 存取線裝置13之上形成多層構造且有第一或下方障壁層u 之記憶7L件20、硬磁性層22、隧道障壁層23、軟磁性層24 、上方障壁層25及若適當時，一保護層。 在任何情形下第二金屬化層14或第二存取線裝置14被提 供於記憶元件20之上方障壁層25或用於記憶元件2〇之保護 層附近。第一存取線裝置13與第二存取線裝置14可用所謂 之位元線或字線形成。 在圖1之實例中，電容器裝置40之第一電極裝置43是形成 於第一存取線裝置13之空間附近，該電容器裝置4〇藉對應 之中間區1 8及墊片元件1 Of與存取線裝置丨3空間隔開且電絕 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公雙·) 554526 A7 B7 五、發明説明（10 ) 參考號碼清單： 1 半導體記憶體裝置 10 基本結構 10f 墊片元件 11 半導體基板 12 鈍化區 13 第一金屬化區，第一存取線裝置 14 第二金屬化區，第二存取線裝置 18 中間區 20 記憶體元件，穿隧磁阻疊元件 21 下部障壁層 22 硬磁性層 23 隧道障壁層 24 軟磁性層 25 上部障壁層 30 材料區’記憶元件區 40 電容器裝置 43 第一/下部電極裝置 44 第二/上部電極裝置 45 介質 50 第二鈍化區 50f 墊片元件 58 中間區 -13 - 、裝 訂 本紙張尺度適用中國國家標準(CNS) Λ4規格（210X297公釐）
Claims (1)
- 554526 第091110508號專利申請案 中文申凊專利範圍替換本02年5月）7T、申請專利範圍 戠丨餮5· 21 1. 2. 3. 4. 一種製造半導體記憶# 心之方法，特別是磁隨機存取$ 咅 體或其類似裝置， 通咬讦取。己[^ -其中在一橫向伸展之材料區(3〇)及/或其一部分中形 成许多互相橫向隔開之記憶體元件（20)，及 _其中提供至少—個電容器裝置（4G)，在任-情形下 均有至少一個第-或下方電極裝置(43)及一個第二或 上方電極裝置（44)及形成於此二者之間之 其特徵為 J _第一或下方電極褒置⑷）與/或m方電極裝置 (44)形成於直接在具有記憶元件（2G)之材料區⑽之下 或之上，及 -因此至少在作業中至少一部分具有記憶元件(20)之 材料區（30)至少成為介質（45)之一部分。 如申請專利範圍第1項之方法，其特徵為記憶元件（20)被 形成為磁阻記憶元件，特別是穿隧磁阻疊元件或類似元 件。 如申請專利範圍第！或2項之方法，其特徵為記憶元件 (20)之構造為多層’特別是具有—提供在—硬磁性層（22) 與一軟磁性層（24)間之随道層（23)，一形成於硬磁性層 (22)與/或軟磁性層（24)附近，特別是並不面對隧道層⑼ 之障壁層（21，25)。 如申請專利範圍第1或2項之方法，其特徵為特別在首先 製作與記憶το件（20)之接點方面，記憶元件（2〇)是形成在 第一金屬化區（13)上，特別是第一存取線裝置（丨”與/或 裝 訂 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 六、申請專利範圍 在每一情形下均在底部之第-障壁層(21)上，第一全屬 化區（13)必須提供於直 乐叙機 (3〇)之下面。、接在，、有纪“件(2。)之材料區 5. 申請專利範圍第1或2項之方法，其 作與記憶元件(20)之接點方 ，户β ^ 捉仏弟一金屬化區（14) 6. 形/成為第二存取線裝置⑼與/或須與記憶 件(G)接觸，特別與第二障壁層（25)接觸。 如申請專利範圍第4項之方法 裝置⑷）與/或第二或上方雷μ ^為第一或下方電極 於-平㈣置（44)是分別與必須位 、平面與/或一共同材料區中之！ 一八超 二金屬化區(14) 一起形成。 、.化區(13)及第 =申請專利_第5項之方法，其 裝置（43)與/或第二戈 ^ 4下方電極 於一平面…—42 置(44)是分別與必須位 二金屬化區二區中之第-金屬化區啊 8· 9. 如申請專利範圍第4項之方法，i 裝置（43)與/或第二或上置^弟一或下方電極 (13)或第（)疋朝著第-金屬化區 (Μ第-金屬化區（14)之橫向 如申請專利範圍第5項之方法形成。 裝置（43)與/或第-戋卜 " "，第或下方電極 化區⑼或第二金屬化區（】4)之橫向空疋朝s者第-金屬 如申請專利範圍第4項 "隔開形成。 墙、 只疋方法，其特徵為 或下方電極裝置（43)與/或第 ⑼之形成須分別與次上方電極裝置 弟金屬化區（13)及第二金屬 10. 六、申請專利範圍 化區（14)電絕緣，及 -為此目的特㈣分別在第-或下方電極裝置 第-金屬化區(13)及第二或上方電極裳置_第 化區⑽間之中間區域(18,58)中提供電絕 緣墊片元件（l〇f，5〇f)。 11 ·如申請專利範圍第5項之方法，其特徵為 •第-或下方電《置（43)與/或第：或上方電 (44)之形成須分別與第—金屬化區（13)及第二 化區（14)電絕緣，及 •為此目的特別須分別在第—或下方電極裝置（句鱼 第-金屬化區(13)及第二或上方電極裝置(44)盘第 ^化區⑽間之中間區域(18,58)中提供電絕 緣墊片元件（10f，50f)。 12·如申請專利範圍第4項之方法，其特徵為 _第一或下方電極裝置（43)或第二或上方電極裝置 (44)必須形成為分別與第_金屬化 屬化區U4)電接觸，及 ^ _為此目的，第-或下方電極裝置(43)或第二或上方 電極裝置㈣分別與第一金屬化區(13)或第二金屬 化區（U)形成在一個部分中與/或為一體。 13·如申請專圍第5項之方法，其特徵為 第或下方電極裝置（43)或第二或上方電極裝置 ()必須形成為分別與第一金屬化區及第二金 屬化區（14)電接觸，及 本紙張尺度適财國时 六、申請專利範圍 -為此目的’第一或下方電極裝置(43)或第二或 電極裝置（44)分別與第一金屬化區（13)或第二 化區（14)形成在一個部分中與/或為一體。 ’ 14·如申請專利ϋ圍第⑷項之方*，其特徵為 電極裝置(43)與第一金屬化區〇3)與/或第二或 裝置（44)與第二金屬化區（14)形成於一共同加^步驟中， 即一共同串接加工順序或類似順序中。 15.如申請專利範圍第項之方*，其特徵為第一或下方 電極裝置（43)與第一金屬化區（⑶與/或第二或上方 裝置（44)與第二金屬化區⑽之形成是以殺積及圖案:各 對應金屬化區或類似區，隨後埋入各對應之鈍化 若適當時，隨後平面化至共同表面區之水平。w ’ 16·如申請專利範圍第丨或2項之方法，其特徵為第一或下方 電極裝置（43)與第一金屬化區（13)與/或第二或上方電極 裝置（44)與第二金屬化區（14)均係藉澱積一鈍化區而形成 對應之凹部並以對應之金屬化區填起凹部。 / 一種半導體記憶體裝置，特別是磁隨機存取記憶體或類 似裝置，包括 在一橫向伸展材料區（30)與/或其一部分中橫向形 成相互隔開之多個記憶元件（2〇)，及 其中至少提供一個電容器元件（40)及在任一情形下 至少有一第一或下方電極裝置（43)及一第二或上方 電極裝置（44)及一形成於該二者之間之介質（45)， 其特徵為 554526 申請專利範圍 -第-或下方電極震置(43)及第二或上方電極裝置 (44)須形成於直接在具有記憶元件(2〇)之材料區 (30)之下或上，及 -因此’至少在作業時，至少一部分具有記憶元件 (2〇)之材料區（3〇)至少成為介質（45)之—部分。 18‘如申請專利範圍第17項之半導體記憶體裝置，其特徵為 記憶兀件（20)是形成為磁阻記憶元件，特別為穿隨磁阻 疊或類似元件。 19.如中請專利範圍第17siU8項之半導體記憶體裝置，其特 徵為記憶元件（20)為多層構造，特別是在硬磁性層㈣盘 軟磁性層（24)間提供-随道層⑵），在硬磁性層（22声/或 軟磁性層（24)附近形成一特別是並不面對随道層（23)之障 壁層（21，25)。 2〇.如申請專利範圍第17或18項之半導體記憶體裝£，其特 徵為，特別是就先製作與記憶元件（2〇)之接點而言，呓 憶元件（20)是形成在第一金屬化區（13)上，特別是在第一 存取線裝置（13)上與/或在任一情形下其第一障壁層（2 u 都是在底部，第一金屬區（13)必須提供於直接在具有記 憶元件（20)之材料層（30)之下面。 21.如申請專利範圍第17或18項之半導體記憶體裝置，其特 徵為，特別是在隨後製作與記憶元件（2〇)之接點方面， 提供一第二金屬化區（14)，特別是用為第二存取線裝置 (14)與/或必須與記憶元件（20)接觸，特別要與其第二障 壁層（25)接觸。 本紙張尺度適用中_家縣(CNS) A4規格(·Χ297公爱) 圍 、申請專利範 22· 範圍第20項之半導體記憶體裝置，其特徵 (44)分^電極裝置（43)與/或第二或上方電極袭置 第一八/、必須位於一平面内與/或一共同材料區内之 23•如=屬化區（13)及第二金屬化區（14)一起形成。 月專利範圍第21項之半導體記憶體裝置，苴 或下方電極裝置(43)與/或第二或上方電極= 第一刀別與必須位於一平面内與/或一共同材料區内之 24 金屬化區（13)及第二金屬化區（14) 一起形成。 4· 2請專利範圍第2〇項之半導體記憶體裝置，其特徵為 、/或下方電極裝置（43)與/或第二或上方電極裝置㈠ 別朝第-金屬化區（13)及第二金屬化區（14)之橫向 卫間方向隔開形成。 25.如:請專利範圍第㈣之半導體記憶體裝置，其特徵為 第/或下方電極裝置（43)與/或第二或上方電極裝置（44) 2須分別朝第-金屬化區（13)及第二金屬化區（14)之橫向 空間方向隔開形成。 、 如申請專利範圍第2〇項之半導體記憶體裝£，其特徵為 •第一或下方電極裝置（43)與/或第二或上方電極裝 置（44)必須分別與第一金屬化區（13)及第二金屬化 區U4)電絕緣，及 -為此目的，必須在第一或下方電極裝置（43)及第一 金屬化區（13)與/或第二或上方電極裝置（44)及第二 金屬化區（14)間之中間區（18 , 58)提供電絕緣之墊 片元件（10f，50f)。 本紙張尺歧财g @家標準(CNS) A4規格(210X297公嫠) 554526 A8 B8 __ C8 ~ -----一 D8 六、申請專利範圍 一~~ --- 7·如申 '專利fell第21項之半導體記憶體裝置，其特徵為 -第一或下方電極裝置（43)與/或第二或上方電極裝 置（44)必須分別與第一金屬化區（13)及第二金屬化 區（14)電絕緣，及 為此目的，必須在第一或下方電極裝置（43)及第一 至屬化區（13)與/或第二或上方電極裝置（44)及第二 至屬化區（14)間之中間區（18，58)提供電絕緣之墊 片元件（10f，50f>。 28. 如申请專利祝圍第2〇項之半導體記憶體裝置，其特徵為 第或下方電極裝置（43)與/或第二或上方電極裝 置（44)必須形成為分別與第一金屬化區（Η)及第二 金屬化區（14)電接觸，及 -為此目的，第—或下方電極裝置(43)或第二或上方 電極裝置（44)特別與第—金屬化區（13)或第二金屬 化區（14)形成於一個部分中或為一體。 29. 如申請專利範圍㈣項之半導體記憶體裝置，其特徵為 -第-或下方電極裝置（43)與/或第二或上方電極裝 置(44)必須形成為分別與第一金屬化區(⑺及第二 金屬化區（14)電接觸，及 _為此目的，第—或下方電極裝置（43)或第二或上方 電極裝置（44)特別與第—金屬化區（13)或第二金屬 化區（14)形成於一個部分中或為一體。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10125594A DE10125594A1 (de) | 2001-05-25 | 2001-05-25 | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW554526B true TW554526B (en) | 2003-09-21 |
Family
ID=7686167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091110508A TW554526B (en) | 2001-05-25 | 2002-05-20 | Semiconductor memory device and method for manufacturing it |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7341875B2 (zh) |
| EP (1) | EP1390978B1 (zh) |
| JP (1) | JP2004534393A (zh) |
| KR (1) | KR100606492B1 (zh) |
| CN (1) | CN100433297C (zh) |
| DE (2) | DE10125594A1 (zh) |
| TW (1) | TW554526B (zh) |
| WO (1) | WO2002095794A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI413141B (zh) * | 2006-04-28 | 2013-10-21 | A device that changes capacitance |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004040752A1 (de) * | 2004-08-23 | 2006-03-02 | Infineon Technologies Ag | Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür |
| KR100795350B1 (ko) * | 2006-11-24 | 2008-01-17 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그 제조 방법 및 동작 방법. |
| US7944732B2 (en) * | 2008-11-21 | 2011-05-17 | Xilinx, Inc. | Integrated capacitor with alternating layered segments |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311486B1 (ko) * | 1995-11-23 | 2002-08-17 | 현대반도체 주식회사 | 반도체메모리장치및그의제조방법 |
| KR100234361B1 (ko) * | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
| DE19744095A1 (de) * | 1997-10-06 | 1999-04-15 | Siemens Ag | Speicherzellenanordnung |
| JP4095200B2 (ja) * | 1998-05-19 | 2008-06-04 | キヤノン株式会社 | 巨大磁気抵抗効果を利用したメモリ素子 |
| JP4138254B2 (ja) | 1999-02-26 | 2008-08-27 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 記憶セル構造、およびこれを製造する方法 |
| US6381171B1 (en) * | 1999-05-19 | 2002-04-30 | Kabushiki Kaisha Toshiba | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device |
| JP3810048B2 (ja) | 1999-09-29 | 2006-08-16 | 株式会社東芝 | 磁気記憶装置 |
| US7038320B1 (en) * | 2001-02-20 | 2006-05-02 | Advanced Micro Devices, Inc. | Single damascene integration scheme for preventing copper contamination of dielectric layer |
| JP3892736B2 (ja) * | 2001-03-29 | 2007-03-14 | 株式会社東芝 | 半導体記憶装置 |
-
2001
- 2001-05-25 DE DE10125594A patent/DE10125594A1/de not_active Ceased
-
2002
- 2002-05-20 TW TW091110508A patent/TW554526B/zh active
- 2002-05-21 JP JP2002592160A patent/JP2004534393A/ja active Pending
- 2002-05-21 US US10/478,642 patent/US7341875B2/en not_active Expired - Fee Related
- 2002-05-21 WO PCT/DE2002/001818 patent/WO2002095794A2/de active IP Right Grant
- 2002-05-21 DE DE50209979T patent/DE50209979D1/de not_active Expired - Fee Related
- 2002-05-21 EP EP02726094A patent/EP1390978B1/de not_active Expired - Lifetime
- 2002-05-21 KR KR1020037015369A patent/KR100606492B1/ko not_active IP Right Cessation
- 2002-05-21 CN CNB028106644A patent/CN100433297C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI413141B (zh) * | 2006-04-28 | 2013-10-21 | A device that changes capacitance |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10125594A1 (de) | 2002-12-05 |
| EP1390978B1 (de) | 2007-04-18 |
| CN100433297C (zh) | 2008-11-12 |
| EP1390978A2 (de) | 2004-02-25 |
| KR20040031701A (ko) | 2004-04-13 |
| WO2002095794A2 (de) | 2002-11-28 |
| WO2002095794A3 (de) | 2003-10-16 |
| JP2004534393A (ja) | 2004-11-11 |
| DE50209979D1 (de) | 2007-05-31 |
| US7341875B2 (en) | 2008-03-11 |
| CN1511345A (zh) | 2004-07-07 |
| KR100606492B1 (ko) | 2006-07-31 |
| US20070082413A1 (en) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI226812B (en) | Capacitor, circuit board with built-in capacitor and method for producing the same | |
| TW490841B (en) | Semiconductor device and the manufacturing method thereof | |
| CN103563498B (zh) | 电路板及其制造方法 | |
| CN105453109B (zh) | 用于指纹感测装置的连接垫 | |
| JP2004516679A5 (zh) | ||
| TW201234397A (en) | Mounting structure of circuit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof | |
| US11393801B2 (en) | Discrete decoupling capacitor and integrated circuit chip package including same | |
| CN102686018A (zh) | 基板、红外线传感器以及贯通电极形成方法 | |
| WO2006049780A8 (en) | Magnetoresistive random access memory device structures and methods for fabricating the same | |
| JP2008527710A5 (zh) | ||
| CN108573978A (zh) | 半导体存储装置 | |
| JP2005526378A5 (zh) | ||
| EP1204142A3 (en) | Ferroelectric memory and method for manufacturing the same | |
| CN106169060A (zh) | 具偏向电极的生物辨识装置及该装置的侦测控制方法 | |
| CN101216877B (zh) | 滑动式指纹感测元件及其制造方法 | |
| EP2999002A1 (en) | Capacitor cell and method for manufacturing same | |
| JP2000505923A (ja) | 多数の坦体素子が形成される帯状体又はパネルを形成する非導電性基板 | |
| CN105378760A (zh) | Ic模块、双ic卡、以及ic模块的制造方法 | |
| TW554526B (en) | Semiconductor memory device and method for manufacturing it | |
| TW200414427A (en) | Integrated circuit capacitor structure | |
| TW201001678A (en) | Electromechanical switch and method of forming the same | |
| TW550627B (en) | Transponder and appliance | |
| CN103187241A (zh) | 改善mim电容器制作中电弧放电缺陷的方法 | |
| EP1096555A3 (en) | Semiconductor device and production thereof | |
| JPH07508137A (ja) | 集積半導体回路又はマイクロメカニズム部品の全面的平坦化方法及びこの方法で作られた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |