TW544821B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW544821B
TW544821B TW089113480A TW89113480A TW544821B TW 544821 B TW544821 B TW 544821B TW 089113480 A TW089113480 A TW 089113480A TW 89113480 A TW89113480 A TW 89113480A TW 544821 B TW544821 B TW 544821B
Authority
TW
Taiwan
Prior art keywords
main surface
semiconductor wafer
semiconductor
light
semiconductor device
Prior art date
Application number
TW089113480A
Other languages
English (en)
Inventor
Katsumi Hayakawa
Masako Sasaki
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW544821B publication Critical patent/TW544821B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

544821 A7 _ B7 五、發明說明（1 ) 發明領域 本發明係關於半導體裝置，特別是關於適用於具有內 藏動態隨機存取記憶體（Dynamic Random Access Memory ，簡稱D R A Μ )的半導體晶片的半導體裝置之有效技術 〇 發明背景 一 習知技藝之說明 半導體裝置已知有例如日經B P公司於1 9 9 3年5 月3 1日發行的「VLSI封裝技術（下）」第71頁至 第10 3頁所揭示的稱爲TCP (帶狀載座封裝，Tape Carder Package )型的半導體裝置。此TCP型半導體裝置 因係利用對貼在可彎曲薄膜的表面之金屬箔施以蝕刻加工 以形成導線的帶狀載座（Tape Carrier·)所製造，與利用對 金屬板施以沖壓（Press )加工或蝕刻加工以形成導線的導 線架所製造的半導體裝置比較，可謀求薄型化及多引腳（ Pin )化。 TC P型半導體裝置其構成主要有：半導體晶片，在 互相面對的一主面及另一主面中的一主面之電路形成面形 成電極；可彎曲薄膜，形成與半導體晶片的電極電性連接 的導線；樹脂，覆蓋半導體晶片的電路形成面。導線的一 端側經由凸塊（Bump )與半導體晶片的電極連接，導線的 另一端側引出到半導體晶片的外周圍外側。導線的一端側 與半導體晶片的電極之連接係透過熱黏接來進行。凸塊係 用來當作連接導線的一端側與半導體晶片的電極之接合材 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - i f (請先閱讀背面之注意事項^ · 11 ! 111 訂·1111111 寫本頁)
經濟部智慧財產局員工消費合作社印製 544821 A7 _____ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2) 料，在連接導線的一端側與半導體晶片的電極前的階段中 ’預先形成於半導體晶片的電極或導線的一端側。 發明槪要 半導體基板一般係以由單晶矽所構成的半導體基板（ 以下僅稱爲^基板）構成主體。這種半導體晶片中，若對 矽基板照射光線時，會在矽基板產生電子電洞對，引起構 成矽基板的電路形成面之電路誤動作之情況不佳的要因， 故需要考慮光。在QFP (四方扁平封裝，Quard Flatpack Package )型或 S 〇 P (小外型，Small Out-Line Package ) 型等的半導體裝置中，因以密封體密封半導體晶片整體， 故不易受光所造成的影響，但像T C P型，半導體晶片的 背面即露出矽基板的背面之半導體裝置中，卻容易受光所 造成的影響。 因此’本發明者等評價具有內藏動態隨機存取記憶體 的半導體晶片的T C P型半導體裝置之記憶電路的受光影 響結果，獲得圖1 2所示的數據。圖1 2係顯示t RE F (復新時間）一光照度依存性的圖。在圖1 2中，數據 A 1、A 2及A 3係由半導體晶片的電路形成面（樹脂封 裝面）上方對半導體晶片的電路形成面照射鹵素燈（ Halogen lamp )、白熱燈絲燈泡、螢光燈的各光線時的數據 面線 背光 的各 板，的 基燈 矽光 C 螢 面及 背燈 的素 片鹵 曰B0射 S诏 導面 半背 由的 係片 2 日00 Β 體 及導 1 半 。 Β 對據 據方數 數上的 。} 時 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - (請先閱讀背面之注意事項$寫本頁) i I II I I I 訂-! !
；44821 A7 ___B7__ 五、發明說明（3 ) 習知具有大於砂的帶隙（Bandgap) ( E g = 1 · 1 1 〔 e V〕）的光（小於1 · 1 2 〔 // m〕的波長 )照射矽基板的電路形成面時，已知有動態隨機存取記憶 體的復新特性降低（產生復新不良），但更高能量的紫外 光所造成的影響很大。而且，因矽基板的電路形成面從背 面分離，故q即使對矽基板的背面照射光時也無問題。 但是，依照本發明者等所評價的如圖1 2所示的數據 ，很顯然地，即使對半導體晶片的背面照射光時，也會對 復新特性造成影響。此外，顯然地，螢光燈與鹵素燈比較 ，復新特性的降低較少。由此可見，以下的現象係支配半 導體晶片的背面因照射光所引起的復新特性降低。 若照射光的波長變短時，對矽的吸收係數將增大。例 如，以水銀的亮線（g線）4 3 5 〔 n m〕之吸收係數爲 2 E 4 [/cm]，從黃色到橙色的波長590 〔nm〕 之吸收係數爲7 E 3 〔/cm〕，色溫度（Color temperature ) 2 8 0 0 K的白熱燈絲燈泡的分光尖峰（
Peak ) 1000〔nm〕之吸收係數爲 1E2 〔/cm〕 (請先閱讀背面之注意事項 1?5^寫本頁) S· 丨裝
經濟部智慧財產局員工消費合作社印製 電 的 生 產 所 射 照 光 以 e m 話 的 再 命多 壽因 C 面 τ 背 數板 常基 間矽 時。 過滅 經消 對後 洞然 電 △口 子結 位短 準命 的壽 成的 造對 所洞 質電 雜子 或電 ， 的 陷生 缺產 晶所 結部 之層 核表 ία 合面 結背 再板 成基 變，砂 在在 存故 數， 缺子 晶電 結的 因生 部產 層所 內部 板層 基內 矽板 在基 ，矽 面在 方故 一， 另在 〇 存 3 不 S 乎 #幾 C等 數染 於污 小、 到陷 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6- 544821 A7 _ B7 五、發明說明（4) 電洞對的壽命大約長到兩位數。 包含以螢光燈產生的水銀的亮線之較短波長的光，被 矽基板背面的表層部吸收，使矽基板背面的表層部附近產 生電子電洞對。因爲前述的理由，此矽基板背面的表層部 附近所產生的電子電洞對之壽命很短，故到達矽基板的電 路形成面前#就消滅。因此，在較短波長的光中，對復新特 性降低的影響很小。 另一方面，由鹵素燈所產生的長波長的光（波長 1 · 12 〔//m〕以下的可見光到近紅外光），不會被矽 基板背面的表層部吸收而是穿透到內層部，使矽基板的內 層部產生電子電洞對。因爲前述的理由，此使矽基板的內 層部所產生的電子電洞對之壽命很長，故可使到達矽基板 的電路形成面儲存於記憶胞（Memory cell )的記憶節點（ Node )部之電荷消滅。因此，在波長1 · 12 〔//m〕以 下的可見光到近紅外光中，對復新特性降低的影響很大。 此外，半導體晶片背面的因光照射所造成的復新特性 降低受矽基板的厚度左右。近年來，因具有使矽基板的厚 度變薄，以謀求半導體裝置的薄型化之傾向，故對復新特 性的影響愈來愈大。 而且，在矽基板的側面照射光的情形下，復新特性也 受影響。 本發明的目的爲提供可抑制動態隨機存取記憶體的復 新特性降低之技術。 本發明的另一目的爲提供可謀求提高內藏動態隨機存 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -7 - (請先閱讀背面之注意事項碑填寫本頁)
_1 1 _ϋ 一吞， ϋ ·1 ϋ 1 H I
經濟部智慧財產局員工消費合作社印製 544821 A7 B7 五、發明說明（5) 取記憶體的半導體裝置的可靠度之技術。 透過本說明書的記述及所添付的圖面，即可明瞭本發 明的前述以及其他目的與新穎的特徵。 本申請案所揭示的發明中，簡單地說明代表性的槪要 的話，如以下所述的。 本發明4系一種半導體裝置，其特徵爲：具有在半導體 基板的主面形成由場效電晶體與電容元件之串聯電路所構 成的記憶胞之動態隨機存取記憶體，其中面對前述半導體 基板的主面之背面具有被遮光體覆蓋的半導體晶片。 此外，本發明其特徵爲：前述遮光體係吸收或反射波 長1 · 1 2〔 m〕以下的可見光到近紅外光。 此外，本發明其特徵爲：前述半導體基板的側面被前 述遮光體覆蓋。 圖式之簡單說明 圖1係表示本發明的第一實施例之TC P型半導體裝 置的模式平面圖。 圖2係圖1所示的T C P型半導體裝置的模式剖面圖 〇 圖3係用以說明圖2所示的半導體晶片的槪略構成之 模式剖面圖。 圖4係圖2所示的半導體晶片的平面佈置圖。 圖5係搭載於圖2所示的半導體晶片之動態隨機存取 記憶體的等價電路圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - (請先閲讀背面之注 意事項 寫本頁) 經濟部智慧財產局員工消費合作社印製 544821 A7 B7 五、發明說明（6 ) 圖6係用以說明圖5所不的記憶胞的槪略構成之模式 剖面圖。 (請先閱讀背面之注意事項¾填寫本頁) 圖7係將圖1所示的T C P型半導體裝置封裝於封裝 基板的狀態的模式剖面圖。 圖8係表示本發明的第二實施例之T c p型半導體裝 置的模式剖#圖。 圖9係表示本發明的第三實施例之TCP型半導體裝 置的模式剖面圖。 圖1 0係.表示本發明的第四實施例之B GA型半導體 裝置的模式剖面圖。 圖1 1係表示本發明的第五實施例之C S P型半導體 裝置的模式剖面圖。 圖1 2係用以顯示說明習知的問題點之動態隨機存取 記憶體的t R E F -光照度依存性圖。 符號說明 經濟部智慧財產局員工消費合作社印製 1 :半導體晶片 1A:P型半導體基板 1X、1AX:電路形成面 1 Y、1 A Y :背面 1 B :多層配線層 1 C :電極銲墊 1 D :表面保護層 1 E :開口 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 9 - 544821 經濟部智慧財產局員工消費合作社印製 A7 ------B7_______五、發明說明（7 ) 2 :遮光體 2 A :樹脂薄片 2 B :樹脂 2 C :金屬外殻 3 :導電性凸塊 4 :導4泉 5 :可彎曲薄膜 6 :帶狀載座 7 :樹脂 10A、10B、l〇C : TCP型半導體裝置 11:記憶體陣列群 1 1 A :記憶體陣列 Μ :記憶胞 · Q:記憶胞選擇用場效電晶體 C :資訊儲存用電容元件 較佳實施例之詳細說明 以下，參照附圖來詳細說明本發明之較佳實施例。另 外，用以說明本發明之較佳實施例的全圖中，具有相同機 能者附加相同的符號，省略其重複的說明。 (第一實施例） 本實施例係說明適用本發明於利用蝕刻貼在可彎曲薄 膜表面的金屬箔，以形成導線之帶狀載座所製造的T C ρ ΠΤΓ-- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項寫本頁) 裝 訂---------
544821 A7 __ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（8) 型半導體裝置。此外，TC P型半導體裝置由它的組裝裝 置’也可稱爲 丁 A B ( Tape Automated Bonding )技術。 圖1係表示本發明的第一實施例之T C P型半導體裝 置之模式平面圖。圖2係圖1所示的TC P型半導體裝置 的模式剖面圖。圖3係用以說明圖2所示的半導體晶片的 槪略構成之4莫式剖面圖。圖4係圖2所示的半導體晶片的 平面佈置圖。圖5係搭載於圖2所示的半導體晶片之動態 隨機存取記億體的等價電路圖。圖6係用以說明圖5所示 的記憶胞的槪略構成之模式剖面圖。 如圖1及圖2所示，本實施例之TC P型半導體裝置 10A其構成主要具有半導體晶片1、覆蓋半導體晶片1 的電路形成面1 X之樹脂7、在可彎曲薄膜5的表面形成 複數條導線4之帶狀載座6。 帶狀載座6其構成爲在一定寬度的可彎曲薄膜5表面 ，使由複數條導線4所構成的單位導線圖案反覆形成於帶 狀載座6的縱向。爲了使圖面易看起見，圖1係顯示一個 導線圖案的部分之區域。複數條導線4係藉由透過黏著劑 將金屬箔貼在可彎曲薄膜5的表面後，蝕刻此金屬箔所形 成。可彎曲薄膜5使用由例入厚度7 5 〔 //m〕的聚醯亞 胺（Polyimide )系樹脂所構成的可彎曲薄膜。金屬箔使用 例入厚度35 〔//m〕的銅箔。 在可彎曲薄膜5的兩側，隔一定間隔設有用以移動操 作帶狀載座6而使用的穿孔（perforation ) 5 A。而且， 在可彎曲薄膜5的兩側，設有在製程中用以定位可彎曲薄 (請先閱讀背面之注意事項¾填寫本頁) 騰 rl裝 •ϋ ϋ ϋ I^0, * MB· am I I MM MB · 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -11- 544821 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 膜5而被用的定位孔5 B。 半導體晶片1的平面形狀係以方形來形成，本實施例 中，以例如8 · 4 〔mm〕xl3 · 4〔mm〕的長方形 來形成。半導體晶片1搭載例如6 4 M ( M e g a )位元 的動態隨機存取記憶體之記億電路。 複數修專線4的每一條被分割成兩個導線群。一邊的 導線群的導線4係沿著半導體晶片1的互相面對的兩個長 邊之中的一邊之長邊排列，另一邊的導線群的導線4係沿 著半導體晶片1的互相面對的兩個長邊之中的另一邊之長 邊排列。複數條導線4的每一條的一端側經由可彎曲薄膜 5延伸於半導體晶片1的電路形成面1 X上，複數條導線 4的每一條的另一端側被引出到半導體晶片1的外周圍的 外側。複數條導線4的每一條的另一端側在半導體晶片1 的外側中延伸，以橫切配設於可彎曲薄膜5的長孔5 C。 每一條的另一端側之前端部分係支持於可彎曲薄膜5。 在半導體晶片1的電路形成面1 X的中央部形成電極 銲墊1 C。此電極銲墊1 C係沿著半導體晶片1的長邊方 向複數個排列。 複數條導線4的每一條的一端側之前端部分，係經由 導電性凸塊3與半導體晶片1的各電極銲墊1 C電性且機 械連接。導電性凸塊3並非限定於此，例如可在半導體晶 片1的電極銲墊1 C上，使用由球形接合（Ballbonding) 法所形成的A u凸塊。複數條導線4的每一條的一端側之 前端部分與各電極銲墊1C之連接係以熱黏接來進行。 (請先閱讀背面之注意事項^寫本頁) I·
· «I ·1 ϋ 1 1 ϋ ^aJ ·1 ·1 1 ϋ 1_1 1 1_1 I
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12 - 544821 A7 --- B7 經濟部智慧財產局員工消費合作社印製 五 硬 片 脂 成 如 導 成 成 面 保 來 路 ) 護 基 金 發明說明（10) 樹脂7係透過例如將於環氧系樹脂添加有機溶劑的熱 化性樹脂，以罐燒法（Potting process )塗佈到半導體晶 1的電路形成面1 X，然後，施以熱處理使熱硬化性樹 硬化來形成。即樹脂7係以環氧系的熱硬化性樹脂來形 。樹脂7的厚度在半導體晶片1的電極銲墊1 c上，例 約0·1々0 · 25 〔mm〕。 半導體晶片1其構成如圖3所示，主要具有：p型半 體基板1 A，例如由電阻率約1 〇 Ω c m的單晶矽所構 ;多層配線層1 B，在此p型半導體基板1 A的電路形 面1 AX上，複數段堆疊介電層、配線層的每一層；表 保護層1 D，用以覆蓋此多層配線層1 B而形成。表面 護層1 D例如可謀求提高記憶體中的耐α線強度，而且 以可謀求提高與樹脂7之間的黏著性之聚醯亞胺系樹脂 形成。本實施例的表面保護層1 D其厚度較搭載邏輯電 的半導體晶片的表面保護層還厚，以例如約1 μ m 的厚度來形成。邏輯電路的情形，半導體晶片的表面保 層以例如約2 · 5 〔 // m〕的厚度來形成。p型半導體 板1A的厚度隨著TCP型半導體裝置1 0A的薄型化 具有變薄的傾向，本實施例中，以例如約2 8 0 〔// m 的厚度來形成。 電極銲墊1 C係形成於半導體晶片1的多層配線層 B之中的最上層之配線層，以例如鋁（A 1 )膜或鋁合 膜等的金屬膜來形成。導電性凸塊3在圖3中省略圖示 透過形成於表面保護層1D的接合開口1E與電極銲墊 請 閱 讀 背 面 之 注 意
1*I裝 頁I I訂 I 祖 層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 544821 A7 ___ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11) 1 C連接。 如圖2及圖3所示，與導體晶片1的電路形成面1 X 面對的背面1 Y，與p型半導體基板1 A的電路形成面 1 AX面對的背面1 AY ’係被形成於它們的背面（1 γ ’ 1AY)上的遮光體2覆蓋。本實施例的遮光體2，以 例如使至少^吸收或反射1 · 12〔//m〕以下的可見光到 近紅外光之非導電性粒子，多數混入環氧系的熱硬化性樹 脂之樹脂薄片2 A來形成。樹脂薄片2 A在將半導體晶圓 切割成複數個半導體晶片之切割製程前，藉由熱黏接被貼 在面對半導體晶圓的電路形成面的背面。被貼在半導體晶 圓背面之樹脂薄片2 A，在切割製程中與半導體晶圓一起 被切斷。 可透過增加樹脂薄片2 A的厚度來提高遮光體2的遮 光性。但是，樹脂薄片2A的厚度太厚的話，將會阻礙 TCP型半導體裝置10A的薄型化。相反地，太薄的話 ，遮光性將降低。因此，樹脂薄片2 A的厚度考慮遮光性 及半導體裝置的薄型化來設定較佳。 內藏於半導體晶片1的動態隨機存取記憶體，如圖4 所示，其構成具有沿著X方向及Y方向配置多數個記憶體 陣列1 1 A成矩陣狀之四個記億體陣列群1 1。沿著X方 向互相接鄰的記憶體陣列1 1 A之間，配置讀出放大器電 路（Sense amplifier) S A。被記憶體陣列群1 1夾住的區 域1 2配置字驅動器（Word ddver )電路（如圖5所示的 WD)、位元線選擇電路等的控制電路或、輸出入電路、 (請先閱讀背面之注 -----裝 意事項3» 寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 544821 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（12) 電極銲墊1 C等。 記憶體陣列1 1 A如圖5所示，其構成具有：配置成 矩陣狀的複數條字線WL與位元線B L ;配置於這些字線 W L與位元線B L的交叉部之複數個記憶胞Μ等。記憶一 位元資訊的一個記憶胞Μ其構成具有：一個資訊儲存用電 容元件C，=及與此資訊儲存用電容元件C串聯連接的一個 記憶胞選擇用場效電晶體Q。構成記億胞選擇用場效電晶 體Q的一對半導體區域中的其中一個與位元線B L電性連 接，另一個與_電荷儲存用電容元件C電性連接。字線WL 的一端與字驅動器電路WD連接，位元線B L的一端與讀 出放大器電路S Α連接。 記憶胞Μ的記憶胞選擇用場效電晶體Q如圖6所示， 係形成於Ρ型半導體基板1 Α的電路形成面1 ΑΧ的元件 形成區域。元件形成區域係以p型半導體基板1 A的電路 形成面1 AX的元件隔離區域來規定周圍。元件形成區域 形成P型井區域1 3。元件隔離區域形成溝槽1 4 ，此溝 槽14內埋入例如由氧化矽膜所構成的介電層15 。 記憶胞選擇用場效電晶體Q其構成主要具有：ρ型井 區域1 3，當作通道形成區域使用；閘極介電層1 6 ;閘 極電極1 7，與字線WL —體化；一對η型半導體區域（ 雜質擴散區域）19以及一對η型半導體區域2 1 ，當作 源極區域或汲極區域機能。一對η型半導體區域1 9相對 於閘極電極1 7以及配設於此閘極電極1 7上的蓋（ C a ρ )介電層 係自對準而形成 對η型半導體區 請 先 閲 讀 背 之 注 意 事 f 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 經濟部智慧財產局員工消費合作社印製 544821 A7 __ B7 五、發明說明（13) 域2 Γ相對於配設在閘極電極1 7側壁的側壁間隙壁（ Side wall spacer ) 2 0係自對準而形成。一對η型半導體 區域1 9比一對η型半導體區域2 1以更低的雜質濃度來 形成。即記億胞選擇用場效電晶體Q係以設定汲極區域的 通道形成區域側的一部分之雜質濃度比另一部分低的 L D D (輕卷雜汲極，Lightly Doped Drain )構造所構成。 閘極介電層1 6以例如氧化矽膜來形成，閘極電極1 7以 例如植入當作降低電阻値的雜質磷（P )之多晶矽膜來形 成。蓋介電層1 8以及側壁間隙壁2 0以例如對於介電層 15具有選擇性的的氮化矽膜來形成。 一對η型半導體區域2 1中的一側的η型半導體區域 2 1 ，係透過埋入由它的上層的金屬間介電層2 2表面到 達背面的連接孔內的導電性插塞（Pllig ) 2 3 A，與延伸 到金屬間介電層2 2表面上的位元線B L電性連接。 記憶胞Μ的電荷儲存用電容元件C係配置於形成在位 元線B L上層之金屬間介電層2 4上。即動態隨機存取記 憶體係以配置資訊儲存用電容元件C於位元線B L的上部 之COB構造來構成。 資訊儲存用電容元件C其構成具有下部電極2 6、電 容介電層2 7、上部電極2 8等。下部電極2 6以例如植 入當作降低電阻値的雜質磷（P )之多晶矽膜來形成。上 部電極2 8以例如氮化鈦（T i N )膜來形成。電容介電 層2 7以例如具有形成於下部電極1 9上的氧化防止膜以 及形成於此氧化防止膜上的氧化物誘電體膜之疊層膜來形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16 - -I ϋ ϋ ϋ 1 I-^°4· ϋ 1 ϋ ϋ ϋ 1 .1 - (請先閱讀背面之注意事項¾填寫本頁) II 為填寫士
544821 A7 B7 五、發明說明（14) 成。氧化防止膜以例如氮氧化矽（s i〇N )膜來形成。 氧化物誘電體膜以例如氧化鉅（Ta x〇y)膜來形成。
下部電極2 6係透過埋入由金屬間介電層2 4表面到 達背面的連接孔內部的導電插塞2 5以及埋入由金屬間介 電層2 2表面到達背面的連接孔內部的導電插塞2 3 B ’ 與一對η型=半導體區域2 1中的另一側的η型半導體區域 2 1電性連接。 Ρ型半導體基板1 Α的背面1 A Υ爲了吸附（ Gettenng )有害離子而被磨肖!J力□工，多數存在變成由光照 射所產生的電子電洞對的再結合的核之結晶缺陷’或雜質 所造成的準位。 動態隨機存取記憶體記憶記億胞Μ的資訊儲存用電容 元件C有電荷或無電荷，即資訊儲存用電容元件C的端子 電壓爲高或低，以對應二進制的資訊“ 1 ” 、 “ 〇 ” 。藉 經濟部智慧財產局員工消費合作社印製 由將對應此資訊的電壓由記憶胞Μ的外部施加到資訊儲存 用電容元件C來進行寫入動作。讀出動作係藉由使資訊儲 存用電容元件C的電荷有無對應電壓的高低，拿到記憶胞 Μ的外部檢測來進行。記憶資訊的保持雖然是以儲存電荷 於資訊儲存用電容元件C來進行，但記憶胞選擇用場效電 晶體Q的Ρ η接合部因有漏電流，故最初給予資訊儲存用 電容元件C的充分電荷量，因此漏電流而消失殆盡，記憶 資訊被破壞。因此，在完全消失前讀出記憶胞Μ，根據此 讀出資訊給予初期的充分電荷量。透過週期重複此動作保 持記憶。給予此初期的充分電荷量之動作稱爲復新動作（ -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544821 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（15) 還原動作）。 由光照討在P型半導體基板1 A所產生的電子電洞對 侵入記憶胞Μ的記憶節點部（記憶胞選擇用場效電晶體Q 的一對η型半導體區域中，與資訊儲存用電容元件C電性 接觸之一側的η型半導體區域）時’記憶胞Μ的電荷消滅 ，產生復新$良。 對Ρ型半導體基板1Α的背面1ΑΥ照射1·12 〔 g m〕以下的可見光到近紅外光時，Ρ型半導體基板1 A 的內層部產生電子電洞對。此P型半導體基板1 A的內層 部所產生的電子電洞對的壽命比P型半導體基板背面 1 AY的表層部所產生的電子電洞對的壽命還長，故再結 合消滅前，到達P型半導體基板1 A的電路形成面1 AX ，使記憶胞Μ的記憶節點部的電荷消滅。 但是，Ρ型半導體基板1 Α的背面1ΑΥ因被吸收或 反射1 · 1 2 〔// m〕以下的可見光到近紅外光之遮光體 2覆蓋，故可抑制ρ型半導體基板1 A的內層部產生電子 電洞，並可抑制記憶胞Μ的記憶資訊被破壞。 像這樣構成的TCP型半導體裝置1 〇Α，被施以製 品完成後的環境測試之溫度循環測試後，在個人電腦等的 電子機器的組裝工程或記憶體模組（Memory module )等的 電子裝置的組裝工程中’被封裝於封裝基板上。TCP型 半導體裝置1 0 A的封裝係藉由切斷導線4的一端側，然 後，將導線4成形成面封裝型導線形狀之一的鷗翼\ Gull wing )型，然後切下可彎曲薄膜5的多餘部分，接著將導 (請先閱讀背面之注意事項^寫本頁) S· r·裝·！I! — 訂！
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 544821 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1ό) 線4 一端側的接合部分銲到由封裝基板的配線的一部份所 構成的電極銲墊來進行。 TCP型半導體裝置10Α的封裝形態如圖7 (模式 剖面圖）所示，具有用以使半導體晶片1的電路形成面 1 X面對封裝基板2 5來封裝的形態，與未圖示之用以使 半導體晶片的背面1 γ面對封裝基板2 5來封裝的形態 。圖7所示的實施例中，光直接照射半導體晶片1的背面 1Y之機率很高，故由p型半導體基板1A的背面1AY 穿透到內層部的光，透過遮光體2來遮蔽很重要。 如以上的說明，依照本實施例可獲得以下的效果。 (1) 、p型半導體基板1A的背面1AY (半導體 晶片1的背面1 Y )被吸收或反射1 · 1 2〔 m〕以下 的可見光到近紅外光的遮光體2覆蓋。透過此構成，可抑 帋[j p型半導體基板1 A的內層部產生電子電洞，故可抑制 言己憶胞Μ的記憶資訊被破壞。此結果，可抑制動態隨機存 取記憶體的復新特性降低。 而且，因可抑制動態隨機存取記憶體的復新特性降低 ，故可謀求提高搭載動態隨機存取記憶體的T C Ρ型半導 體裝置10Α的可靠度。 (2) 、遮光體2係以吸收或反射1.12 ί β m ) 以下的可見光到近紅外光之非導電性粒子，多數混入環氧 系的熱硬化性樹脂之樹脂薄片2 A來形成。透過這種構成 ’環氧系的熱硬化性樹脂與矽之黏著性很高，故可抑制遮 光體2自半導體晶片1的背面1 Y剝落之此種情況不佳。 (請先閱讀背面之注意事項再填寫本頁) I· P·裝 —11 訂·！ I!
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 544821 A7 B7 五、發明說明（17) (請先閱讀背面之注意事項再填寫本頁) 此外，透過樹脂薄片2 A的硬化收縮，在半導體晶片 1的背面因收縮力的作用，故可抑制因覆蓋半導體晶片i 的電路形成面1A之樹脂7的硬化收縮所產生的半導體晶 片1的撓度。 (第二實施肩1 ) 圖8係表示本發明的第二實施例之T C P型半導體裝 置的模式剖面圖。如圖8所示，本實施例的T C P型半導 體裝置1 Ο B基本上其構成與前述的第一實施例相同，其 中以下的構成不同。 即半導體晶片1的背面1 Y及側面（p型半導體基板 1 A的背面1 A Y及側面）被遮光體2覆蓋。本實施例的 遮光體2係以例如至少吸收或反射1 · 1 2〔 m〕以下 的可見光到近紅外光之非導電性粒子，多數混入環氧系的 熱硬化性樹脂之樹脂2 B來形成。樹脂2 B係以塗佈液狀 樹脂到半導體晶片1的背面1 Y，然後施以熱處理使其硬 化來形成。此時藉由使液狀樹脂繞進半導體晶片1的側面 來塗佈，可覆蓋半導體晶片1的背面1 Y及側面。 經濟部智慧財產局員工消費合作社印製 像這樣構成的TC P型半導體裝置1 〇 B，也能獲得 與前述第一實施例相同的效果。 而且，因半導體晶片1的側面也被遮光體2覆蓋，故 可抑制起因於從P型半導體基板1 A的側面穿透到內層部 的光，產生電子電洞對，此結果，可更進一步抑制動態隨 機存取記憶體的復新特性降低。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544821 A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明（18) (第三實施例） 圖9係表示本發明的第三實施例之T C P型半導體裝 置的模式剖面圖。如圖9所示，本實施例的T C P型半導 體裝置1 0 C基本上其構成與前述的第二實施例相同，其 中以下的構戚不同。 即遮光體2係以至少吸收或反射1 · 1 2 〔// m ]以 下的可見光到近紅外光之金屬，用以覆蓋半導體晶片丄的 背面1 Y及側.面（P型半導體基板1 A的背面1 AY及側 面）而加工的金屬外殼2 C所構成。金屬外殻2 C係經由 黏著層2 6黏著固定於半導體晶片1的背面1 Y。 像這樣構成的TC P型半導體裝置1 0 C，也能獲得 與前述第二實施例相同的效果。 (第四實施例） 本實施例說明適用本發明於使用可彎曲薄膜當作配線 基板之B G A (球柵陣列式，Ball Grid Array )型半導體 裝置的例子。 圖1 0係表示本發明的第四實施例之B GA型半導體 裝置的模式剖面圖。如圖1 〇所示，本實施例的B GA型 半導體裝置3 0其構成具有：半導體晶片1 ;樹脂7，覆 蓋半導體晶片1的電路形成面IX ;可彎曲薄膜3 1 ，在 一主面形成導線4及金屬銲點4 A ( Land );補強構件 3 3 ’藉由絕緣性的黏著劑，黏著於面對可彎曲薄膜3 1 (請先閲讀背面之注意事項寫本頁) I· rl裝
•I ϋ _1 I-^WJ· I 1 1 I- I ϋ I
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* ) 21 544821 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（19) 的一主面之另一主面；球形的導電性凸塊3 2，連接於金 屬銲點4A ;遮光體2，由用以覆蓋其半導體晶片1的背 面1 Y而貼在半導體晶片1的背面1 Y之樹脂薄片2 A所 構成。導線4的一端側經由導電性凸塊3 2與半導體晶片 1的電極銲墊1 C電性連接，導線4的另一端側與金屬銲 點4 A —體4匕。樹脂7係藉由將熔化的樹脂塗佈到半導體 晶片1的電路形成面1 X，然後，使其硬化來形成。 像這樣構成的B GA型半導體裝置3 0，也能獲得與 前述第一實施例相同的效果。 (第五實施例） 本實施例說明適用本發明於使用可彎曲薄膜當作配線 基板之C S P (單晶片封裝，Chip S_ize Package )型半導 體裝置的例子。 圖11係表示本發明的第五實施例之CSP型半導體 裝置的模式剖面圖。如圖11所示，本實施例的CSP型 半導體裝置3 5其構成具有：半導體晶片1 ;樹脂7，覆 蓋半導體晶片1的電路形成面IX ;可彎曲薄膜3 1 ，在 —主面形成導線4及金屬銲點4 A ;低彈性體（Elastomer )36，中介於可彎曲薄膜31與半導體晶片1的電路形 成面IX之間；遮光體2，由用以覆蓋其半導體晶片1的 背面1 Y而貼在半導體晶片1的背面1 Y之樹脂薄片所構 成。導線4的一端側之前端部份經由導電性凸塊3'2與半 導體晶片1的電極銲墊1 C電性連接，導線4的另一端側 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - (請先閱讀背面之注意事項3寫本頁) §·
I I 1 n mmmmmm tmmm 1·· I β ϋ «ϋ ϋ 1_« ϋ ϋ mmmmm I
544821 A7 _ B7 五、發明說明（20) 與金屬銲點4 A —體化。低彈性體3 6的一面側黏著固定 於半導體晶片1的電路形成面1 X，另一面側黏著於可彎 曲薄膜3 1的一主面。低彈性體3 6以例如聚醯亞胺系、 環氧系或矽系的低彈性樹脂來形成。 像這樣構成的C S P型半導體裝置3 5，也能獲得與 前述第一實遽例相同的效果。 以上雖然根據前述實施例具體說明本發明者所創作的 發明，但本發明並非限定於前述實施例，在不脫離其要旨 的範圍中，當可進行種種的變更。 發明的效果 透過本申請所揭示之發明中的代表，可獲得的效果簡 單地說明的話，如以下所示。 可抑制搭載於半導體裝置的動態隨機存取記億體的復 新特性降低。 而且可謀求提高搭載動態隨機存取記億體的半導體裝 置的可靠度。 ^ ϋ n ·1 I ϋ ϋ ϋ ϋ Βϋ 1 0 ϋ ϋ I ϋ ϋ ϋ ϋ』：OJ· I mmamm ϋ ϋ I n I - 0 (請先閱讀背面之注意事項再填t I：寫本頁)
經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 -

Claims (1)

  1. 544821 A8 B8 C8 D8 η 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 附件1: 第89 1 1 3480號專利申請案 中文申請專利範圍修正本 民國9 1年6月修正 1. 一種半導體裝置，其特徵爲： 具有在半導體基板的主面，形成由場效電晶體與電容 元件之串聯電路所構成的記憶胞之動態隨機存取記憶體， 面對該半導體基板的主面之背面具有被遮光體覆蓋的半導 體晶片。 2. —種半導體裝置，其特徵爲： 具有在半導體基板的主面，形成由場效電晶體與電容 元件之串聯電路所構成的記憶胞之動態隨機存取記憶體， 面對該半導體基板的主面之背面及側面具有被遮光體覆蓋 的半導體晶片。 3 · —種半導體裝置，其特徵包含： 半導體基板； 動態隨機存取記憶體，具有在該半導體基板的主面， 形成由場效電晶體與電容元件之串聯電路所構成的記憶胞 9 半導體晶片，具有形成在該半導體基板的主面上之電 極銲墊； 導線’經由導電性凸塊與該半導體晶片的電極銲墊電 性連接； 樹脂’在該半導體基板的主面上，覆蓋該半導體晶片 的主面；其中 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 8 8 8 8 ABCD 544821 六、申請專利範圍 面對該半導體基板的主面之背面係被遮光體覆蓋。 4 · 一種半導體裝置，其特徵包含： (請先閱讀背面之注意事項再填寫本頁) 半導體基板； 動態隨機存取記憶體，具有在該半導體基扳的主面， 形成由場效電晶體與電容元件之串聯電路所構成的記憶胞 9 半導體晶片，具有形成在該半導體基板的主面上之電 極銲墊； 導線，經由導電性凸塊與該半導體晶片的電極銲墊電 性連接； 樹脂，在該半導體基板的主面上，覆蓋該半導體晶片 的主面；其中 面對該半導體基板的主面之背面及側面係被遮光體覆 蓋° 5 ·如申請專利範圍第1項至第4項中任一項所述之 半導體裝置，其中該遮光體係由混入多數個吸收或反射至 少可見光到近紅外光的粒子之樹脂所構成。 經濟部智慧財產局員工消費合作社印製 6 ·如申請專利範圍第5項所述之半導體裝置，其中 該遮光體係由金屬所構成。 7 ·如申請專利範圍第5項所述之半導體裝置，其中 該半導體基板係由矽所構成。 8 · —種電子裝置，其特徵爲： 具有在半導體基板的主面，形成由場效電晶體與電容 元：件之串聯電路所構成的記憶胞之動態隨機存取記憶體， 本紙張尺度適用中國國家標率（CNS ) A4規格（210X 297公釐） 544821 A8 B8 C8 D8 六、申請專利範圍 面對該半導體基板的主面之背面具有被遮光體覆蓋的半導 體晶片，其中該半導體裝置係呈該半導體的主面與封裝基 板相對的狀態，封裝於該封裝基板。 9.一種半導體裝置，包含： (a) 、具有孔的絕緣膠帶； (b) 、複數條導線，配置於該絕緣膠帶上，該複數條導 線的一端延伸於該絕緣膠帶的該孔，該複數條導線的另一 端延伸於該絕緣膠帶外； (C)、半導體晶片，具有主面與面對該主面的背面，且 配置於該絕緣膠帶的該孔，該半導體晶片具備： DRAM，具有形成於該主面的記億胞，每一該記憶胞 包含場效電晶體與電容元件的串聯電路； 複數個電極銲墊，形成於該主面；以及 表面保護膜，形成用以覆蓋該主面且使該複數個電極 銲墊暴露，其中 該複數條導線的該一端經由凸塊電極電性連接於該複 數個電極銲墊； 經濟部智慧財產局員工消費合作社印製 (d) 、樹脂構件，密封該半導體晶片的該主面以及該複 數條導線的該一端；以及 (e) 、遮光體，形成用以覆蓋該半導體晶片的該背面。 I 〇 ·如申請專利範圍第9項所述之半導體裝置，其中 該遮光體包含混入多數個吸收或反射至少可見光到近紅外 光的粒子之樹脂。 II ·如申請專利範圍第10項所述之半導體裝置，其 3 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 544821 λβ Β8 C8 D8 7Τ、申請專利範圍 中該表面保護膜包含作爲抗阿爾發射線的遮蔽的樹脂膜。 12. 如申請專利範圍第10項所述之半導體裝置，其 中該半導體基板包含矽基板。 13. 如申請專利範圍第9項所述之半導體裝置，其中 該遮光體包含金屬。 14. 如申請專利範圍第9項所述之半導體裝置，其中 該遮光體覆蓋該半導體晶片的側面。 15 ·如申請專利範圍第9項所述之半導體裝置，其中 該複數條導線的另一端在該半導體晶片的厚度方向被彎曲 以離開該半導體晶片，其中該複數條導線的另一端是作爲 應銲接到印刷電路板的外導線。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 4
TW089113480A 1999-07-28 2000-07-07 Semiconductor device TW544821B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21337999 1999-07-28

Publications (1)

Publication Number Publication Date
TW544821B true TW544821B (en) 2003-08-01

Family

ID=16638231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089113480A TW544821B (en) 1999-07-28 2000-07-07 Semiconductor device

Country Status (3)

Country Link
KR (1) KR20020035841A (zh)
TW (1) TW544821B (zh)
WO (1) WO2001008220A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659506B (zh) * 2017-04-04 2019-05-11 日商三菱電機股份有限公司 半導體裝置及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112061A (en) * 1977-03-11 1978-09-30 Sharp Corp Wiring substrate of semiconductor chip
JPS6429839U (zh) * 1987-08-14 1989-02-22
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JPH10199936A (ja) * 1997-01-14 1998-07-31 Olympus Optical Co Ltd フレキシブル配線板へのフリップチップ実装構造
JPH11297903A (ja) * 1998-04-07 1999-10-29 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659506B (zh) * 2017-04-04 2019-05-11 日商三菱電機股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
KR20020035841A (ko) 2002-05-15
WO2001008220A1 (fr) 2001-02-01

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
US20180374864A1 (en) Semiconductor memory device
TW421865B (en) Stack package
JP3224978B2 (ja) 半導体装置
JP5558336B2 (ja) 半導体装置
JP2003204038A (ja) 半導体パッケージ及び半導体実装装置
US20050167808A1 (en) Semiconductor device, its fabrication method and electronic device
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US7220915B1 (en) Memory card and its manufacturing method
TW538519B (en) An integrated circuit including esd circuits for a multi-chip module and a method therefor
CN116600569A (zh) 半导体存储器装置
TW544821B (en) Semiconductor device
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US11037890B2 (en) Semiconductor assembly with package on package structure and electronic device including the same
JP4930970B2 (ja) マルチチップモジュール
US20120273930A1 (en) Semiconductor package structure and method of fabricating the same
US8039940B2 (en) Semiconductor storage device, semiconductor device, and manufacturing method therefor
US20200051957A1 (en) Semiconductor device and method of manufacturing same
KR101347624B1 (ko) 비휘발성 메모리, 그 제조 방법, 및 당해 메모리의 기록 및판독 방법
JPH10242284A (ja) 半導体集積回路装置
JPS6136709B2 (zh)
JP3406202B2 (ja) 半導体装置の製造方法
KR0135895Y1 (ko) 캐피시터 내장 패키지
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JPS5913354A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees