TW538507B - Structure of a mask ROM device - Google Patents
Structure of a mask ROM device Download PDFInfo
- Publication number
- TW538507B TW538507B TW091108649A TW91108649A TW538507B TW 538507 B TW538507 B TW 538507B TW 091108649 A TW091108649 A TW 091108649A TW 91108649 A TW91108649 A TW 91108649A TW 538507 B TW538507 B TW 538507B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- memory
- doped region
- substrate
- type
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
Description
538507
本發明是有關於一種唯讀記憶體(Read 〇nly
Memory,ROM)的結構,且特別是有關於一種罩幕式唯讀記 憶體(Mask ROM)的結構。 唯讀記憶體由於具有不因電源中斷而喪失記憶的非揮 發(Non-Vol at i le)特性,因此許多電器產品中都必須具備 此類兄憶體’以維持電器產品開與關之間的正常操作。而 罩幕式唯讀記憶體是唯讀記憶體中最為基礎的一種,一般 常用的罩幕式唯讀記憶體係利用通道電晶體當作記憶胞广 並於程式化(Program)階段選擇性地植入離子到指定的通 道區域,藉由改變啟始電壓(Threshold v〇ltage)而達到 控制記憶胞導通(On)或關閉(〇f f)的目的。 般罩幕式唯瀆§己憶體的結構係將複晶石夕字元線 (Word Line,WL)橫跨於位元線(Bit Line,BL)之上,而 位於字元線下方以及位元線之間的區域則作為記憶胞的通 迢區。對部分製程而言,唯讀記憶體即以通道中離子植入 與否,來儲存二階式位元數據「0」或Γι」。其中,植入 離子到指定的通道區域之製程又稱為編碼佈植(lode Implantation)製程。 。在I知的f =式:項5己憶體中,每一個記憶胞只能信 個位u唯讀記憶體所需求的記憶容量愈身 ^大%,相對的巧J唯讀記憶體所需的場效電晶體幻 :::在元件小”發展的過程中’也會因L程技㈣ 進步速度而造成很大的限制,使得元件之積集度無法增
538507
對於上述的問題,亦有描φ 區兩端個別決定是否進行植入(編固:胞單元的通道 元中,二位元資料一12二的= 件之積集度。此種1記憶胞2位元的儲 J 入濃度必須高於1記憶胞1位元的植 Ύ ς = 1植 制記憶胞的目的。 的植入-度,以能夠達到控
上述1 5己憶胞2位元之罩幕式唯讀記憶體在對豆中的一 ,記J胞Α進行控制時,對於記憶胞Α必須在閘極施加高電 壓,然而在記憶體中,與記憶胞Α鄰接,並未進行控制的 記億胞Β的汲極,係與記憶胞Α的汲極連接於同一條位元線 上,由於受到編碼區的高植入濃度影響,在記憶胞Β的汲 極上亦會感應到電流,而造成記憶胞B產生閘極引發汲極 漏電流(Gate Induce Drain Leakage, GIDL)的現象,進 而產生元件可靠度(Reliability)的問題。 因此,本發明之目的為提供一種罩幕式唯讀記憶體的 結構,能夠在一記憶胞單元中儲存二位元資料,以增 件之積集度。
本發明之另一目的為提供一種罩幕式唯讀記憶體的結 構’藉由形成雙擴散源極/汲極(1)〇111316 Diffused Source/Drain Region),而能夠降低閘極引發汲極漏電流 現象的發生。 本發明之又一目的為提供一種罩幕式唯讀記憶體的結 構,能夠提高1記憶胞2位元之罩幕式唯讀記憶體的操作裕
第7頁 538507 五、發明說明(3) 度(Operation Window)以及降低
Effect)。 70 效應(Second Bi t 本發明提供一種罩暮★喊#七& 由基底、閘極、第一摻雜‘盥;§一 =體的結構,此結構是 源極/汲極區、通道區、編碼所組成的雙擴散 成。其中閘極位於基底上。雔 s〔、子兀線所構 兩側之基底中,且第二摻雜:二第、s/:極區位於閘極 中。通道區位於雙擴散源極α極於之第一摻耗外周之基底 區兩侧接近雙擴散源極/汲 ;’。m位於通道 散源極/汲極區之上。字元=中。"電層位於雙擴 其中第二摻雜區:第」線二?λ層與閘極之上。 雜區的摻雜濃度高於第二摻雜區的心接且弟-掺 由上述之罩幕式唯讀記憶體的結構,本發 ::記憶胞裡創造出兩個位元,目此,可以…的:: γ之下,達到元件小型化之目的,並提升元件之積集 赤雜二U☆*發明之罩幕式唯讀記憶體的結構藉由形 ί = ί 汲極區’而能夠使高濃度的編碼植入區以 極區加以緩衝’因此能夠有效的降低閘極 引發 >及極漏電流現象的發生。 =且,由於本發明之罩幕式唯讀記憶體的結構能夠有 效的:J閘極引發汲極漏電流,因此能夠提箾記憶胞2位 2之革幕式唯讀記憶體的操作裕度以及降低第2位元效
538507 五、發明說明(4) 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之標記說明· 100 :基底 102、102a :閘極介電層 104、124 :導體層 104a :導體條狀物 106、106a :頂蓋層 108、112 :摻質植入製程 11 0、11 4 :摻雜區 11 6 :雙擴散源極/汲極區 1 18 :通道區 1 2 0 :編碼區 122 :介電層 126、134 :光阻層 128 、 136 :開口 130、138 :傾斜角離子植入製程 132、140 :編碼摻雜區 SI 、S2、Wl 、W2 :間距 實施例 第1 A圖至第1 G圖所繪製為本發明之較佳實施例之一種 罩幕式唯讀記憶體的製造流程剖面圖。
8869 twf .pul 第9頁 538507 五、發明說明(5) 首先,請參照第1 A圖,提供一基底1 0 〇,在此基底1 〇 〇 上依序形成一層閘極介電層102、一層導體層104以及一層 頂蓋層1 0 6。其中,閘極介電層丨〇 2之材質包括氧化矽,形 成閘極介電層102之方法例如是熱氧化法(Thermal Oxidation)。導體層1 〇4之材質包括複晶矽,形成導體層 104之方法例如是化學氣相沉積法(Chemicai Vapor Deposition ’CVD)。頂蓋層l〇6之材質包括氮化石夕,形成 頂盍層1 0 6之方法例如是化學氣相沉積法。
接著,請參照第1 B圖,利用微影及蝕刻技術,圖案化 頂蓋層1 0 6、導體層1 〇 4與閘極介電層1 〇 2以形成複數個具 有頂盍層1 0 6 a之導體條狀物1 〇 4 a與閘極介電層1 〇 2 a。然 後’進行一回火製程’使導體條狀物1 〇 4 a之結構較為緻 密。回火製程之溫度例如是90〇它至n〇〇t:左右。 之後’進行摻質植入製程1 0 8,利用具有頂蓋層丨〇 6 a 之導體條狀物1 〇4a為罩幕,於導體條狀物丨〇4a之間的基底 100中形成摻雜區110,其中摻質植入製程1〇8所使用的摻 質例如是N型摻質的砷離子或磷離子,並且摻質為砷離子 時的植入能量例如是10〜50Kev左右,且植入劑量例如是 0· 5*1015 〜2*l〇i5 i/cm3 左右。
接著,請參照第ic圖,續以具有頂蓋層106a之導體條 狀物104a為罩幕進行摻質植入製程112,以於導體條狀物 l〇4a之間的基底100中形成摻雜區114,其中摻質植入製程 所使用的摻質例如是N型摻質的砷離子,植入能量例如 疋20〜l〇〇Kev左右,且植入劑量為〇5*1〇15〜2*1〇15 i/cM
538507
f右,或是N型摻質的磷離子,植入能量例如是1〇〜5〇Kev 工^,且植入劑量為〇·5*1〇15〜2*1015 1/cm3左右。由於在 摻質植入製程1 1 2所使用的植入能量大於摻質植入製程 1 〇 8 ’因此摻雜區1J 4會位於摻雜區丨丨〇的下方。 接著進行一快速回火製程Thermal Anneal, 2 A )以使摻質均勻分佈於基底1 〇 〇中,並使摻雜區11 〇與 換雜區114形成一雙擴散源極/汲極區丨丨6,並定義雙擴散 源極/汲極區11 6之間為通道區丨丨8。 /、
立由於本發明所預定形成之罩幕式唯讀記憶體係為1記 fe胞2位το的儲存形式,因此將通道區丨丨8與雙擴散源極/ 沒極區116之間的交界處定義為編碼區12〇。 接著,請參照第1D圖,於具有頂蓋層i〇6a之導體條狀 物104a之間填入介電層122,並且此介電層122之表面至少 低於頂蓋層1 〇 6 a之表面。其中此介電層1 2 2的材質例如是 氧化石夕’其形成的方法例如是在基底1 0 0上覆蓋一層材料 層’再進行一回蝕製程,以使材料層之表面至少低於頂蓋 層l〇6a之表面以形成此介電層丨22。 接著’請參照第1E圖,移除頂蓋層i〇6a以暴露導體條 狀物1 04a之表面。其中移除頂蓋層丨〇6a之方法例如是乾式 餘刻法或渔式蝕刻法。然後,於基底丨〇 〇上形成一層導體 層1 2 4。此導體層1 2 4的材質例如是複晶石夕。之後,圖案化 導體層124並同時圖案化導體條狀物1〇4a以形成字元線以 及閘極。 接著,請參照第1 F圖,於基底1 〇 〇上形成一層圖案化
8869〖wl’.pui 第11頁 538507 五、發明說明(7) 之光阻層1 2 6作為編碼罩幕, 開口 128。然後’對一側的編碼口案光阻層126中具有 11 8右側的編碼區)進行一傾、、' (例如是同為通道區 基棚的編碼⑽中形成製 程式碼編入唯讀記憶體中。兑傾钭 2,以將預定的 所使用的摻質例如為P型摻f、貞斜=子植人製程130 SHSOKev左右,且植入劑貝量的二二植入能量例如是 丄 ^ N 里馮〇· 5*1 〇14 〜5*1 〇14 彳/rm3 亡 右,傾斜角例如是15度至60度。亦可α曰p _ & # 左 早,始入处曰η,, 办了以疋Ρ型摻質的BF2離 子植入此i例如是15〜50Kev左右,且植入劑量 • 5*10二1〇14 1/cm3左右,傾斜角例如是^度至度。 接者請參照第1G圖,移除圖案化光阻層126後,於基 =1 安〇〇上形成另—層目案化之光阻層134作為編碼罩幕,此 圖木化之光阻層134中具有開口136。然後,對另一側的編 碼區1 20 (例如是同為通道區丨丨8左側的編碼區)進行一傾斜 角離子植入製程138,以於基底1〇〇的編碼區12〇中植入離 =以形成編碼摻雜區1 4 〇,以將預定的程式碼編入唯讀記 憶體中。傾斜角離子植入製程丨38所使用的摻質例如為p型 摻質的硼離子,植入能量例如是8〇〜18〇Kev左右,且植入 劑蓋為0· 5*1 〇14〜5*1 〇14 1 /cm3左右,傾斜角例如是1 $度至 60度。亦可以是p型摻質的bf2離子,植入能量例如是^〜 5〇Kev左右,且植入劑量為〇·5*1〇14〜5*1〇14 1/cm3左右, 傾斜角例如是1 5度至6 0度。 上述說明為本發明之罩幕式唯讀記憶體的製造方法, 接著請繼續參照第1 G圖,以說明本發明之罩幕式唯讀記憶
<SS69 twf.pt d 第12頁 538507
五、發明說明(8) 體的結構。本發明之罩幕式唯讀記憶體的結構是由基底 100、閘極、雙摻雜源極/汲極區116、通道區118、ς -120、介電層122、字元線所構成。其中: 、、 基底1 0 0係為ρ型的半導體基底,其材質例如 閘極位於基底100上,其中閘極的材質例如是複曰° 矽,並且此閘極係為圖案化之導體條狀物104a所形成a者。
雙摻雜源極/汲極區116係由摻雜區11〇以及摻雜區114 所形成,並且摻雜區110以及摻雜區114例如是植入砷的N 型摻雜區。其中摻雜區110係位於閑極兩侧之基底1〇〇中。 摻雜區114係位於掺雜區110外周之基底1〇〇中,並與摻雜 區110之外周相接,亦即是,摻雜區i丨〇以及第二摻雜區 114具有不同之摻雜深度,並且摻雜區114之摻雜濃 摻雜區1 1 〇之摻雜濃度。 、 通道區118係位於雙擴散源極/汲極區丨16之間的基 1 0 0 中。 土一 編碼區120係位於通道區丨18兩侧與雙擴散源極/汲極 11 β之交界處的基底1 0 0中。 介電層1 2 2係位於雙擴散源極/汲極丨丨6之上,苴中介 電層1 22的材質例如是氧化矽。 八 字元線係位於介電層122與閘極之上,其中字元線係 =化之導體層124所形成者。尚且,纟間極與基底⑽ 所彳丨具備一閘極介電層1〇2,其中此閘極介電層102的材 貝例如是氧化矽’其厚度例如是2〇至丨〇〇埃。 接著,請參照第2圖,第2圖所繪示為在單擴散源極/
<S869tvvr.ptj 第13頁 538507
8(S691 w f. p t d 第14頁 538507 五、發明說明(ίο) ---- S2小於第2圖中之間距S1 ,由此 的第2位元效應。 了以付知本發明具有較小 上所述’由本發明較佳實施例可知,本發明具有下 由上述之罩^唯讀記憶體的結構,本發明能夠在每 -個記憶胞裡創造^難A,因此,可以在 技術之下,達到元件小塑化之目的,提升元件之積集$私 而且’由&本發明t罩幕丨唯讀記憶冑的結構藉由形 成雙擴散源極/汲極區,而使得高濃度的編碼植入能 由雙擴散源極/沒極區中濃度較低的外周摻雜區加以緩曰
衝,因此能夠有效的降低閘極弓丨發汲極漏電流現象的發 生0 X 並且,由於本發明之罩幕式唯讀記憶體的結構能 效的降低閘極引發汲極漏電流,因此能夠提高丨記憶胞2位 元之罩幕式唯讀記憶體的操作裕度以及降低第2位= 應。 双 雖然本發明已以一較佳實施例揭露如上,然盆 ^限定本發明,任何熟習此技藝者,在不脫離^發明之 範圍β,當可作各種之更動與潤飾,因此本發明之: ”隻fe圍當視後附之申請專利範圍所界定者為準。 /、
538507 圖式簡單說明 圖式之簡單說明: 第1 A圖至第1 G圖所繪示為本發明之較佳實施例之一種 罩幕式唯讀記憶體的製造流程剖面圖; 第2圖所繪示為在單擴散源極/汲極區之罩幕式唯讀記 憶體中,對一個儲存兩位元資料的記憶胞進行操作的電壓 對電流特性圖;以及 第3圖所繪示為在本發明之雙擴散源極/汲極區之罩幕 式唯讀記憶體中,對一個儲存兩位元資料的記憶胞進行操 作的電壓對電流特性圖。
(SH69twf. ptd 第16頁
Claims (1)
- 5385〇7 、λ申請專利範圍 1 ·—種罩幕式唯讀記憶體 一基底; 幻…構,该結構包括·· —開極,位於該基底上; 雙擴散源極/汲極區,伤私μ托1 , 同::雙擴散源極/汲極區係由該基底中, Π摻雜濃度之一第一摻1 F命田位於不同冰度,且具有不 一通道區,位於嗲二二^ 一第二摻雜區所構成; 中; 位於該雙擴散源極/汲極區之間之該基底 :編碼區,位於該通道區 區父界之該基底中; I、°f雙擴散源極/汲極 —介電層,位於該雙擴散源極/ 結構 底中 < 結構 —字元線,位於該介電層與該及區之上,以及 如申請專利範圍第i項所述x之/上。 其中該第二摻雜區係位於該卓^式唯讀記憶體的 且該第二摻雜區與該第:摻雜區外周之該基 如申請專利範圍第!項所述乡雜區之外周相接。 其中該第一摻雜區之摻 罩幕式唯讀記憶體的 摻雜濃度。 雜,畏度高於該第二摻雜區之 社4·如申請專利範圍第丨項所述 、、、°構,其中該雙擴散源極/汲極 罩幕式唯讀記憶體的 區。 I括植入砷的N型摻雜 5.如申請專利範圍第1項所述之罢望^ 、-、。構,其中該雙擴散源極/汲極區f幕式唯讀記憶體的 區。 G括植入填的N型摻雜^869iwf .pK| 第17頁 ⑽507 、申請專利範圍 結構,其中該i ϊ ! Ξ :匕所: '罩幕式唯讀記憶體之 罩幕式唯讀記憶體的、層。 二,極,位於該基底上; 第一摻雜區,位於該閘 龙—第二摻雜區,位於該第〜^側之該基底中; ^ 35亥第二摻雜區與該第一摻外周之該基底中, 穆雜區之摻雜濃度小於該第!外】相接,且該第二 ::道區,位於該第一摻基農;;. 處; 馬£ ’位於該通道區兩側與該第-摻雜區之交界 介電層 ^p· — 子凡線 位於該第一摻雜區之上;以及 8 ^ 位於該介電層與該閘極之上。 結構,.其i : : :;J圍第7項所述之罩幕式唯讀記憶體的 9如 4弟一摻雜區包括植入砷的N型摻雜區。 結構,i I J ί利範圍第7項所述之罩幕式唯讀記憶體的 j八 δ亥第一摻雜區包括植入磷的Ν型摻雜區。 結構,直\申請專利範圍第7項所述之罩幕式唯讀記憶體的 中該第二摻雜區包括植入坤的Ν型摻雜區。 钤播U·甘如申請專利範圍第7項所述之罩幕式唯讀記憶體的 、" 八中該第二摻雜區包括槙八磷的Ν型摻雜區。 壯播12·#如申請專利範圍第7項戶斤述之罩幕式唯讀記憶體之 、σ 八中該閘極與該基底之間更包括一閘極介電層。8(S69t\vf. ptd
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091108649A TW538507B (en) | 2002-04-26 | 2002-04-26 | Structure of a mask ROM device |
US10/155,619 US6713821B2 (en) | 2002-04-26 | 2002-05-24 | Structure of a mask ROM device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091108649A TW538507B (en) | 2002-04-26 | 2002-04-26 | Structure of a mask ROM device |
Publications (1)
Publication Number | Publication Date |
---|---|
TW538507B true TW538507B (en) | 2003-06-21 |
Family
ID=29247284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091108649A TW538507B (en) | 2002-04-26 | 2002-04-26 | Structure of a mask ROM device |
Country Status (2)
Country | Link |
---|---|
US (1) | US6713821B2 (zh) |
TW (1) | TW538507B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933188B1 (en) * | 2004-06-01 | 2005-08-23 | Chartered Semiconductor Manufacturing Ltd. | Use of a selective hard mask for the integration of double diffused drain MOS devices in deep sub-micron fabrication technologies |
US8461005B2 (en) * | 2010-03-03 | 2013-06-11 | United Microelectronics Corp. | Method of manufacturing doping patterns |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207999B1 (en) * | 1998-05-04 | 2001-03-27 | Texas Instruments-Acer Incorporated | Double coding mask read only memory (mask ROM) for minimizing band-to-band leakage |
JP2001035941A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP3516616B2 (ja) * | 1999-08-03 | 2004-04-05 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置 |
TW508764B (en) * | 2001-11-23 | 2002-11-01 | Macronix Int Co Ltd | Manufacturing method and structure of mask type ROM |
US6482702B1 (en) * | 2002-03-11 | 2002-11-19 | Vanguard International Semiconductor Corporation | Method of forming and recognizing an identification mark for read-only memory |
-
2002
- 2002-04-26 TW TW091108649A patent/TW538507B/zh not_active IP Right Cessation
- 2002-05-24 US US10/155,619 patent/US6713821B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6713821B2 (en) | 2004-03-30 |
US20030201501A1 (en) | 2003-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100238199B1 (ko) | 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법 | |
TWI446547B (zh) | 製造非揮發性記憶體裝置之方法 | |
JP2005521265A5 (zh) | ||
JPH09181307A (ja) | 半導体装置及びその製造方法 | |
US9666591B2 (en) | Non-volatile memory with silicided bit line contacts | |
KR100295685B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
TWI286369B (en) | Method of fabricating flash memory device | |
US20050179078A1 (en) | Non-volatile memory devices including high-voltage transistors and methods of fabricating the same | |
TW538507B (en) | Structure of a mask ROM device | |
US20040102026A1 (en) | Lateral doped channel | |
KR970052131A (ko) | 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법 | |
JPH06237000A (ja) | 不揮発性メモリセルおよびその製造方法 | |
JP2549689B2 (ja) | Mosトランジスタ及びその製造方法 | |
TWI339437B (en) | Method for reducing short channel effects in memory cells and related structure | |
JPH09102555A (ja) | 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法 | |
CN111211121A (zh) | 半导体器件的制作方法与半导体器件 | |
US6590266B1 (en) | 2-bit mask ROM device and fabrication method thereof | |
JP2003007878A (ja) | トランジスタ及びフラッシュメモリの製造方法 | |
US7259060B2 (en) | Method for fabricating a semiconductor structure | |
KR100233294B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
TWI253717B (en) | The method of fabricating and operating multi-bits masked read-only-memory | |
US7592642B1 (en) | Thyristor-based semiconductor device with indium-carbon implant and method of fabrication | |
US6852594B1 (en) | Two-step source side implant for improving source resistance and short channel effect in deep sub-0.18μm flash memory technology | |
JP3120428B2 (ja) | Mos型半導体装置の製造方法 | |
JPH022686A (ja) | 半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |