TW536825B - High mobility heterojunction transistor and method - Google Patents

High mobility heterojunction transistor and method Download PDF

Info

Publication number
TW536825B
TW536825B TW090112518A TW90112518A TW536825B TW 536825 B TW536825 B TW 536825B TW 090112518 A TW090112518 A TW 090112518A TW 90112518 A TW90112518 A TW 90112518A TW 536825 B TW536825 B TW 536825B
Authority
TW
Taiwan
Prior art keywords
layer
alloy
source
transistor
substrate
Prior art date
Application number
TW090112518A
Other languages
English (en)
Inventor
Qiqing Ouyang
Al F Tasch Jr
Sanjay Kumar Banerjee
Original Assignee
Univ Texas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Texas filed Critical Univ Texas
Application granted granted Critical
Publication of TW536825B publication Critical patent/TW536825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

536825 A7 B7 五、發明説明（i ) 發明背景 本發明一般係關於半導體電晶體，更明確地說，本發明 係關於一種場效電晶體，其在源極與汲極間具有一異質結 構量子井作為導電通道，源極與汲極各都包含一半導體合 金及異接面。 節省成本已經成為矽質MOSFET技術的主要挑戰。當元 件的規格縮小到〇 · 1微米以下的等級時，傳統的技術已經 無法降低某些不必要的物理效應。然而，能帶間隙技術卻 可以使元件的設計具有更大的自由度。為避免發生主體擊 穿及;及極感應位障衰減（DIBL)，Hareland，Tasch及Mazier 於 /五££ 第 29 冊第 21 期第 1894-1896 頁（ 1 993年10月）中所發表的“降低深次微米MOSFET 擊穿電流及擴大Μ Ο S F E T規模的新型結構方法（New Structural Approach For Reducing Punchthrough Current in Deep Submicrometer MOSFETs and Extenging MOSFETs Scaling)"， 以及於 Proceedings of the 21st International Symp. On Compound Semiconductors % 18-22 頁（1994 年 9 月）中所 發表的“深次微米規模的異接面MO S F ET結構分析 (Analysis of a Heterojunction MOSFET Structure For Deep Submicron Scaling)"中便提出一種在源極/汲極接面具有能 帶偏移的異接面MOSFET (HJMOSFET)。亦可參看 等尺於 1999 International Symp· On VLSI Technology， System and Applications 第 19-22 頁（1999 年）中所發表的 “採用新型閘極介電質方法形成低dibl敏感性之垂直 _____^±2__ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） - 536825
AT ---B7 五、發明説明（2 )
Si/Si!.xGex 異接面 pMOSFET(A VerticalSi/Si!.xGex Heterojunction pMOSFET With Reduced DIBL Sensitivity)^ -又。在此結構中，可採用水平的能帶間隙技術以設計該通 道的電位。與矽控元件相當的係Hjmqsfet，其具有較 低的關閉狀態漏電流以及較小的次臨界值漂移。然而，因 大部伤的載子都必須以量子機械的方式通過源極和汲極 間的電位位障，所以HJM〇SFET的驅動電流通常會低 5 0-60%。亦可參見美國專利案第5，1 5 5,5 7 i號，該案中 便提出一種於矽基板中形成源極與汲極的M〇s F E τ，在該 兩極間則具有一 G e S i通道區。 發明概要 根據本發明，在HJM0SFET的導電通道中併入異質結 構量子井，便能改良MOSFET的性能。既可消除源極/汲 極及通道間的能帶偏移，又能保持源極/汲極及半導體基板 間的能帶偏移。因此，現在起將會於水平及垂直方向中採 用能帶間隙技術。 更明確地說，根據本發明的高移動率異接面電晶體包括 一半導fa本體’其具有一導電類型；一形成於該半導體本 體中具有相反導電類型的源極區與汲極區，該源極和沒極 都會透過異接面與基板隔離。在源極區和沒極區間具有一 通道區，其包含一未摻雜的半導體材料合金層，以及一上 覆於該未摻雜層之上的半導體本體材料層。在該源極與汲 極區之間，以及該半導體層的絕緣層之上，則會產生一問 極電極。 __-5- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐) " " ----- 536825
AT
、在較佳的具體實施例中，係透過植入相反導電類型的摻 4物及半導體材料合金在該半導體基板中形成該源極與沒 ㈣’然後對其進行退火處理，以便在該通道區之異質結 構I子井的下面形成半導體材料的合金。上覆於該未接雜 合金層之±的半|體材料換雜層經過氧化之後則會形成一 閘極介電質，於其上則會形成閘極電極。
裝 配合圖 <，參㈣後的詳細說明及1¾附的申請專利範圍 將會更清楚本發明及其目的和特點。 圖式簡單說明 圖1所示的係根據本發明一具體實施例的高移動率異接 面電晶體的剖面圖。 圖2a-2c所示的係製造圖i中異接面電晶體的各個步酽
的剖面圖。 A 圖式元件符號說明
線 10 η型矽基底 12 隔開源極區 121 結晶狀S i G e 區 14 7及極區 14f 結晶狀SiGe 區 16 多晶碎閘極 18 氧化s夕層 20 氧化層 22 矽氧化物的隔離層 24 金屬觸片 -6 - 536825 五 發明説明（4 AT B7
30 碎鍺合金層 32 P +型的矽層 34 罩層 圖_之具體貫施例之詳細說明 圖1所示的係根據本發明之p通道、高移動率異接面電 曰曰把（ρΗMHIT )較佳具體實施例之剖面圖。在該且體實 施例中’該電《係製造於_η摻雜Μ基板iq之中，其 具有以通道區分開的源極區12和汲極區14，在該通道區 之上則會於氧化矽層18之上形成多晶矽閘極16。與源極 1 2及;及極1 4相鄰的多晶碎閘極i 6的側邊具有氧化層μ 及矽氧化物間隔層22，以及製造於源極12及汲極14表面 上的石夕化物層及金屬接點24。該碎化物可能是具有錯質接 點的耐火金屬矽化物。 該電晶體的通道區包含一石夕錯合金層3〇,在其下面則是 P+型的^ 32，而上覆其上的則切質罩層34 (換雜或 未摻雜）。與傳統的SiGe MODFET不同的是，該矽質罩 層34及矽鍺通道層30的總厚度非常地薄，大約與逆向層 的厚度相當。 9 源極1 2及汲極1 4都包含一 p +型的矽鍺區，其與矽基板 10之間會形成一異接面，並且能抑制主體鑿穿及DiBL。 該摻雜的源極及汲極區會延伸至層3 4的表面。 圖1所示元件的元件效能可大幅地增強，其具有與siGe MODFET相同的大量驅動電流，以及與si^ HJMOSFET相同的較佳的次臨界特徵。與慣用的矽質 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 536825 Λ7 五、發明説明（5 ) pMOSFET比較起來，其將具有較高的切換速度及跨導 (tranSC〇ndUCtanCe)、較低的移轉時間（transit time )及較低的 閘極關關漏電流。 使用具有SiGe層30的異質結構量子井通道可改良驅動 電流’因為在導通狀態中，該通道中的載子並不需要鑿穿 兴接面感應電位位障。因此，可將源極注入能力大幅地增 強至與HJMOSFET相當。再者，載子會限制在移動率很高 的較小的能γ間隙通道中。如果使用pHMHJT，因為應變感 應（Strain_induCed )造成較低的孔有效質量（hole effective mass )及較低的谷間散射（ime卜⑽伽丨叩）（在埋植通 道中的表面粗糙散射較低），以及較低的電離雜質散射 (ionized impurity scattering )(如果該通道的摻雜分佈經過調 整的話），便可達到高移動率的目的。同樣地，因為si(}e 通迢中的平面能帶電壓（flat-band v〇ltage )較小，所以亦可 降低6¾界電壓的絕對值。再者，該主體半導體材料中由異 接面所產生的内建電位位障並不會輕易地受到外加電壓的 影響。因此，便可降低DIBL所導致的次臨界值飄移、偏 移及臨界電壓以及主體擊穿及DIBL所導致的關閉狀態漏 電流。 現在參考圖2a，所示的係使用晶體生長技術，例如分子 束蟲晶（Μ B E )或熟知的化學氣相沈積（匚v d )處理方 式，在平面結構中製造具有二維能帶間隙技術的si/SiGe pHMHJT。首先，會在η型矽質（1〇〇)基板1〇之上於原 處生長一薄薄的調整摻雜ρ +型矽層32，然後，再生長一未 __ _8_ 本纸張尺度適用巾@@参標準((31^8)八4規格(21()/297公爱1 "~ ' --— -
裝
k 536825
裝 摻雜的SiUxGex磊晶層30。來自p +型矽層32的載子會 :出進入未摻雜的Sil xGex層3〇之中，並且形成該電晶 把的通運。接下來便會進行矽層34的沈積，產生另一調整 >雜的p型石夕貝薄層或一未摻雜的石夕質層。層3 4的作用 如同一罩層，以及供閘極氧化使用的耗用層。如果沒有層 34的話，在變形的SiGe層3〇與閘極氧化物22之間不良 的介面將破壞該元件的效能。 當生長以上各層之後，便會進行閘極氧化形成氧化層 1 8，之後便製造多晶矽閘極層後。對該多晶矽閘極摻雜、 微影蝕刻圖樣處理及蝕刻形成閘極16之後，便會透過重新 氧化產生側壁20，如圖2a所示。
《後’如圖2b所示，在植人硼及高能鍺之後則會進行低 溫退火處理，以便利用固相m (SPE)形成結晶狀的 SiGe區12’及14’。不必過度擴散便可激發硼，並且將該 源極及汲極區延伸至層34的表面 '然而，這個步驟需要控 制使得p型的摻雜物不會擴散超過源極與汲極的異接面 而進入該基板㈣質主體m㈣能帶偏移的好處 便會大打折扣。該SiGe層3G會延伸進人源極及沒極區。 最後，如圖2c所示，會在與該源極與汲極相鄰的側壁氧 化層2G鄰接處形成氧化物間隔物22，然後藉由在該源極 及沒極上形成耐火金屬構成的矽化層以便與源極及汲極接 觸，然後便利用銘質之類的金屬與該$化物層形成歐姆接 點24。 因為熱載子效應並不會因為放大電壓而變得非常明顯， [本紙張尺度—巾關家標準(CNS) A4規格(210 536825 發明説明（ 而且與碎質王體的異接面處的電位位障會大幅地抑制擊穿 效尤、和DIBL，所以根據本發明的元件並不需要輕微捧雜 的;及極（LDD)或是〇1微米以下的hmhjt巾的超淺源 極，汲極延伸。雖然已經大幅地簡化製作過程，不過此特 被延包括進-步增強效能的元件結構。雖然已經參考Si。 p Μ 0 S F E T對本發明加以說明，不過本發明仍然可以任何 適當的異質結構材料系統具現成η型與M m〇sfet。此 種元件特別適用於超高速、低漏電的1〇〇奈米以下的元 件，以及無線電通信應用的微波電路。在SiGe層中加入 少f的故便可解決SiGe pMQSFET中硼的瞬間增強擴散 裝 (transient enhanced diffusion，TED)的問題。 訂 本發明已經參考根據特定的具體實例加以說明，以上說 明僅是對本發明加以描述而非對其加以限制。熟習本技藝 的人士都可在不脫離申請專利範圍中所界定的真實精神^ 範轉下，對本發明進行各種修改及應用。 線 10-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

Claims (1)

  1. 申請專利範圍 .—種異接面電晶體，包含： a)—為一種導電類型之矽基板； 生：於該基板上具有相反導電類型的锡層； ):形成於該磊晶層之上的未摻雜的矽合金層； d)-沉積在該未摻雜層之上㈣材料層· 3 ’ 基板中隔開的源極與_區，其包含具 成二!： 梦材料合金’該源極和沒極區會形 =石土板之異接面且延伸到該沈積層的表面，及 之門二成於該沉積層上的絕緣層之上的源極與汲極區 又間的閘極電極。 2 =青專利範圍第"頁之異接面電晶體，其中，係透過 目反導電類型的摻雜物及矽合金中之—材料，在該 土板中形成該間隔的源極與沒難，然後對其進火 以形成矽材料合金。 、 3·如申請專利範圍第2項之異接面電晶體 切鍺合金。 4.:申請專利範圍第3項之異接面電晶體，其中一種導電 一颁型是η型，而該相反導電類型則是p型。 •如申凊專利範圍帛3項之異接面電晶體，其中，該磊晶 層是調整摻雜的。 6’如申請專利範圍第5項之異接面電晶體，其中，該沈積 層是未摻雜的。 汝申叫專利範圍第5項之異接面電晶體，其中，該沈積 層摻雜著第二導電類型。 -11
    X 297公釐） •如申請專利範圍第7項之異接面電晶體，其中，該沈積 層是調整掺雜的。 9·如申請專利範圍第5項之異接面電晶體，其中，該閘極 電極在其相鄰於該源極區和該汲極區的側邊具有介存μ 間隔物，並且進一步包括該源極區與該汲極區表面 接點。 10·如申請專利範圍第1項之異接面電晶體，其中，該人金 為碎錯合金。 U·如申請專利範圍第10項之異接面電晶體，其中一種導 電類型是η型，而該相反導電類型則是p型。 U·如申請專利範圍第1 〇項之異接面電 兒日曰恤其中，該磊 晶層是調整摻雜的。 13·如申請專利範圍第1 2項之異接面電晶體， 、、 積層是未摻雜的。 从如申請專利範圍第i 2項之異接面電晶體， 中 ，？亥沈》 積層摻雜著第二導電類型。 κ如申請專利範圍第1 4項之異接面 也 具中，贫沈 積層是調整摻雜的。 β 16· —種製造異接面電晶體的方法，其步驟包括： a) 提供一為一種導電類型之矽基板； b) 在該基板上生長具有相反導電類型的 Er . / ’夕材料磊晶 合金層； C )在該蟲晶層之上形成一未摻雜的碎材料 d)在該未摻雜層之上沉積一矽材料層； -12 - 536825 Λ8 BS CS ________ D8 六、申請專利範圍 e) 在該矽基板中形成隔開的源極與汲極區，其在該未 摻雜層下方包含具有相反導電類型的外料合金，該源 極和汲極區會與财基板形成_異接面並延伸到該沈積 層的表面，及 f) 在該沉積層上的絕緣層之上的源極與汲極區之間形 成一閘極電極。 Π·如申請專利範圍帛16項之方法，其巾，係透過植入相 反導電類型的摻雜物及矽合金中的材料，在該基板中形 成茲間隔的源極與汲極區，然後對其進行退火以便在該 未摻雜層下方形成半導體材料合金。 18·如申請專利範圍第17項之方法，其中，該合金為矽鍺 合金。 19.如申請專利範圍第18項之方法，其中，該羞晶層是調 整換雜的。 20·如申請專利範圍第19項之方法，其中，該沈積層是未 接雜的。 21.如申請專利範圍第19項之方法，其中，該沈積層摻雜 煮弟一導電類型。 22_如申請專利範圍第2 1項之方法，其中，該沈積層是調 整摻雜的。 23· —種咼移動率異接面電晶體，包括： a) —為一種導電類型之矽基板； b) 形成於該矽基板中的源極區及汲極區，其包含由相 反導電類型所構成的矽材料，該源極區及汲極區係以異 -13- 本紙張尺度適财_家標準(CNS) A4規格(21〇x297公董) 536825 A8 B8 C8 D8 々、申請專利範圍 接面與基板分離； C) 一位於該源極區及該汲極區之間的通道區，其包含 一未摻雜的半導體本體材料合金層，以及一上覆於該未 摻雜層之上的半導體本體材料沈積層，該未摻雜層會延 伸至該源極區及該沒極區；及 d) —位於該沉積層上的絕緣層之上的源極區與汲極區 之間的閑極電極。 24. 如申請專利範圍第23項之電晶體，其中，係透過植入 相反導電類型的摻雜物及矽合金中的材料，在該矽基板 中形成該間隔的源極與汲極區，然後對其進行退火以形 成該碎材料合金。 25. 如申請專利範圍第24項之電晶體，其中，該合金為矽 鍺合金。 26. 如申請專利範圍第2 5項之電晶體，進一步包括在該未 摻雜層下方的基板上生長一由相反導電類型之半導體材 料所構成的蟲晶層。 27·如申請專利範圍第26項之電晶體，其中，該磊晶層是 調整摻雜的。 28·如申請專利範圍第2 7項之電晶體，其中，該沈積層是 未摻雜的。 29. 如申請專利範圍第2 7項之電晶體，其中，該沈積層摻 雜著第二導電類型。 30. 如申請專利範圍第29項之電晶體，其中，該沈積層是 調整捧雜的。 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
    裝 公告本 申請曰期 案 號 — ofCh f, 類 別 %， ^上各櫚由本局填註) A4 C4 卬年丨丨月方：: 536825 中文說明書修正本(9i年11月） 專利説明書
    、！!名稱 中 文高移動率異接面電晶體及方法 發明 人 英 --- 姓 國 發明 文 HIGH MOBILITY HETEROJUNCTION TRANSISTOR AND METHOD 名 籍 1.齊金歐陽 2·歐F.塔斯劑二世 3·山佳庫馬巴尼爾吉 1.中國2.-3.美國 » 裝 住、居所1·美國紐約州約克市高地區IBM路134號 2·美國德州奥斯汀市清景道3208號 3 ·美國德州奥斯汀市卡諾尼洛道1742號 訂 姓 义 (名稱？ 美國德州系統大學評議委員會 BOARD OF REGENTS, THE UNIVERSITY OF TEXAS SYSTEM 國 籍 美國 線 申請人 2表名 美國德州奥斯汀市西7街201號 古蘭M·賈德福瑞 CULLEN M. GODFREY 本纸張尺度it用巾_家轉(CNS) 格_ χ 297公爱)
TW090112518A 2000-05-09 2001-05-24 High mobility heterojunction transistor and method TW536825B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/568,091 US6319799B1 (en) 2000-05-09 2000-05-09 High mobility heterojunction transistor and method

Publications (1)

Publication Number Publication Date
TW536825B true TW536825B (en) 2003-06-11

Family

ID=24269890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112518A TW536825B (en) 2000-05-09 2001-05-24 High mobility heterojunction transistor and method

Country Status (4)

Country Link
US (1) US6319799B1 (zh)
AU (1) AU2001261306A1 (zh)
TW (1) TW536825B (zh)
WO (1) WO2001086713A1 (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001263211A1 (en) * 2000-05-26 2001-12-11 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
US6743680B1 (en) * 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US7205604B2 (en) 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
CN1255878C (zh) * 2001-04-12 2006-05-10 松下电器产业株式会社 半导体装置及其制造方法
US20030153157A1 (en) * 2001-10-18 2003-08-14 Foad Majeed A. Low energy ion implantation into SiGe
US6737339B2 (en) * 2001-10-24 2004-05-18 Agere Systems Inc. Semiconductor device having a doped lattice matching layer and a method of manufacture therefor
CN1620728A (zh) * 2002-01-21 2005-05-25 松下电器产业株式会社 半导体装置
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US20040206951A1 (en) * 2003-04-18 2004-10-21 Mirabedini Mohammad R. Ion implantation in channel region of CMOS device for enhanced carrier mobility
US6982229B2 (en) * 2003-04-18 2006-01-03 Lsi Logic Corporation Ion recoil implantation and enhanced carrier mobility in CMOS device
US6974733B2 (en) * 2003-06-16 2005-12-13 Intel Corporation Double-gate transistor with enhanced carrier mobility
US6927414B2 (en) * 2003-06-17 2005-08-09 International Business Machines Corporation High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof
US6943407B2 (en) * 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
TWI294670B (en) * 2003-06-17 2008-03-11 Ibm Ultra scalable high speed heterojunction vertical n-channel misfets and methods thereof
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US7078723B2 (en) * 2004-04-06 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device with depth adjustable sill
US7023018B2 (en) * 2004-04-06 2006-04-04 Texas Instruments Incorporated SiGe transistor with strained layers
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US7365401B2 (en) * 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US7525161B2 (en) * 2007-01-31 2009-04-28 International Business Machines Corporation Strained MOS devices using source/drain epitaxy
KR101369907B1 (ko) * 2007-10-31 2014-03-04 주성엔지니어링(주) 트랜지스터 및 그 제조 방법
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US8384122B1 (en) * 2008-04-17 2013-02-26 The Regents Of The University Of California Tunneling transistor suitable for low voltage operation
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8637871B2 (en) * 2010-11-04 2014-01-28 International Business Machines Corporation Asymmetric hetero-structure FET and method of manufacture
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
DE102010063293B3 (de) * 2010-12-16 2012-05-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
CN102637687B (zh) * 2011-10-17 2015-06-17 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102856357B (zh) * 2011-10-17 2015-07-22 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US8648388B2 (en) * 2012-02-15 2014-02-11 International Business Machines Corporation High performance multi-finger strained silicon germanium channel PFET and method of fabrication
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US20140159205A1 (en) * 2012-12-10 2014-06-12 Iman Rezanezhad Gatabi Low OFF-State Leakage Current Field Effect Transistors
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US10930791B2 (en) 2016-09-30 2021-02-23 Intel Corporation Systems, methods, and apparatuses for implementing bi-layer semiconducting oxides in source and drain for low access and contact resistance of thin film transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879256A (en) * 1985-06-05 1989-11-07 At&T Bell Laboratories Method of controlling the order-disorder state in a semiconductor device
US5155571A (en) 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
US5965931A (en) 1993-04-19 1999-10-12 The Board Of Regents Of The University Of California Bipolar transistor having base region with coupled delta layers
US5539214A (en) 1995-02-06 1996-07-23 Regents Of The University Of California Quantum bridges fabricated by selective etching of superlattice structures
US5684737A (en) 1995-12-08 1997-11-04 The Regents Of The University Of California SRAM cell utilizing bistable diode having GeSi structure therein
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel

Also Published As

Publication number Publication date
AU2001261306A1 (en) 2001-11-20
WO2001086713A1 (en) 2001-11-15
US6319799B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
TW536825B (en) High mobility heterojunction transistor and method
US9947787B2 (en) Devices and methods for a power transistor having a schottky or schottky-like contact
US7939902B2 (en) Field effect transistor having source and/or drain forming schottky or schottky-like contact with strained semiconductor substrate
TWI332269B (en) High speed lateral heterojunction misfets realized by 2-dimensional bandgap engineering and methods thereof
US6858506B2 (en) Method for fabricating locally strained channel
US8404551B2 (en) Source/drain extension control for advanced transistors
TWI364110B (en) High voltage semiconductor devices
JP3337953B2 (ja) Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法
TW200837949A (en) Integrated complementary low voltage RF-LDMOS
US20120126311A1 (en) Power transistor with metal source and method of manufacture
JPS6155973A (ja) 電界効果トランジスタ構造とその製造方法
WO2011079596A1 (zh) Mosfet结构及其制作方法
JP2013225685A (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
EP1797592A1 (en) Double gate device having a strained channel
US10510869B2 (en) Devices and methods for a power transistor having a Schottky or Schottky-like contact
JP2004538650A (ja) 基板とのショットキーコンタクトを形成する高誘電率ゲート絶縁層、ソースおよびドレインを有するトランジスタ
US6461924B2 (en) MOS transistor for high-speed and high-performance operation and manufacturing method thereof
TW480603B (en) Self-aligned silicon carbide LMOSFET
US7170084B1 (en) Strained silicon MOSFET having improved source/drain extension dopant diffusion resistance and method for its fabrication
JPH04254335A (ja) 半導体装置及びその製造方法
TW200414545A (en) Dual lateral diffusion MOS transistor structure having high breakdown voltage and its manufacturing method
TWI281192B (en) Power semiconductor structure capable of reducing on-state resistance and method of manufacturing the same
KR100760912B1 (ko) 반도체 소자 및 그 제조 방법
Tasch Jr et al. High mobility heterojunction transistor and method
CN102751283B (zh) 一种混合晶面应变Si应变SiGe平面BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees