TW536766B - Bump process - Google Patents

Bump process Download PDF

Info

Publication number
TW536766B
TW536766B TW091102775A TW91102775A TW536766B TW 536766 B TW536766 B TW 536766B TW 091102775 A TW091102775 A TW 091102775A TW 91102775 A TW91102775 A TW 91102775A TW 536766 B TW536766 B TW 536766B
Authority
TW
Taiwan
Prior art keywords
layer
scope
patent application
bump
item
Prior art date
Application number
TW091102775A
Other languages
English (en)
Inventor
He-Ming Tang
Jiun-Je Li
Ren-Guang Fang
Min-Lung Huang
Jau-Shiung Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW091102775A priority Critical patent/TW536766B/zh
Priority to US10/063,574 priority patent/US6716739B2/en
Application granted granted Critical
Publication of TW536766B publication Critical patent/TW536766B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

536766 83 82twf.doc/012 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（（） 本發明是有關於一種凸塊製程，且特別是有關於一 種可以減少蝕刻劑接觸焊塊的時間，以減少焊塊因接觸到 鈾刻劑所導致的體積減小，並且所用的光阻厚度不需太 高。 在現今資訊爆炸的社會，電子產品遍佈於日常生活 中，無論在食衣住行育樂方面，都會用到積體電路元件所 組成的產品。隨著電子科技不斷地演進，功能性更複雜、 更人性化的產品推陳出新，就電子產品外觀而言，也朝向 輕、薄、短、小的趨勢設計，因此在半導體構裝技術上， 開發出許多高密度半導體封裝的形式。而透過覆晶封裝 (Flip Chip)技術可以達到上述的目的，由於覆晶晶片的封 裝係形成多個凸塊於晶片的焊墊上，而透過凸塊直接與基 板（Substrate)電性連接，相較於打線（wire bonding)及軟片 自動貼合（TAB)方式，覆晶的電路路徑較短，具有甚佳的 電性品質；而覆晶晶片亦可以設計成晶背裸露的形式5而 提高晶片散熱性。基於上述原因，覆晶晶片封裝普遍地應 用於半導體封裝產業中。 第1圖至第7圖繪示習知凸塊製程對應於晶圓表層 凸塊部份之剖面放大示意圖。請先參照第1圖’首先提供 一晶圓110,晶圓110具有一主動表面112，而晶圓110 還具有一保護層114及多個焊墊116(僅繪示出其中的一 個），均配置在晶圓110之主動表面Π2上，並且保護層114 會暴露出焊墊116。 請參照第2圖，接下來進行一製作黏著層（adheS1〇n layer)製程，以濺鍍的方式將一黏著層12〇形成於晶圓U〇 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} Φ------- —訂---------線 —up.------------------1 經濟部智慧財產局員工消費合作社印製 536766 83 82twf. doc/0 1 2 B7 五、發明說明（>) 之主動表面112上，而黏著層120會覆蓋焊墊ι16及保護 層114。然後進行一製作阻障層(barrier layer)製程，以濺 鍍或電鍍的方式將一阻障層130形成於黏著層120上。接 著進行一製作融合層（wettable layer)製程，以濺鍍或電鍍 的方式將一融合層140形成於阻障層130上。如此便完成 球底金屬層的製作，其中球底金屬層U2包括黏著層120、 阻障層130及融合層140。 請參照第3圖，接下來進行一微影製程，首先將一 光阻層150形成於融合層140上，然後透過曝光、顯影等 步驟，將一圖案（未繪示）轉移至光阻層150,使得光阻層150 形成多個開口 152(僅繪示出其中的一個），而開口 152可 以暴露出位在焊墊116上的融合層140。 請參照第4圖，接下來進行一塡入金屬製程，以電 鍍的方式塡入多個焊塊16〇(僅繪示出其中的一個）於光阻 層150之開口 152中，並且焊塊160會覆蓋到融合層14〇 上。 請參照第4圖、第5圖，然後進行一除去光阻製程’ 將光阻層150從融合層140的表面去除。 請參照第5圖、第6圖，然後進行一去除球底金屬 層製程，以蝕刻的方式將暴露於外的球底金屬層142去除’ 而殘留之球底金屬層142係位在焊塊160的下方，如此可 以暴露出晶圓11〇之保護層114。 請參照第7圖，接下來進行一迴焊製程，在灑上助 焊劑（flux)後，透過加熱的過程，使焊塊160處在溶融的 狀態，而形成類似球體之形狀。如此凸塊17〇便製作完成 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .··--------tr-------------------------------- 536766 83 82twf.doc/0 1 2 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（$ ) 其中凸塊no係由球底金屬層142及焊塊16〇所組成。 如第1圖到第7圖所示，上述的製程中，在進行蝕 刻球底金屬層142時，必須分別以蝕刻劑（未繪示)依序去 除融合層140、阻障層130及黏著層120，每當在去除融 合層14〇、阻障層130或黏著層12〇時，蝕刻劑均會與焊 塊160接觸，使得部份的焊塊160會被蝕刻去，如此焊塊 160的體積會變小，造成材料的浪費，並且焊塊丨6〇的體 積不易精確地掌控。另外，若是融合層14〇及阻障層130 的蝕刻劑選擇不當時，融合層14〇及阻障層130很容易在 還未完全蝕刻淸除之前，融合層140的蝕刻劑及阻障層13〇 的蝕刻劑便將焊塊160蝕刻而導致焊塊160從融合層140 上剝離。再者，爲了配合殘留之球底金屬層M2的尺寸， 因此光阻150之開口 152的截面積必須設得較小，如此形 成在光阻150之開口 152內的焊塊160必須做得較高，以 配合焊塊160所需之體積，故相對地光阻150亦必須做得 較高，因而會增加製造成本。 因此本發明的目的之一就是在提供一種凸塊製程， 可以減少蝕刻劑接觸焊塊的時間，以減少焊塊因接觸到蝕 刻劑所導致的體積減小，並且可以較容易地掌控焊塊的體 積。 本發明的目的之二就是在提供一種凸塊製程，可以 防止焊塊在製作的過程中，因受到蝕刻劑的侵蝕而剝落。 本發明的目的之三就是在提供一種凸塊製程，可以 在進行微影步驟時，形成截面積較大的光阻開口，故僅需 塡入高度較低之焊塊，即可達到焊塊所需之體積，故光阻 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -^1 ϋ n ί I ·1 ϋ -n i * ϋ ϋ βϋ I ϋ ϋ ·ϋ 一-tfJ -ϋ ·ϋ ϋ n I I I 1 in i-i ϋ ϋ ϋ I 1 ϋ m n ϋ (請先閱讀背面之注意事項再填寫本頁) 536766 83 82twf.doc/012 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（>) 可以做得較矮，因而會減少製造成本。 在敘述本發明之mi，先對空間介詞的用法做界定， 所謂空間介詞“上”係指兩物之空間關係係爲可接觸或不 可接觸均可。舉例而言’ A物在B物上，其所表達的意思 係爲A物可以直接配置在B物上，A物有與B物接觸· 或者A物係配置在B物上的空間中，A物沒有與B物接 觸。 爲達成本發明之上述和其他目的，提出一種凸塊製 程，用以製作多個凸塊於一晶圓上，而晶圓具有一主動= 面，且晶圓還具有一保護層及多個焊墊，均配置在晶圓之 主動表面上，而保護層暴露出焊墊。此凸塊製程首先係形 成一黏著層到晶圓之主動表面上，覆蓋焊墊及保護層。然 後，形成一阻障層到黏著層上。接著，形成一融合層到阻 障層上。 接下來，進行一第一微影製程，以形成多個光阻塊 在融合層上。然後進行一第一蝕刻製程，將暴露於光阻塊 外之融合層及阻障層去除，而僅殘留位在光阻塊下之融合 層及阻障層◦之後，便將光阻塊去除。 接下來，進行一第二微影製程，形成一光阻層在黏 著層上’並且光阻層具有多個開口，暴露出融合層及位在 阻障層周圍的黏著層。然後，進行一塡入金屬製程，將多 個焊塊塡入到光阻層之開口中，並且焊塊會覆蓋融合層及 位在阻障層周圍的黏著層。之後，將光阻層去除。 接下來，還要進行一第一迴焊製程，使焊塊形成球 狀的樣式，而焊塊會內縮到融合層的表面上，不會延伸到 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 請 先 閱 讀 背 意 事 項 再 填 窝 本 頁 訂 536766 83 82twf.doc/012 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（y) 黏著層上。 然後，還女進行一第一鈾刻製程，將暴露於外之黏 著層去除，而僅殘留位在阻障層下之黏著層，並且晶圓之 保護層亦會暴露於外。最後，再進行一第二迴焊的製程。 依照本發明之一較佳實施例，其中上述之第二迴焊 製程係爲运擇丨生的製程。此外，第一迴焊製程亦可以觸至 在光阻層去除之前。另外，黏著層之材質可以是鈦、^太鎢 合金、鋁或鉻，而阻障層之材質可以爲鎳釩合金，融八 之材質可以是銅、鈀或金。 τ 綜上所述，本發明之凸塊製程，在進行蝕刻球底金 屬層時’係分成兩段步驟，在進彳了第一鈾刻製程時，亦即 要蝕刻融合層及阻障層時，由於焊塊還沒形成於融合層 上，因此鈾刻劑並不會侵蝕焊塊，僅有在進行第二触刻製 程時，亦即要蝕刻黏著層時，鈾刻劑才會與焊塊接觸。因 此本發明之凸塊製程可以減少蝕刻劑接觸焊塊的時間，以 減少焊塊因接觸到蝕刻劑所導致的體積減小，並且可以較 容易地掌控焊塊的體積。 χ 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂’下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式之簡單說明： 弟1圖至弟7圖繪不習知凸塊製程對應於晶_表層 凸塊部份之剖面放大示意圖。 第8圖至第Π圖繪示依照本發明第一較佳實施例 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ·------- — 訂---------線 ---------------------- 83 82twf. doc/0 1 2 A7 --B7 i、發明說明（厶） 之凸塊製程對應於晶圓表層凸塊部份之剖面放大示意圖。 第18圖至第21圖，其繪示依照本發明第二較佳實 施例之凸塊製程對應於晶圓表層凸塊部份之剖面放大示意 圖。 圖式之標示說明： 110、310、610:晶圓 112、312:主動表面 114、314、614 :保護層 116、3 16、416 :焊墊 120、320、620 :黏著層 130、330、630 :阻障層 140、340、640 :融合層 142、342 :球底金屬層 350 :光阻塊 150、360、660 :光阻層 152 、 362 、 662 :開□ 160、370、670 :焊塊 170、380 :凸塊 實施例 第8圖至第17圖繪示依照本發明第一較佳實施例 之凸塊製程對應於晶圓表層凸塊部份之剖面放大示意圖。 請先參照第8圖，首先提供一晶圓310，晶圓310具有一 主動表面312，而晶圓310還具有一保護層314及多個焊 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 •--------tr------------------------------1 經濟部智慧財產局員工消費合作社印製 536766 83 82twf.d〇c/012 Λ7 B7 五、發明說明) 墊3 16(僅繪示出其中的一個），均配置在晶圓310之主動 表面312上，並且保護層314會暴露出焊墊316。 請參照第9圖，接下來進行一製作黏著層(adhesion layer)製程，以濺鑛或蒸鑛的方式將一黏著層320形成於 晶圓310之主動表面312上，而黏著層320會覆蓋焊墊316 及保護層314，其中黏著層32〇的材質可以是鈦、鈦鎢合 金、鋁或鉻。然後進行一製作阻障層(barrier layer)製程， 以濺鍍、電鍍或蒸鍍的方式將一阻障層330形成於黏著層 320上，其中阻障層330的材質可以是鎳釩合金。接著進 行一製作融合層（wettable layer)製程，以濺鍍、電鍍或蒸 鍍的方式將一融合層34〇形成於阻障層330上’其中融合 層340的材質可以是銅、鈀或金。如此便完成球底金屬層 的製作，其中球底金屬層342包括黏著層320、阻障層330 及融合層340。 請參照第1〇圖，接下來進行一第一微影製程，首 先將一光阻層形成於融合層340上，然後透過曝光、顯影 等步驟，將一圖案（未繪示）轉移至光阻層，使得在欲製作 凸塊的地方會形成多個光阻塊350(僅繪示出其中的一 個），而光阻塊350係形成在焊墊316的正上方。 請參照第11圖，接下來進行一第一蝕刻製程，將 暴露於光阻塊350外之融合層340及阻障層330去除，而 僅殘留位在光阻塊350下之融合層340及阻障層330。其 中，融合層34〇銅的蝕刻劑可以是由氫氧化銨(amin〇nium hydroxide)及過氧化氫(hydrogen peroxide)所組成，其鈾刻 劑的組成成份可以參照美國專利第6,222,279號；或者融 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 訂------- !線丨♦----------------------- 經濟部智慧財產局員工消費合作社印製 536766 83 82twf. doc/0 1 2 Λ7 B7 五、發明說明（及） 合層34〇銅的蝕刻劑亦可以是由硫酸鉀（k2S04)及甘油 (glycerol)所組成，其蝕刻劑的組成成份可以參照美國專利 第5,486,282號及美國專利第5,937,320號，而融合層340 銅的蝕刻劑還可以是其他已知的化學溶劑。再者，阻障層 330鎳釩合金可以使用硫酸(H2S04)作爲蝕刻劑，其詳細的 作業環境如下所述。 第一實施例，其可以在室溫的條件下，利用1%〜98% 的硫酸(H2S04)來鈾刻阻障層330，當阻障層330的厚度係 介於2000埃到4000埃之間時，其蝕刻時間要超過2個小 時。 第二實施例，其可以在80°C以上的溫度條件，利 用1%〜98%的硫酸(H2S04)來蝕刻阻障層330，當阻障層 330的厚度係介於2000埃到4000埃之間時，其蝕刻時間 要超過2個小時。 第三實施例，其係利用電化學蝕刻（electrochemical etching)的方式進行蝕刻，比如是通以o.oobo.oM/cm2的 電流密度，在較佳的情況下係通以0.0025 A/cm2的電流密 度，以在室溫的條件下，利用10%的硫酸（H2S04)來蝕^ 阻障層330，當阻障層330的厚度係介於2000埃到4〇〇〇 埃之間時’其軸刻時間約爲20秒到11〇秒之間，在較佳 的情況下係約爲2〇秒到4〇秒之間。另外，再蝕刻時比如 是通以穩定電流（constant current)或脈衝電流 current) 0 而阻P早層3 3 0鎳釩合金亦可以利用稀釋後的磷酸， 進行蝕刻，其詳細的組成成份可以參照美國專利第 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) --—---- -------------·--------tr---------f0----------------------- (請先閱讀背面之注意事項再填寫本頁) 536766 83 82twf. doc/0 1 2 A7 B7 五 經濟部智慧財產局員工消費合作社印製 發明說明（I) 5,508,229 號。 在前述的蝕刻製程中，爲避免前次的蝕刻液殘留在 晶片的主動表面上及凸塊上，其在蝕刻之前，可以利用去 離子水淸洗凸塊及晶片的主動表面，以確保製作凸塊的良 率。 接著，請參照第12圖，然後便將光阻塊3 50去除。 請參照第13圖，接下來進行一第二微影製程，形 成一光阻層360在黏著層32〇上及融合層340上，然後透 過曝光、顯影等步驟，將一圖案（未繪示）轉移至光阻層 360，使得光阻層360形成多個開口 362(僅繪示出其中的 一個），而開口 362可以暴露出位在焊墊316上之殘留的 融合層340及位在殘留之阻障層330周圍的黏著層320。 請參照第14圖，接下來進行一塡入金屬製程，以 電鍍的方式塡入多個焊塊370(僅繪示出其中的一個）於光 阻層360之開口 302中，而焊塊370會覆蓋融合層34〇， 並且還會覆蓋位在阻障層330周圍的黏著層320。接著將 光阻層360從黏著層320的表面去除，而形成如第15圖 所示之結構。 請參照第16圖，接下來進行一第一迴焊製程，在 灑上助焊劑（flux)後，透過加熱的過程，使焊塊370處在 溶融的狀態，而形成類似球體之形狀。然而必須注意的是， 在本發明之製程中，焊塊370的材質必須要與黏著層320 的材質不易互溶(not wettable)，因此藉由焊塊370內聚力 的作用，焊塊370會內縮到融合層340的表面上，而不會 延伸到黏著層320上。接下來，進行一第二蝕刻製程，將 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
83 82twf. doc/O 1 2 A7
536766 經濟部智慧財產局員工消費合作社印製 五、發明說明) 暴露於外之黏著層320去除，而僅殘留位在阻障層330下 之黏著層320，同時晶圓31〇之保護層314會暴露於外’ 而形成如第17圖所示的結構。其中在蝕刻黏著層32〇時， 若是黏著層320所使用的材質爲鈦鎢合金’則蝕刻劑含有 雙氧水（hydrogen peroxide ’ H202)、乙一胺四乙酸 (ethylenediaminetetraacetic ’ EDTA)及硫酸紳（potassium sulphate，K2S04)等，其對焊塊360的侵蝕不大，其蝕刻 劑的組成成份可以參照美國專利第5,462,638號。若是黏 著層320所使用的材質爲鉻，則蝕刻劑含有氯化氫 (hydrochloric acid，HC1)等’而其封焊塊360的侵餓亦不 大，其蝕刻劑的組成成份可以參照美國專利第5,162,257 號。若是黏著層320所使用的材質爲鈦’則蝕刻劑含有氫 氧化銨（ammonium hydroxide)及雙氧水（H202)等’並且其 對焊塊360的侵蝕亦不大，其蝕刻劑的組成成份可以參照 美國專利第5，162,257號，或者亦可以利用氫氟酸(HF)作 爲黏著層320鈦的蝕刻劑。若是黏著層320所使用的材質 爲鋁，則蝕刻劑含有磷酸（phosphoric acid)及醋酸（acetic acid)等，其蝕刻劑的組成成份可以參照美國專利第 5,508,229號。然而，由於在進行第二蝕刻製程時，蝕刻 液會侵蝕焊塊370的表面，造成焊塊370的表面崎嶇不平， 因此亦可以選擇性地再進行一第二迴焊的製程，在灑上助 焊劑（flux)後，透過加熱的過程，使得焊塊370的表面變 得較爲平整。如此凸塊38〇便製作完成，其中凸塊3δ0係 由球底金屬層3U及焊塊370所組成。接著便進行晶圓切 割製程，而將晶圓310切成多個晶片。 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ~ " ' (請先閱讀背面之注意事項再填寫本頁) I i n in ί I ϋ I I ·1 ϋ I 一-0, I I l i^i n ϋ ·ϋ ϋ I ϋ ϋ ϋ ϋ I ι »ϋ ϋ ^1 H ϋ 1 ϋ ^1 ϋ ϋ 536766 83 82twf.doc/0 1 2 A7 B7 五、發明說明（//) 在上述的製程中，在進行完第二蝕刻製程之後，亦 可以直接進行晶圓切割的製程，而省去第二迴焊製程的妒 驟’其第二迴焊製程係爲選擇性的製程。 j 如弟8圖到第17圖所示，上述的製程中，在進行 蝕刻球底金屬層342時，係分成兩段步驟，在進行第〜軸 刻製程時，亦即要鈾刻融合層340及阻障層330時，由& 焊塊370還沒形成於融合層340上，因此餽刻劑並不會_ 蝕焊塊370，僅有在進行第二蝕刻製程時，亦即要蝕刻^ 著層32〇時，蝕刻劑才會與焊塊37〇接觸。因此本發明之 凸塊製程可以減少蝕刻劑接觸焊塊27〇的時間，以減少火旱 塊370因接觸到蝕刻劑所導致的體積減小，並且可以較容 易地掌控焊塊370的體積，同時可以防止焊塊37〇在製作 的過程中，因受到蝕刻劑的侵蝕而剝落。再者，在上述白勺 製程中，在進行微影步驟時，可以在光阻層360上形成截 面積較大的開口 362,故僅需塡入高度較低之焊塊370, 即可達到焊塊370所需之體積，故光阻層360可以做得較 矮，因而會減少製造成本。另外，光阻層360的開口 362 之截面形狀可以是任何的樣式，比如是圓形或是八邊形的 形狀。 在前述製程中，迴焊製程係在去除光阻層之後進 行，然而本發明的應用並非侷限於此，亦可以將迴焊製程 在去除光阻層之前進行，如下所述。請參照第18圖至第21 圖，其繪示依照本發明第二較佳實施例之凸塊製程對應於 晶圓表層凸塊部份之剖面放大示意圖。其中，在本實施例 中僅說明與前述較佳實施例不同的部份，而雷同的部份便 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Γ%先閱讀背面之>i意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I ϋ I ϋ ϋ ϋ· ί I 1 ϋ I I I I ϋ I ϋ ϋ ϋ ·ϋ ·ϋ ϋ I ϋ H ϋ ϋ I ϋ I I ϋ I ϋ ϋ I ϋ · 經濟部智慧財產局員工消費合作社印製 536766 8382twf.doc/012 A7 B7 五、發明說明（/>) 不再贅述。 請參照第18圖，在進行第二微影製程之後，然後 進行一塡入金屬製程，其可以利用電鍍的方式塡入多個焊 塊67〇(僅繪示出其中的一個）於光阻層66〇之開口 662中， 而焊塊67〇會覆蓋融合層64〇，並且焊塊67〇還會覆蓋位 在阻障層630周圍的黏著層620。 請參照第19圖，接下來進行一第一迴焊製程，透 過加熱的過程，使焊塊670使焊塊160處在溶融的狀態， 而形成類似球體之形狀。並且由於在本發明中，所選用的 焊塊670材質與黏著層620材質相互間係爲不易互溶，因 此藉由焊塊670內聚力的作用，焊塊670會內縮到融合層 640的表面上，而不會延伸到黏著層620上。接著將光阻 層660從黏著層62〇的表面去除，而形成如第20圖所示 之結構。接下來，進行一第二蝕刻製程，將暴露於外之黏 著層620去除，而僅殘留位在阻障層630下之黏著層620， 同時晶圓610之保護層614會暴露於外，而形成如第21 圖所示的結構。然而，由於在進行第二蝕刻製程時，蝕刻 液會侵蝕焊塊670的表面，造成焊塊670的表面崎嶇不平， 因此亦可以選擇性地再進行一第二迴焊的製程，使得焊塊 670的表面變得較爲平整。如此凸塊680便製作完成，其 中凸塊680係由球底金屬層642及焊塊670所組成。接著 便進行晶圓切割製程，而將晶圓610切成多個晶片。 由於本發明係先進行迴焊的步驟，然後再進行蝕刻 的步驟’因此焊塊在塡入時，並不限定於電鍍的方式，亦 可以利用網板印刷的方式或植球的方式，或者利用刮刀將 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) • ' — — — — — I— « — — — — — — — I I AVW — — — — — — — — — — — — - — — — — — 536766 83 82twf. doc/O 1 2 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（/幻 焊料直接塡入到光阻開口中，以形成焊塊。· 然而，本發明之球底金屬層的材質，並非侷限於如 上所述的應用，各種球底金屬層的材質均可應用到本發明 的凸塊製程中，只要是焊塊的材質與黏著層的材質相互間 不互溶即可。 另外，焊塊的材質可以是金、錫鉛合金、或是無錯 的金屬等。而焊墊的材質可以是鋁或銅。 然而，本發明的球底金屬層，並非僅限定於三層(黏 著層、阻障層及融合層），亦可以是由其他數目的導電層 所組成，比如是四層，其金屬層結構比如是由鉻層/銘銅J 合金層/銅層/銀層；亦可以是兩層，其下層的金屬層結構 比如是鈦鎢合金層或鈦，而上層的金屬層結構比如是金同 層、鎳層或金層等。 此外，本發明之凸塊並非僅限於直接製作在晶圓& 主動表面上，亦可以在晶圓上製作完重配置線路層 (redistribution layer)之後，再將凸塊製作到重配置線路層 上，重配置線路層的製作，乃爲熟習該項技藝者應知，_ 此便不再加以贅述。 綜上所述，本發明至少具有下列優點： 1·本發明之凸塊製程，在進行蝕刻球底金屬層日寺， 係分成兩段步驟，在進行第一蝕刻製程時，亦即要触刻融 合層及阻障層時，由於焊塊還沒形成於融合層上，因止匕^虫 刻劑並不會侵蝕焊塊，僅有在進行第二蝕刻製程時，亦良口 要蝕刻黏著層時，蝕刻劑才會與焊塊接觸。因此本發日月之 凸塊製程可以減少蝕刻劑接觸焊塊的時間，以減少焊塊因 (請先閱讀背面之注音心事項再填寫本頁) — I I I ! — I — — — — — — — 111 — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 83 82twf. doc/O 1 2 A7 B7 五、發明說明（KyL) 接觸到蝕刻劑所導致的體積減小，並且可以較容易地掌控 焊塊的體積。 2·本發明之凸塊製程，可以防止焊塊在製作的過程 中，因受到蝕刻劑的侵蝕而剝落。 3.本發明之凸塊製程，在進行微影步驟時，可以在 光阻層上形成截面積較大的開口，故僅需塡入高度較低之 焊塊，即可達到焊塊所需之體積，故光阻可以做得較矮， 因而會減少製造成本。 雖然本發明已以一較佳實施例揭露如上’然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作些許之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準° (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -I · ϋ n n I n n 一-o, » ϋ ϋ ϋ ϋ I ^1 ϋ ϋ ϋ ϋ ϋ ϋ ϋ ^1 ^1 H ϋ ϋ 16 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐）

Claims (1)

  1. 536766 83 82twf.doc/012 A8 B8 C8 D8 進行 六、申請專利範圍 1. 一種凸塊製程，用以製作複數個凸塊於一晶圓上， 而該晶圓具有一主動表面，且該晶圓還具有一保護層及複 數個焊墊，均配置在該晶圓之該主動表面上，該保護層暴 露出該些焊墊，該凸塊製程包括： 形成一黏著層到該晶圓之該主動表面上，覆蓋該些 焊墊及該保護層； 形成一阻障層到該黏著層上； 形成一融合層到該阻障層上； 進行一第一微影製程，以形成複數個光阻塊在該融 合層上； 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 融合層及該阻障層去除，而僅殘留位在該些光阻塊下之該 融合層及該阻障層； 將該些光阻塊去除； 微影製程，形成一光阻層在該黏著層 上，並且該光阻層具有複數個開口，暴露出該融合層及位 在該阻障層周圍的該黏著層； 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 層之該些開口中，並且該些焊塊覆蓋該融合層及位在該阻 障層周圍的該黏著層； 將該光阻層去除； 在將該光阻去除之後，還要進行一第一迴焊製程， 使該些焊塊形成球狀的樣式，而該些焊塊會內縮到該融合 層的表面上，不會延伸到該黏著層上； 在進行該第一迴焊製程之後，還 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ n n n I n n 1 — n n an in I n n n m n n n 一 -°JI I I ϋ an n I n I —mm (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一第二蝕 536766 83 82twf. doc/O 1 2 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 刻製程，將暴露於外之該黏著層去除，而僅殘留位在該阻 障層下之該黏著層，並且該晶圓之該保護層亦會暴露於 外；以及 進行一第二迴焊的製程。 2·如申請專利範圍第1項所述之凸塊製程，其中該 黏著層之材質係選自於由鈦、鈦鎢合金、鋁及鉻所組成之 族群中的一種材質。 3·如申請專利範圍第2項所述之凸塊製程，其中當 g亥黏者層之材質係爲駄鶏合金時’則在進行g亥第_^餓刻製 程時，該黏著層的蝕刻劑係含有雙氧水、乙二胺四乙酸及 硫酸鉀。 4. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鉻時，則在進行該第二蝕刻製程時， 該黏著層的蝕刻劑係含有氯化氫。 5. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程時， 該黏著層的蝕刻劑係含有氫氧化銨及雙氧水。 6. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程時， 該黏著層的蝕刻劑係含有氫氟酸。 7. 如申請專利範圍第2項所述之凸塊製程，其中當 該黏著層之材質係爲鋁時，則在進行該第二蝕刻製程時， 該黏著層的蝕刻劑係含有磷酸及醋酸。 8. 如申請專利範圍第1項所述之凸塊製程，其中該 阻障層之材質係爲鎳釩合金。 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------Φ-------訂---------線-♦ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 83 82twf.d〇c/〇i2 R8 __ C8 ^^__ D8 ^'申請專利範圍 9·如申請專利範圍第8項所述之凸塊製程，其中在 進行該第一蝕刻製程時，該阻障餍的蝕刻劑係含有硫酸。 !〇·如申請專利範圍第9項所述之凸塊製程，其中在 室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層， 當該組障層的厚度介於2,〇〇0埃到4,000埃時，其蝕刻時 間要超過2個小時。 11.如申請專利範圍第9項所述之凸塊製程，其中在 8〇°C以上的溫度條件，利用1%〜98%的硫酸來蝕刻該阻 障層，當該阻障層的厚度係介於2000埃到4〇〇〇埃之間時， 其蝕刻時間要超過2個小時。 12·如申請專利範圍第9項所述之凸塊製程，其中在 進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行蝕 刻，其係通以0.001〜0.〇2A/cm2的電流密度，在室溫的條 件下，利用10%的硫酸來蝕刻該阻障層，當該阻障層的厚 度係介於2〇00埃到4000埃之間時，其蝕刻時間約爲2〇 秒到110秒之間。 13·如申請專利範圍第8項所述之凸塊製程，其中在 進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後的 磷酸。 H·如申請專利範圍第i項所述之凸塊製程，其中該 融合層之材貞係运自於由銅、銷及金所組成之族群中的一 種材質。 I5·如申請專利範圍第Μ項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一鈾刻製程 時’該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 19 (請先閱讀背面之注意事項再填寫本頁) IAW--------訂---------^ IAW-------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 536766 83 82twf. doc/O 1 2 A8 B8 C8 D8 六、申請專利範圍 16. 如申請專利範圍第14項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 17. 如申請專利範圍第1項所述之凸塊製程，其中該 些焊塊的材質必須要與該黏著層的材質不易互溶。 18. —種凸塊製程，用以製作複數個凸塊於一晶圓 上，而該晶圓具有一主動表面，且該晶圓還具有一保護層 及複數個焊墊，均配置在該晶圓之該主動表面上，該保護 層暴露出該些焊墊，該凸塊製程包括： 形成一黏著層到該晶圓之該主動表面上，覆蓋該些 焊墊及該保護層； 形成一阻障層到該黏著層上； 形成一融合層到該阻障層上； 進行一第一微影製程，以形成複數個光阻塊在該融 合層上； 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 融合層及該阻障層去除，而僅殘留位在該些光阻塊下之該 融合層及該阻障層； 將該些光阻塊去除； 進行一第二微影製程，形成一光阻層在該黏著層 上，並且該光阻層具有複數個開口，暴露出該融合層及位 在該阻障層周圍的該黏著層； 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 層之該些開口中，並且該些焊塊覆蓋該融合層及位在該阻 障層周圍的該黏著層； 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·· 經濟部智慧財產局員工消費合作社印製 n n n 一：口， n n ϋ ·ϋ ϋ ϋ I n ϋ ϋ n ϋ ϋ ϋ ϋ ϋ n n ϋ ϋ n I n n I ϋ I 1 I 536766 83 82twf. doc/O 1 2 A8 B8 C8 D8 六、申請專利範圍 進行一第一迴焊製程，使該些焊塊形成球狀的樣 式，而該些焊塊會內縮到該融合層的表面上，不會延伸到 該黏著層上； 在進行該第一迴焊製程之後，還要將該光阻層去 除； 進行一第二蝕刻製程，將暴露於外之該黏著層去 除，而僅殘留位在該阻障層下之該黏著層，並且該晶圓之 該保護層亦會暴露於外；以及 進行一第二迴焊的製程。 19. 如申請專利範圍第18項所述之凸塊製程，其中 該黏著層之材質係選自於由鈦、鈦鎢合金、鋁及鉻所組成 之族群中的一種材質。 20. 如申請專利範圍第19項所述之凸塊製程，其中 當該黏著層之材質係爲鈦鎢合金時，則在進行該第二蝕刻 製程時，該黏著層的蝕刻劑係含有雙氧水、乙二胺四乙酸 及硫酸鉀。 21. 如申請專利範圍第19項所述之凸塊製程，其中 當該黏著層之材質係爲鉻時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氯化氫。 22. 如申請專利範圍第19項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氧化銨及雙氧水。 23. 如申請專利範圍第19項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氟酸。 21 (請先閱讀背面之注意事項再填寫本頁) ·---- 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 536766 83 82twf.doc/〇12 C8 ______D8 六、申請專利範圍 ^ 一 24·如申請專利範圍第19項所述之凸塊製程，其中 亥黏者層之材質係爲鋁時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有磷酸及醋酸。 …25.如申請專利範圍第18項所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金。 26.如申請專利範圍第25項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係含有 酸。 27·如申請專利範圍第26項所述之凸塊製程，其中 在室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層， 當該組障層的厚度介於2,〇〇〇埃到4,000埃時，其蝕刻時 間要超過2個小時。 28·如申請專利範圍第26項所述之凸塊製程，其中 在80 C以上的溫度條件，利用1%〜98%的硫酸來蝕刻 阻障層’當該阻障層的厚度係介於2000埃到4〇〇〇埃之 間時，其蝕刻時間要超過2個小時。 29·如申請專利範圍第26項所述之凸塊製程，其中 在進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行 蝕刻’其係通以〇·〇〇1〜0.02A/cm2的電流密度，在室溫的 條件下’利用1〇%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2000埃到4〇〇〇埃之間時，其蝕刻時間約爲20 秒到110秒之間。 3〇·如申請專利範圍第25項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後 的磷酸。 22 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ四？公釐） (請先閱讀背面之注意事項再填寫本頁；J -* — —— — 11— 二IT、11111111 I — — — IIIIII1I — - I - - II ---- ARCD 六 經濟部智慧財產局員工消費合作社印製 536766 83 82twf.doc/012 申請專利範圍 31·如申請專利範圍第18項所述之凸塊製程，其中 該融合層之材質係選自於由銅、鈀及金所組成之族群中的 一種材質。 32·如申請專利範圍第31項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 33·如申請專利範圍第31項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 34. 如申請專利範圍第18項所述之凸塊製程，其中 該些焊塊的材質必須要與該黏著層的材質不易互溶。 35. —種凸塊製程，用以製作複數個凸塊於一晶圓之 一主動表面上，該凸塊製程包括： 形成一第一球底金屬層到該晶圓之該主動表面上； 形成一第二球底金屬層到該第一球底金屬層上； 進行一第一微影製程，以形成複數個光阻塊在該第 二球底金屬層上； 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 第二球底金屬層去除，僅殘留位在該些光阻塊下的該第二 球底金屬層； 將該些光阻塊去除； 進行一第二微影製程，形成一光阻層在該球底金屬 層上，並且該光阻層具有複數個開口，該些開口暴露出該 第二球底金屬層； 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 23 (請先閱讀背面之注意事項再填寫本頁) 一：口， H ·ϋ ϋ ·ϋ n i_n I ϋ I ϋ ϋ I I I ϋ ·ϋ I ϋ I— n I ·ϋ ϋ ϋ ϋ ϋ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 8382twf.doc/012 A8 B8 C8 D8 、 經濟部智慧財產局員工消費合作社印製 申請專利範圍 層之該些開口中，而覆蓋該第二球底金屬層； 將該光阻層去除； 在將該光阻去除之後，還要進行一迴焊製程，使該 些焊塊形成球狀的樣式；以及 在進行該第一迴焊製程之後，還包括進行一第二蝕 刻製程，將暴露於外之該第一球底金屬層去除，而僅殘留 位在該第二球底金屬層下之該第一球底層。 36·如申請專利範圍第35項所述之凸塊製程，其中 在進行該第二鈾刻製程之後，還包括進行一迴焊的製程。 37. 如申請專利範圍第35項所述之凸塊製程，其中 形成該第二球底金屬層到該第一球底金屬層上的步驟包 括： 形成一阻障層到該第一球底金屬層上；以及 形成一融合層到該阻障層上。 38. 如申請專利範圍第37項所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金。 39. 如申請專利範圍第38項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係含有硫 酸。 40. 如申請專利範圍第39項所述之凸塊製程，其中 在室溫的條件下，利用1%〜98%的硫酸來鈾刻該阻障層， 當該組障層的厚度介於2,000埃到4,000埃時，其蝕刻時 間要超過2個小時。 41. 如申請專利範圍第39項所述之凸塊製程，其中 在80°C以上的溫度條件，利用1%〜98%的硫酸來蝕刻 24 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 83 82twf.doc/0 1 2 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 該阻障層，當該阻障層的厚度係介於2000埃到4000埃之 間時，其蝕刻時間要超過2個小時。 42.如申請專利範圍第39項所述之凸塊製程，其中 在進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行 蝕刻，其係通以0.001〜〇.〇2A/cm2的電流密度，在室溫的 條件下’利用10%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2000埃到4〇〇〇埃之間時，其蝕刻時間約爲20 秒到110秒之間。 43·如申請專利範圍第38項所述之凸塊製程，其中 在進行該第一餽刻製程時，該阻障層的蝕刻劑係爲稀釋後 的磷酸。 44·如申請專利範圍第37項所述之凸塊製程，其中 該融合層之材質係選自於由銅、鈀及金所組成之族群中的 一種材質。 45·如申請專利範圍第44項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 46·如申請專利範圍第44項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 47·如申請專利範圍第35項所述之凸塊製程，其中 該第一球底金屬層係爲一黏著層，其材質係選自於由鈦、 鈦鎢合金、鋁及鉻所組成之族群中的一種材質。 48·如申請專利範圍第47項所述之凸塊製程，其中 當g亥黏者層之材質係爲鈦鎢合金時，則在進行該第二餓刻 25 本紐;張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) ------- (請先閱讀背面之注意事項再填寫本頁) -* I I I 訂--- 丨線丨^!^----------------------- 536766 83 82twf. doc/O 1 2 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 製程時，該黏著層的蝕刻劑係含有雙氧水、乙二胺四乙酸 及硫酸鉀。 49. 如申請專利範圍第47項所述之凸塊製程，其中 當該黏著層之材質係爲鉻時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氯化氫。 50. 如申請專利範圍第47項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氧化銨及雙氧水。 51. 如申請專利範圍第47項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氟酸。 52. 如申請專利範圍第47項所述之凸塊製程，其中 當該黏著層之材質係爲鋁時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有磷酸及醋酸。 53. 如申請專利範圍第35項所述之凸塊製程，其中 該些焊塊的材質必須要與該第一球底金屬層的材質不易互 溶。 * 54.—種凸塊製程，用以製作複數個凸塊於一晶圓之 一主動表面上，該凸塊製程包括： 形成一第一球底金屬層到該晶圓之該主動表面上； 形成一第二球底金屬層到該第一球底金屬層上； 進行一第一微影製程，以形成複數個光阻塊在該第 二球底金屬層上； 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 第二球底金屬層去除，僅殘留位在該些光阻塊下的該第二 26 (請先閱讀背面之注意事項再填寫本頁) 一：口、I n ·ϋ ϋ I I I n I I n ϋ ϋ I I I n n n n I n ϋ I n ϋ ϋ an I I I ϋ I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 83 82twf.doc/012 ABCD t、申請專利範圍 球底金屬層； 將該些光阻塊去除； 進行一第一微影製程，形成一光阻層在該球底金屬 層上，並且該光阻層具有複數個開口，該些開口暴露出該 第二球底金屬層； 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 層之該些開口中，而覆蓋該第二球底金屬層； 進行一迴焊製程，使該些焊塊形成球狀的樣式； 在進行該迴焊製程之後，還要將該光阻層去除；以 及 進行一第二蝕刻製程，將暴露於外之該第一球底金 屬層去除，而僅殘留位在該第二球底金屬層下之該第一球 底層。 55. 如申請專利範圍第54項所述之凸塊製程，其中 在進行該第二蝕刻製程之後，還包括進行一迴焊的製程。 56. 如申請專利範圍第54項所述之凸塊製程，其中 形成該第二球底金屬層到該第一球底金屬層上的步驟包 括： 形成一阻障層到該第一球底金屬層上；以及 形成一融合層到該阻障層上。 57. 如申請專利範圍第56項所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金。 58. 如申請專利範圍第57項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係含有硫 酸。 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公ϋ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 I · I - ρ ϋ n I n n 一：口、« n ϋ n I I I I I n I ϋ n n I — ϋ — ϋ n n ϋ I I I I I I n ϋ I 536766 經濟部智慧財產局員工消費合作社印製 83 82twf. d〇c/〇 i 2 B8 C8 ________ D8六、申請專利範圍 59·如申請專利範圍第58項所述之凸塊製程，其中 在室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層， 當該組障層的厚度介於2,000埃到4,〇〇〇埃時，其蝕刻時 間要超過2個小時。 6〇·如申請專利範圍第58項所述之凸塊製程，其中 在80°C以上的溫度條件，利用1%〜98°/。的硫酸來蝕刻 該阻障層，當該阻障層的厚度係介於2000埃到4〇〇〇埃之 間時，其蝕刻時間要超過2個小時。 6 L如申請專利範圍第58項所述之凸塊製程，其中 在進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行 蝕刻’其係通以0.001〜〇.〇2A/cm2的電流密度，在室溫的 條件下，利用10%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2000埃到4000埃之間時，其蝕刻時間約爲2〇 秒到110秒之間。 62. 如申請專利範圍第57項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後 的磷酸。 63. 如申請專利範圍第56項所述之凸塊製程，其中 該融合層之材質係選自於由銅、鈀及金所組成之族群中的 一種材質。 64. 如申請專利範圍第63項所述之凸塊製程，其中 虽s亥融合層之材質係爲銅時，則在進行該第一蝕刻製程 時’該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 65. 如申請專利範圍第63項所述之凸塊製程，其中 田§4 d㈡層之材質係爲銅時’則在進彳了該第一^飽刻製程 28 (請先閱讀背面之注意事項再填寫本頁) ·· 訂·1 線 I#---------------------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ABCD 536766 8382twf.doc/012 六、申請專利範圍 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 66·如申請專利範圍第54項所述之凸塊製程，其中 該第一球底金屬層係爲一黏著層，其材質係選自於由鈦、 鈦鎢合金、鋁及鉻所組成之族群中的一種材質。 67·如申請專利範圍第66項所述之凸塊製程，其中 當該黏著層之材質係爲鈦鎢合金時，則在進行該第二蝕刻 製程時，該黏著層的鈾刻劑係含有雙氧水、乙二胺四乙酸 及硫酸鉀。 68·如申請專利範圍第66項所述之凸塊製程，其中 當該黏著層之材質係爲鉻時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氯化氫。 69. 如申請專利範圍第66項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氧化銨及雙氧水。 70. 如申請專利範圍第66項所述之凸塊製程，其中 當該黏著層之材質係爲鋁時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有磷酸及醋酸。 71. 如申請專利範圍第54項所述之凸塊製程，其中 該些焊塊的材質必須要與該第一球底金屬層的材質不易互 溶。 72. —種凸塊製程，用以製作複數個凸塊於一晶圓之 一主動表面上，該凸塊製程包括： 形成一第一球底金屬層到該晶圓之該主動表面上； 形成一第二球底金屬層到該第一球底金屬層上； 進行一第一微影製程，以形成複數個光阻塊在該第 29 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一一I m ·ϋ I n ϋ I I ϋ ϋ i in ϋ ϋ ϋ I a^i ·ϋ ϋ m n I I ϋ ϋ n n - ϋ I < 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 83 82twf. doc/0 1 ： A8 B8 C8 D8 六、申請專利範圍 二球底金屬層上； (請先閱讀背面之注意事項再填寫本頁) 進行一第一蝕刻製程，將暴露於該些光阻塊外之該 第二球底金屬層去除，僅殘留位在該些光阻塊下的該第二 球底金屬層； 將該些光阻塊去除； 進行一第二微影製程，形成一光阻層在該球底金屬 層上，並且該光阻層具有複數個開口，該些開口暴露出該 第二球底金屬層； 進行一塡入金屬製程，將複數個焊塊塡入到該光阻 層之該些開口中，而覆蓋該第二球底金屬層； 將該光阻層去除； 進行一迴焊製程，使該些焊塊形成球狀的樣式；以 及 在進行該迴焊製程之後，還要再進行一第二触刻製 程’將暴露於外之該第一球底金屬層去除，而僅殘留位在 該第二球底金屬層下之該第一球底層。 73·如申請專利範圍第72項所述之凸塊製程，其中 在進行該第二鈾刻製程之後，還包括進行一迴焊的製程。 經濟部智慧財產局員工消費合作社印製 74·如申請專利範圍第72項所述之凸塊製程，其中 係在該光阻層去除之後，才進行該迴焊的製程。 75. 如申請專利範圍第72項所述之凸塊製程，其中 係在進行該迴焊的製程之後，才將該光阻層去除。 76。 如申請專利範圍第72項所述之凸塊製程，其中 形成該第二球底金屬層到該第一球底金屬層上的歩驟包 括： 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 A8 B8 83 82twf.doc/0 1 2 C8 D8 __^-— 夂、申請專利範圍 形成一阻障層到該第一球底金屬層上；以及 形成一融合層到該阻障層上° 77. 如申請專利範圍第77項所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金。 78. 如申請專利範圍第77項所述之凸塊製程，其中 在進行該第一餓刻製程時，該阻障餍的蝕刻劑係含有硫 酸。 79. 如申請專利範圍第78項所述之凸塊製程，其中 在室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層， 當該組障層的厚度介於2,000埃到4,000埃時，其蝕刻時 間要超過2個小時。 8〇·如申請專利範圍第78項所述之凸塊製程，其中 在8〇°C以上的溫度條件，利用1%〜98%的硫酸來蝕刻 該阻障層，當該阻障層的厚度係介於2000埃到4000埃之 間時，其蝕刻時間要超過2個小時。 81·如申請專利範圍第78項所述之凸塊製程，其中 在進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行 蝕刻，其係通以0.001〜〇e〇2A/cm2的電流密度，在室溫的 條件下，利用1〇%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2〇〇〇埃到4〇00埃之間時，其蝕刻時間約爲2〇 秒到110秒之間。 、_82。如申請專利範圍第77項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後 的磷酸。 83.如申請專利範圍第76項所述之凸塊製程，其中 3 1 本紙張尺度_ +國國家標？T^S)A4規格（210 x 297公髮） (請先閱讀背面之注意事項再填寫本頁) 0 訂— 經濟部智慧財產局員工消費合作社印製 線 ----------------------- 536766 83 82twf. doc/0 1 2 A8 B8 C8 D8 六、申請專利範圍 該融合層之材質係選自於由銅、鈀及金所組成之族群中的 一種材質。 84·如申請專利範圍第83項所述之凸塊製程，其中 Μ δ亥融合層之材質係爲銅時’則在進行該第一*飽刻製程 時，該融合層的蝕刻劑係含有氫氧化銨及過氧化氫。 85·如申請專利範圍第83項所述之凸塊製程，其中 當該融合層之材質係爲銅時，則在進行該第一蝕刻製程 時，該融合層的蝕刻劑係含有硫酸鉀及甘油。 86.如申請專利範圍第72項所述之凸塊製程，其中 該第一球底金屬層係爲一黏著層，其材質係選自於由鈦、 鈦鎢合金、鋁及鉻所組成之族群中的一種材質。 87·如申請專利範圍第86項所述之凸塊製程，其中 當該黏著層之材質係爲鈦鎢合金時，則在進行該第二蝕刻 製程時，該黏著層的蝕刻劑係含有雙氧水、乙二胺四乙酸 及硫酸鉀。 88. 如申請專利範圍第86項所述之凸塊製程，其中 當該黏著層之材質係爲鉻時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氯化氫。 89. 如申請專利範圍第86項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氧化銨及雙氧水。 90. 如申請專利範圍第86項所述之凸塊製程，其中 當該黏著層之材質係爲鈦時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有氫氟酸。 91. 如申請專利範圍第86項所述之凸塊製程，其中 32 (請先閱讀背面之注意事項再填寫本頁) φ-------訂--- 經濟部智慧財產局員工消費合作社印製 n I I ϋ i ϋ n n ϋ ϋ ϋ n n n 1.1 ϋ I I I I ϋ I I ' 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 83 82twf. doc/O 1 2 A8 B8 C8 D8 ^_ 經濟部智慧財產局員工消費合作社印製 申請專利範圍 當該黏著層之材質係爲鋁時，則在進行該第二蝕刻製程 時，該黏著層的蝕刻劑係含有磷酸及醋酸。 92·如申請專利範圍第72項所述之凸塊製程，其中 該些焊塊的材質必須要與該第一球底金屬層的材質不易互 溶。 93. —種凸塊製程，用以製作複數個凸塊於一晶圓之 一主動表面上的空間中，該凸塊製程包括： 形成一第一球底金屬層到該晶圓之該主動表面上的 空間中； 形成一第二球底金屬層到該第一球底金屬層上； 將部份之該第二球底金屬層去除，而暴露出該第一 球底金屬層； 將至少一焊塊植入到該第二球底金屬層上； 進行一迴焊製程；以及 在進行該迴焊製程之後，再將暴露於外之該第一球 底金屬層去除，而殘留位在該第二球底金屬層下之該第一 球底金屬層。 94. 如申請專利範圍第93項所述之凸塊製程，其中 在進行將暴露於外之該第一球底金屬層去除之後，還包括 進行一迴焊製程。 95. 如申請專利範圍第93項所述之凸塊製程，其中 形成該第二球底金屬層到該第一球底金屬層上的步驟包 括： 形成一阻障層到該第一球底金屬層上；以及 形成一融合層到該阻障層上。 33 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 536766 83 82twf. doc/O 1 2 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一 96.如申請專利範圍第95項所述之凸塊製程，其中 該阻障層之材質係爲鎳釩合金。 〃 如申請專利範圍第96項所述之凸塊製程，係以 蝕刻的方式將部份之該第二球底金屬層去除，其 層的蝕刻劑係含有硫酸。 、"" 98·如申請專利範圍第97項所述之凸塊製程，其中 j室溫的條件下，利用1%〜98%的硫酸來蝕刻該阻障層， 當該組障層的厚度介於2,000埃到4,000埃時，其蝕刻時 間要超過2個小時。 ' 99。如申請專利範圍第97項所述之凸塊製程，其中 在80 C以上的溫度條件，利用1Q/。〜98%的硫酸來蝕刻 δ亥阻障層，當該阻障層的厚度係介於2〇〇〇埃到4〇⑼埃之 間時，其蝕刻時間要超過2個小時。 !〇〇·如申請專利範圍第97項所述之凸塊製程，其中 在進行該第一蝕刻製程時，係利用電化學蝕刻的方式進行 蝕刻，其係通以0.001〜0.02A/cm2的電流密度，在室溫的 條件下，利用10%的硫酸來蝕刻該阻障層，當該阻障層的 厚度係介於2000埃到4000埃之間時，其鈾刻時間約爲2〇 秒到110秒之間。 101·如申請專利範圍第96項所述之凸塊製程，其中 在進行該第一蝕刻製程時，該阻障層的蝕刻劑係爲稀釋後 的磷酸。 一 1〇2·如申請專利範圍第95項所述之凸塊製程，其中 Μ融㈡層之材質係選自於由銅、銷及金所組成之族群中的 一種材質。 34 本紙張尺度適用中國國豕杯準（CNS)A4規格（210 X 297公釐） --------------------t---------線--Awl (請先閱讀背面之注意事項再填寫本頁) 536766 A8 B8 83 82tWfd〇C/〇12 _D8 六、申請專利範圍 103.如申請專利範圍第1〇2項所述之凸塊製程，係 以蝕刻的方式將部份之該第二球底金屬層去除，其中當該 融合層之材質係爲銅時’則該融合層的餓刻劑係含有氫氧 化銨及過氧化氫。 104·如申請專利範圍第1〇2項所述之凸塊製程，係 以鈾刻的方式將部份之該弟一球底金屬層去除，其中當該 融合層之材質係爲銅時，則該融合層的蝕刻劑係含有硫酸 鉀及甘油。 1〇5.如申請專利範圍第93項所述之凸塊製程，其中 該第一球底金屬層係爲一黏著層5其材質係選自於由欽、 鈦鎢合金、銘及絡所組成之族群中的一種材質。 106·如申請專利範圍第105項所述之凸塊製程，係 以蝕刻的方式將暴露於外之該第一球底金屬層去除，其中^ 當該黏著層之材質係爲鈦鎢合金時，則該黏著層的触刻劑 係含有雙氧水、乙二胺四乙酸及硫酸鉀。 1〇7·如申請專利範圍第105項所述之凸塊製程，係 以蝕刻的方式將暴露於外之該第一球底金屬層去除，其中 當該黏著層之材質係爲鉻時，則該黏著層的蝕刻劑係^有 氯化氫。 108.如申請專利範圍第105項所述之凸塊製程，係 以蝕刻的方式將暴露於外之該第一球底金屬層去除，其中 當該黏著層之材質係爲鈦時，則該黏著層的蝕刻劑係含有 氫氧化銨及雙氧水。 μ 109·如申請專利範圍第1〇5項所述之凸塊製程，係 以鈾刻的方式將暴露於外之該第一球底金屬層去除，其中 35 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------------------訂--------I I —^WI (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 536766 Α8 Β8 83 82twf. doc/O12 Qg 六、申請專利範圍 當該黏著層之材質係爲鈦時，則該黏著層的蝕刻劑係含有 氫氧化銨及雙氧水。 110.如申請專利範圍第105項所述之凸塊製程，係 以蝕刻的方式將暴露於外之該第一球底金屬層去除，其中 當該黏著層之材質係爲鋁時，則該黏著層的蝕刻劑係含有 磷酸及醋酸。 111·如申請專利範圍第93項所述之凸塊製程，其中 該焊塊的材質必須要與該第一球底金屬層的材質不易互 溶。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW091102775A 2002-02-19 2002-02-19 Bump process TW536766B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091102775A TW536766B (en) 2002-02-19 2002-02-19 Bump process
US10/063,574 US6716739B2 (en) 2002-02-19 2002-05-03 Bump manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091102775A TW536766B (en) 2002-02-19 2002-02-19 Bump process

Publications (1)

Publication Number Publication Date
TW536766B true TW536766B (en) 2003-06-11

Family

ID=27731871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091102775A TW536766B (en) 2002-02-19 2002-02-19 Bump process

Country Status (2)

Country Link
US (1) US6716739B2 (zh)
TW (1) TW536766B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521406B (en) * 2002-01-07 2003-02-21 Advanced Semiconductor Eng Method for forming bump
US20030146191A1 (en) * 2002-02-07 2003-08-07 Ho-Ming Tong Etching method for nickel-vanadium alloy
TW521359B (en) * 2002-02-20 2003-02-21 Advanced Semiconductor Eng Bump fabrication process
US20050045697A1 (en) 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
US20080003803A1 (en) * 2006-06-30 2008-01-03 Pei-Haw Tsao Semiconductor package substrate for flip chip packaging
US7727876B2 (en) * 2006-12-21 2010-06-01 Stats Chippac, Ltd. Semiconductor device and method of protecting passivation layer in a solder bump process
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers

Also Published As

Publication number Publication date
US6716739B2 (en) 2004-04-06
US20030157789A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
TWI239578B (en) Manufacturing process of bump
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
TWI261329B (en) Conductive bump structure of circuit board and method for fabricating the same
JP2006278551A (ja) 半導体装置及びその製造方法
TW200525669A (en) Semiconductor device and method of fabricating the same
US20060223313A1 (en) Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
TW530402B (en) Bump process
TWI244152B (en) Bumping process and structure thereof
JP2009124130A (ja) 半導体チップに形成される銅柱−錫バンプ及びその形成方法
JP2010272737A (ja) 半導体装置の製造方法
TW536766B (en) Bump process
TWI223882B (en) Bumping process
TWI273639B (en) Etchant and method for forming bumps
TWI304253B (en) Flip chip bga process and package with stiffener ring
TW521359B (en) Bump fabrication process
TW525284B (en) Bump process
JP3457926B2 (ja) 半導体装置およびその製造方法
US20120126397A1 (en) Semiconductor substrate and method thereof
JP4937623B2 (ja) 半導体装置の製造方法
TW498529B (en) Flip chip packaging and the processing thereof
TW556293B (en) Bump process
JP2005268442A (ja) 半導体装置およびその製造方法
TW444258B (en) Manufacturing method of printed bump on semiconductor wafer or substrate
TW466655B (en) Flip chip and the manufacturing process thereof
JP2006073888A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent