TW536740B - Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers - Google Patents

Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers Download PDF

Info

Publication number
TW536740B
TW536740B TW091104589A TW91104589A TW536740B TW 536740 B TW536740 B TW 536740B TW 091104589 A TW091104589 A TW 091104589A TW 91104589 A TW91104589 A TW 91104589A TW 536740 B TW536740 B TW 536740B
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
material layer
semiconductor structure
binary metal
Prior art date
Application number
TW091104589A
Other languages
English (en)
Inventor
Zhiyi Yu
Ravindranath Droopad
William Ooms
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW536740B publication Critical patent/TW536740B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

536740 A7 B7 五、發明説明（1 ) 本申請案已在美國申請為專利申請號碼09/842734號，申 請曰期為西元2001年四月26曰。 發明領域 本發明一般而言與半導體結構和裝置及其製造方法有關 ，更明確言之，係與半導體結構和裝置，以及包含一在雙 氧化物上方之高品質單晶材料層的半導體結構、裝置和積 體電路有關。 裝 發明背景 半導體裝置典型上包含多層導電層、絕緣層和半導體層 。此種層的理想性質通常會隨該層的結晶度而改進。例如 ，當半導層的結晶度增加時，其電子遷移率和能帶間隙會 改進。同樣地，導電層的自由電子濃度，以及絕緣或介電 層的電子電荷位移和電子能量可復原性，會隨著這些膜的 結晶度增加而改進。
許多年來，已有人嘗試在一異質基板，例如矽（Si)上生長 各種單石性薄膜（例如GaAs)。然而，為達到各種單石性層 的最佳特性，吾人希望有高結晶品質的單晶膜。例如，已 有人嘗試在諸如鍺、矽和各種絕緣體這些基板上生長和種 單晶層。一般而言，由於主晶體與長成晶體之間的晶格常 數不匹配，以及長成晶體使所產生的單晶材料層的結晶品 質低劣，因此這些嘗試並不成功。 在達成單晶材料層之高結晶品質的努力中，有人提議在 基板與單晶材料層之間使用由鈣鈦礦氧化物（例如SrTi03層） 形成的單一過渡層，俾於矽基板上生長此種層。然而，使 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 536740 A7
用舞鈥礦層在單晶材料層上方生長會造成幾項挑戰。首先 ’由於氧的空洞，理想配比的鈣鈦礦材料典型上具有半導 體的性質。此外，矽基板與約鈦礦層之間的介面具有一可 忽略的導電能帶偏移，因此本質上蕭特基電子漏電流很大 。第二’由於鈣鈦礦之單元晶胞的結晶構造，當其沈積於 基板上時，會造成階梯高度不匹配的問題，生長中的鈣鈦 礦層相對於基板晶格單元晶胞旋轉4 5。時，該層與基板之間 的平面上晶格常數不匹配值可相當小，例如鈥酸鐵與碎之 間為1.7%。然而，45。平面上晶格單元晶胞旋轉並不會降低 沿著成長（垂直）方向上的晶格常數不匹配值，階梯邊緣處仍 存在著很大的階梯高度不匹配，在單晶膜上方的初始成核 與成長期間會造成缺陷。第三，鈣鈦礦表面可能會以丁卜〇 及Sr-Ο鍵終結。以不同的氧化物鍵結會妨礙隨後高品質單 晶結構的成長。 若能以成本得到高品質單晶材料製成的大面積薄膜，則 可有利地在其中製造和種半導體材料，或以低成本使用該 膜，其成本較從一半導體材料的塊材晶圓，或從在一半導 體材料塊材晶圓上以此種材料製成之磊晶膜開始製造的成 本低廉。此外’若能從一塊材晶圓（例如矽晶圓）開始，實現 一由咼品質單晶材料製成的薄膜，則吾人可達成一利用矽 與咼品質單晶材料兩者之最佳性質的積體裝置結構，同時 呈現最低的漏電流。 因此，目前存在對在一應力釋放層上的高品質單晶膜或 層，以及製造此種結構之製程的需求。易言之，目前有提 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公嫠ϊ 536740 A7
供早晶基板形成之需求’此基板與高品質單材料層相容， :可達成真正的二維生長’而形成具有與下方基板相同晶 成早晶膜的高品f半導體結構、裝置和積體電 路、°此單晶材料層可由-半導體材料、-複合半導體材料 ,以及其他型的材料，例如金屬與非金屬。 此外，目前存在對於一種半導體結構的需求，此種 具有：品質的單晶材料層’並呈現低電子漏電流。 目前更進-步存在對於一種半導體結構的需求，此 利用在-單晶基板上方，且由二元金屬氧化物材料形相 過渡層，以形成高品質的半導體結構、裝置和積體電路。 圖示簡單說明 本發明將藉由附圖中的範例予以說明，但不限於這 例，圖中類似的參考號碼代表類似的元件，且其中： 圖1-3概要地顯示根據本發明示範性具體實施 構的橫截面。 〈衮置結 圖4以圖形顯示可達到之最大膜厚，以及主晶體與 士 晶狀覆蓋層間晶格常數不匹配值之間的關係； w 圖5 AoD概要地顯示根據本發明另一具體實施例之裝 構形成的橫截面；及 〜 圖6A-6C概要地顯示根據本發明的裝置結構，其又—農触 實施例形成的橫截面。 ” 熟練的技術人員將理解圖中的元件係基於簡明清晰之目 的而繪出，且未必按比例繪製。例如，圖中某些元件 寸可能相對於其他元件予以誇大，俾有助於增進對本發明 -6- 本紙張尺度t S ®豕標準(CNS) A4規格(210X297公董) 536740
之具體實施例的瞭解。 本發明的詳細說明 圖1概要地顯示根據本發明某一具體實施例之半導體結構 10， % ，、一部份的橫截面。半導體結構10包含一單晶基板12 一 70金屬氧化物材料層14和一單晶材料層16。在此上 下中’術語”單晶”將具有半導體工業内常用的意義。此術 "吾應指為單晶或大致上為單晶之材料，且應包括那些具有 相两；/量之缺陷（例如通常在半導體工業中常見之矽、鍺、 ♦入錯的w合物製成之基板及此種材料之羞晶層中發現的 錯位及類似情況）的材料。 根據本發明的某一具體實施例，結構1〇亦包含一位於基 板12與二疋金屬氧化物層14之間的非晶形中間層18。結構 1〇可能亦包含在二元金屬氧化物層14與單晶材料層16之間 的一樣板層20。如以下更完整的解釋，樣板層有助於啟始 單晶材科層在二元金屬氧化物層上的生長。非晶形中間層 18 $助於減緩二元金屬氧化物層内的應力，而且這樣可協 助高結晶品質二元金屬氧化物層的生長。 根據本發明的某一具體實施例，基板12為一單晶半導體 或複合半導體晶圓，最好具有大直徑。例如，晶圓可由週 期表第IV族元素中的材料製成，且最好為IVB族的材料乂第 IV族+導體材料的範例包括矽、鍺、混合的矽和鍺、混合 的矽和碳、混合的矽、鍺、碳及類似材料。基板12理想上 為一含碳或鍺的晶圓，且最好為半導體工業中使用的高品 質單晶矽晶圓。晶圓12可選擇性地包含多個材料層，俾使 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 536740
合成基板可符合各種半導體裝置應用的品質、效能及製造 要求。 ° 在本發明的另一具體實施例中，基板12可包含一（〇()1)指 向，並沿著（110)方向切割下來的第IV族材料。材料在一錯 切Si(00 1)基板上的生長在此技藝中為人所知。例如，在 2001年3月21日頒發給Fitzgerald等人的美國專利第 6,〇39,803號（該專利以引用方式併入此處）係針對矽一鍺層 與鍺層在錯切之si(ooi)基板上的生長。基板12可在沿^ (110)方向大約2度到6度的範圍内被切割下來。錯切的第IV 族基板可減少錯位，並改進隨後長成之層丨6的品質。 二兀金屬氧化物層14最好由一鹼土金屬氧化物（屬於Am〇n 的一般形式，其中A為一鹼土金屬）構成，並針對其與下方 之基板及與上方之單晶材料層間的晶體相容性加以選擇。 適合做為一元金屬氧化物層的材料包括（但不限於）氧化鋇 (BaO) '氧化鳃（Sr0)、氧化鎂（Mg〇)、氧化鈣（Ca〇)、氧化 锆（Zr〇2)、氧化鈽（Ce〇2)、氧化镨（Pr〇2)及以氧化釔穩定之 氧化锆（ysz)。二元金屬氧化物層14最好由最好由Ba〇或 BaO與SrO的混合物構成。另外，二元金屬氧化物層14亦可 包έ任何驗土金屬氧化物之混合物的氧化物（屬於AxBy〇z 的一般形式，其中A和B為鹼土金屬），例如（Ba，Sr)〇。二元 金屬氧化物層14的厚度可能在大約2到1 〇〇奈米的範圍内。 由於二元金屬氧化物層14的晶體結構，當其以磊晶方式在 一基板12上長成時，可能會形成相對於鈣鈦礦材料而言較 平坦的表面，因此並不會出現如鈣鈦礦材料所呈現的階梯 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
訂
k 536740 A7 ____B7 五、發明説明（6~~) " — 高度不相容的問題。此外，為達成層14與基板12的晶格常 數大致上相符，二元金屬氧化物層14的指向在基板12上並 不需要旋轉，鈣鈦礦沉積於基板丨2上時則需要。二元金屬 氧化物層丨4也可能對FET應用有利，因為它是較鈣鈦礦氧化 層優良的絕緣體。此外，二元金屬氧化物層14亦可做為較 鈣鈦礦氧化層優良的擴散障礙。 根據本發明的另一具體實施例，非晶形中間層1 8係於層 14生長期間，藉由基板12的氧化，而在基板丨2上基板12與 生長中之一元金屬氧化物層14間的界面處長成。非晶形中 間層可用來減緩原本可能因為基板與二元金屬氧化物層之 晶格常數的差異，而發生於單晶二元金屬氧化物層内的應 力。此處所使用的晶格常數是指在表面平面所測得之單位 晶胞原子間的距離。若此種應力不由非晶形中間層減緩， 應力弛緩可能會造成二元金屬氧化物層晶體結構内的缺陷 。二元金屬氧化物層晶體結構内的缺陷接著又會使單晶材 料層16内難以達到高品質的晶體結構，該層可能包含一半 導體結構、一複合半導體材料，或其他類型的材料，例如 金屬或非金屬。 吾人可選擇對於特殊結構或應用而言為理想的單晶材料 層16。例如，單晶材料層16可能包含一複合半導體，該複 合半導體可從ΙΠΑ和VA族元素（III-V族半導體化合物）、混 合III-V化合物、II(A4B)與VIA族元素（II_V#導體化合物) 及混合II-VI化合物中的任何一種選擇，如某一特殊半導體 結構所需。範例包括砷化鎵（GaAS)、砷化鎵銦（GaInAS)、碎 * 9 -
536740 A7 B7 五、發明説明（7 化鎵鋁（GaAlAs)、磷化銦（InP)、硫化鎘（Cds)、碲化鎮采 (CdHgTe)、磁化鋅（ZnSe)、硒化鋅硫（ZnSSe)、晒化錯 (PbSe)、碲化鉛（PbTe)、硫硒化鉛（PbsSe)和類似材料。然 而單晶材料層16也可能包含在形成半導體結構、裝置及/或 積體電路時使用的其他丰導體材料、金屬、氧化物或非金 屬材料。 樣板20的適當材料討論於下。合適的樣板材料會在選定 的位置上，與二元金屬氧化物層14的表面形成化學鍵結， 並提供單晶材料層16成核及磊晶成長的位置。使用樣板層 20時，其厚度為大約1到1〇個單層。 圖2概要地顯示根據本發明另一示範性具體實施例之半導 體結構24 ’其一部分的橫截面圖。結構24類似結構1 〇，但 結構24包含一非結晶形層22，而非二元金屬氧化物層14和 非結晶形介面層1 8。 吾人可用與以上所述類似的方式，先形成一二元金屬氧 化物層及一非晶形中間層，而形成非結晶形層22。然後在 單晶二元金屬氧化物層14上方形成單晶材料層ι6(以磊晶生 長法）。然後二元金屬氧化物層將經歷一退火製程，使單晶 二元金屬氧化物層轉變成一非結晶形層。以此種方式形成 的非結晶形層22包含來自二元金屬氧化物層和中間層的材 料，該非結晶形層可能會混合，也可能不會。因此，層22 可能包含一層或二層。基板12與單晶材料層16間之非結晶 形層22的形成減緩了層12與16之間的應力，並提供真正相 容的基板’供隨後處理之用。例如在退火前，可在二元金 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 536740 A7 ___ _ B7 五、發明説明（8 ) 屬氧化物層14上以磊晶方式生長由一單晶材料層16構成的 高品質薄膜。退火後，單晶材料層16可繼續以磊晶方式生 長至適合吾人想要之應用的厚度。如此一來，由於層16與 14間之晶袼常數不匹配引起的應力可以減緩，其結果為高 品質的單晶材料層16長成至吾人想要的厚度。二元金屬氧 化物層14被用來形成非結晶形層22時，由於二元金屬氧化 物需要的步驟較少，且非結晶化的溫度較鈣鈦礦氧化物材 料低，故較鈣鈦礦氧化層為有利。 圖3顯示一根據本發明另一具體實施例之半導體結構3〇 , 其一部分的橫截面圖。結構30包括一單晶基板32、一在基 板32上方的應變性二元金屬氧化物疊層44，以及一在應變 性二元金屬氧化物疊層44上方，並以磊晶方式生長的單晶 材料層38。二元金屬氧化物疊層包括一在基板32上方，並 以蟲晶方式生長的第一二元金屬氧化物層34，以及一在第 一二元金屬氧化物層34上方，並以磊晶方式生長的第二二 元金屬氧化物層36。在另一示範性具體實施例中，結構3〇 可能具有在第一二元金屬氧化物層34與基板32之間形成的 非晶形中間層40。在又一具體實施例中，結構30可能具有 在第二二元金屬氧化物層36與單晶材料層38之間形成的樣 板層42。基板32可能是由與上述基板12(參閱圖1和圖2)相同 的材料構成，但最好由矽構成。單晶材料層38可能是由與 上述單晶材料層16相同的材料構成。此外，非晶形中間層 40可能是由與上述非晶形中間層丨8相同的材料構成，且樣 板層42可能是由與針對樣板層2〇所描述的相同材料構成。 -11 - 本紙張尺度適财@ S家標準(CNS) M規格(咖x S97公爱) 536740 發明説明（ 第一二元金屬氧化物層34可能是由上 中的任r種所構成，且其厚度可=::: 一：米的範圍内。第二二兀金屬氧化物層36可能是由上述 二兀金屬氧化物層14之材料中的任何一種所構成，且其晶 格吊數與第一二元金屬氧化物層34的晶格常數不同。第二 二元金屬氧化物層36的厚度可能在大約奈米的範圍: 。由於第一和第二二元金屬氧化物層的晶格常數不同，故 各層之間與各層之内，在基板32與第一二元金屬氧化物層 34<間，及/或第二二元金屬氧化物層％與單晶材料層列之 間會造成應力。例如，若單晶材料層38係由砷化鎵（GaAs) 構成’則第一二元金屬氧化物層34可能由BaO構成，第二二 元金屬氧化物層36可能由SrO構成。GaAs的晶格常數為 5.633埃，BaO的晶格常數為5.542埃；因此BaC^GaAs的晶 格匹配甚為密切。由於SrO的晶袼常數為5· 160埃，與BaO的 晶格常數不同，因此會產生一應變性二元金屬氧化物疊層 。此一應力有助於將彎曲或偏斜缺陷局部化於二元金屬氧 化物層之内，對高品質單晶材料層3 8的生長有幫助。 雖然圖3中所示的應變性二元金屬氧化物疊層44具有兩層 二元金屬氧化物層，吾人將瞭解疊層44可具有適合吾人希 望之應用的任何層數的二元金屬氧化物層。 下列非限定性的說明性範例說明在本發明各種不同具體 實施例的結構10、24和30中有用之材料的各種組合。這些 範例僅為說明性質，且吾人意圖並非為本發明將限定於這 些示範性範例。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 536740 五、發明説明（1〇 ) 範例1 範例1為一圖丨所示之結構10的示範性具體實袍例。單日 基板22為一指向為(100)方向的矽基板。矽基 曰: k互補性金屬氧化物半導體（CM0S)積體電路時常用的矽 基板，其直徑大约為200〜300奈米。本發明的此—具體實施 例，二元金屬氧化物層14為一由Ba0單晶層，非晶形中間： 18為一在矽基板與二元金屬氧化物層層之間形成的矽氧/匕 物層（SiOx)。二元金屬氧化物層的厚度可為大约2〜5奈米的 範圍内。矽氧化物構成之非晶形中間層的厚度可為大約〇弘 5奈米，且其厚度最好為大約1至2奈米。 根據本發明的此一具體實施例，單晶材料層16為一由 GaAs或砷化鋁鎵（A1GaAs)製成的複合半導體層，其厚度為 大約為1奈米到大約100微米，且其厚度為大約〇·5微米到ι〇 微米。一般而言，厚度視製備該層的應用而定。為促進 GaAs或AlGaAs在單晶氧化物上的磊晶生長，吾人覆蓋二元 金屬氧化物層，而形成一樣板層。樣板層最好為一 1-1〇單 層的 Ba-As、Ba-0-As、Ba-Ga-Ο或 Ba-Al-Ο。 範例2 本發明的此一具體實施例為圖2所示結構24之一範例。基 板12、樣板層20和單晶材料層16可能與以上關於範例1之描 述相同。 非晶形層22為一非晶形氧化物層，由非晶形中間層材料（ 例如上述層1 8的材料）與二元金屬氧化物層材料（例如上述層 14的材料）的組合適當地形成。例如，非晶形層22可能包含 -13- 本紙張尺度通用中國國家標準(CNS) A4規格(210 X 297公釐） 536740
SiOx與BaO的組合，在—退火製程期間，兩者至少會部份組 合或混合，而形成非晶形氧化物層22。 、非晶形層22的厚度可能隨應用不㈤*改變，且可能取決 於諸如層22的理想絕緣性質、構成層16之單晶材料的類型 及類似因素。根據本具體實施例之一範例性特色，層22的 厚度大約為2奈米到大約丨⑽奈米，最好為大約2_1〇奈米， 若為大約5 - 6奈米則更為理想。 範例3 本發明的此一具體實施例為圖3所示結構3〇之一範例。單 晶基板32可能為一指向（100)方向的矽基板。樣板層“可^ 由用於描述樣板層20的任何一種材料形成。單晶材料層列 可能由GaAs形成。此外，基板32與單晶材料層38之間有一 應變性疊層44形成。在某一具體實施例中，應變性疊層料 係於非晶形中間層40與樣板層42之間形成。應變性疊層44 具有一第一二元金屬氧化物層34和一第二二元金屬氧化物 層36。第一二元金屬氧化物層34可能由Ba〇形成，其晶格常 數與上方的GaAs密切匹配。第二二元金屬氧化物層％可能 由sr〇組成，其晶格常數與第一二元金屬氧化物層不同。由 於第一與第二二元金屬氧化物層之晶格常數間的差異，在 第一與第二二元金屬氧化物層内及/或之間、第二二元金屬 氧化物層與單晶材料層的界面處、及/或第一二元金屬氧化 物層與基板的界面處可能會產生應力。此應力的作用為·· 將缺陷吸引到二元金屬氧化物層，使一高品質的單晶材料 層38得以生長。非晶形中間層40為一以匕層，在矽基板與 ___ -14- 本紙張尺度適財S S家標準(CNS) A4规格(21G X 297公釐）— "" -—----- 536740 A7 B7 五、發明説明（12
BaO二元金屬氧化物層之間的界面處形成。非晶形中間層40 可用來妥協矽基板與BaO層之間的晶格常數不匹配。 圖4以圖形顯示高結晶品質之長成晶體所能達到的厚度與 主晶體及長成晶體間晶格常數不匹配值的函數關係。曲線 50顯示高結晶品質材料的界限。曲線50右邊的區域代表形 成的層有很多缺陷。若晶格常數不匹配值為零，理論上吾 人可以在主晶體上生長無限厚的高品質磊晶層。晶格常數 不匹配值增加時，可達成之高品質結晶層的厚度會迅速減 少。例如，主晶體及長成晶體間晶格常數的不匹配值若在 大約2%以上，即無法達成20奈米以上的單晶磊晶層，此可 做為一參考點。 以下的範例說明根據本發明之一具體實施例，用於製造 半導體結構（例如圖1所繪之結構）的製程。該製程開始時會 先提供一含矽或鍺的單晶半導體基板。根據本發明的某一 較佳具體實施例，半導體基板為—具有（⑽)指向的碎晶圓 。基板的指向最好在軸上，或最多偏離指向（11〇)方向的拿 大約以。。半導體基板至少一部份具有一赤裸表面… 基板的其他部份可能包含其他結構，如以下所述。這㈣彳 術語”赤裸”是指該部份基板的表面已加以清潔，俾除去扫 ::化物、;亏染物或其他異物。如眾所周知，未裸㈣友 ΐ二二且很快就形成原生的氧化物。吾人意圖使術詞 亲裸包含此種原生氧化物。吾人也可能刻意 板上生長一薄氧化矽，不過此種長 導8^ 土 明的製程中並非必要。為了在的在根據本發 為了在早晶基板上以县晶方式生長
本紙張尺度適用中®國家標準(CNS) Α4規格(21〇 536740 A7 ——----------—_ B7 五、發明説明（13 ) 單晶氧化層，必須先除去原生氧化層，露出下方基板的 晶體結構。下列製程最好以分子磊晶法（MBE)進行，不過根 據本發明，亦可使用其他磊晶製程。吾人可在一 MBE儀器 中熱此積一薄層的鳃、鋇、鳃與鋇之組合' 或其他鹼土金 屬或鹼土金屬的組合，以除去原生氧化物。在使用锶的情 況下，接著基板會被加熱到大約750CC的溫度，讓鳃與原生 氧化矽層反應。锶的作用為將氧化矽還原，留下不含氧化 物的矽表面。如此產生的表面可能呈現有序的2xl結構。若 在製程的此一階段未達到有序的2x i結構，該結構可能會與 更多的鳃接觸，直到得到有序的2x丨結構。有序結構形成上 方的單晶氧化物層有序成長的樣板。此樣板提供一上方之 層成核及形成結晶成長所需的化學和物理性質。 根據本發明的另一具體實施例，吾人可在低溫下藉由 MBE在基板表面上沉積一鹼土金屬氧化物（例如氧化鳃、氧 化鐵鋇或氧化鋇），隨後將該結構加熱到大約75〇(3(：的溫度 。在此溫度下’氧化鳃與原生氧化矽之間會發生固態反應 ，使原生氧化矽還原，留下有序的2xl結構。這再度形成隨 後有序單晶氧化層成長的樣板。 根據本發明的某一較佳具體實施例，從基板表面除去氧 化碎之後，基板會被冷卻到範圍大約2〇〇_3〇〇°C的溫度，並 以分子束磊晶法（MBE)在基板上以磊晶方式生長一層氧化鋇 (BaO)。MBE製程開始時，會以氧氣清潔MBE儀器，並開啟 儀器的開關門，使一鋇源露出。氧化鋇開始生長之後，氧 氣的分壓會被增加到初始的最小值之上。氧氣的過度壓力 ___ -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 536740 A7 _________B7 五、發明説明（14~ 會造成下方基板與生長中的氧化鋇之間的界面處長出非晶 形$化碎層。由於氧透過生長中的氧化鋇層擴散到界面處 (在該處氧會與下方基板表面的矽反應），造成氧化矽層的生 長。非晶形氧化矽中間層可減輕原先可能由於矽基板與生 長中的晶體間晶格常數的微小不匹配而存在於氧化鋇層中 的應力。氧化鋇將生長為一有序單晶，而不需相對於下方 基板的有序晶體結構旋轉其晶體指向。 氧化鋇生長到吾人希望的厚度之後，吾人將以一樣板層 覆蓋單晶氧化鋇，此樣板層有助於隨後由吾人所需之單晶 材料製成的磊晶層的成長。例如，為了隨後由GaAs製成之 單晶複合半導體材料層的生長，氧化鋇單晶層的MBE生長 時’吾人可用1 -2層的鋇單層來終止成長，以覆蓋之β此覆 蓋層形成之後’吾人沉積坤’以形成一 Ba-As鍵或Ba-0-As 鍵。兩者中的任何一個均可形成沉積與形成坤化鎵單晶層 的適當樣板。樣板形成之後，吾人接著引入鎵，俾與坤反 應’ GaAs即形成。另外，亦可在覆蓋層上沉積鎵，形成Ba_ O-Ga鍵，接著引入砷，俾與鎵形成（jaAs層。因為氧化鋇很 容易與濕氣及二氧化碳反應，而形成氫氧化物與碳酸鹽， 故在GaAs層沉積之前，吾人希望限制氧化鋇層在周遭大氣 内暴露的面積。 吾人可生長一二元金屬氧化物層，在基板12上形成一非 晶形氧化層，並於二元金屬氧化物層上生長薄層的單晶材 料，而形成圖2所示的結構24，如以上所述。然後二元金屬 氧化物層及非晶形氧化層可接受一足以使二元金屬氧化物 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 536740 A7 ____ B7 _ 五、發明説明（15 ) 層的晶體結構從單晶改變成非晶形的退火製程，而形成一 非晶形層，使得非晶形氧化層與目前之非晶形二元金屬氧 化物層的組合形成單一的非晶形氧化層22。接下來，該單 晶材料層可進一步生長至適合所需應用的厚度。 根據此具體實施例的某一特點，吾人使基板丨2、二元金 屬氧化物層、非晶形氧化層與單晶材料層接受一快速熱退 火製程，其峰值溫度為大約7〇〇。(：到大約1000°C ,製程時間 為大約5秒到大約1 〇秒。然而，吾人亦可運用其他合適的退 火製程’俾根據本發明，將二元金屬氧化物層轉變成非晶 形層。例如，吾人可使用雷射退火、電子束退火或”傳統的 ”熱退火製程（在適當環境下）形成層22。 以上所述的製程說明一種藉由分子束磊晶法形成一半導 體結構的製程’該結構具有一矽基板、一二元金屬氧化物 層及一含GaAs的單晶材料層。此製程可藉由化學氣相沉積 (C VD)、有機金屬化合物氣相沉積（m〇CVD)、遷徙增強蟲 晶法（MEE)、原子層磊晶法（ale)、物理氣相沉積（PVD)、 化學溶液沉積（CSD)、脈沖雷射沉積（PLD)或類似製程來實 行。此外，藉由一類似製程，吾人可在單晶二元金屬氧化 物層上 >儿積其他的單晶材料層，包括其他的hi·v或Η·vi單 晶複合半導體、半導體、金屬和非金屬。 根據本發明另一具體實施例之裝置結構的形成，其截面 圖概要地顯示於圖5A-5D。與先前所述和圖1_3相關的具體 實施例類似，本發明的此一具體實施例涉及利用單晶氧化 物的磊晶成長形成一相容性基板的製程，例如先前關於圖叉 -18- 本紙張尺度適财® ϋ家標準(CNS) A视格(21GX 297公釐) ""' ----- 536740 A7
_______BY 五、發明説明（16 ) 和3所描述之二元金屬氧化物層及先前關於圖2所描述之非 晶型層22的形成，以及樣板層的形成。然而圖5Α·5Ε)所示的 具體實施例利用一含有界面活性劑的樣板層，以促進逐層 的卓晶材料生長。 現在來看圖5Α，由於基板80在層82生長期間的氧化，有 一非晶形中間層84在基板80與一生長中的單晶二元金屬氧 化物層82間之界面處的基板8〇上生長。層82可能含有先前 所述圖1中層14之材料中的任何一種，並含有先前所述圖2 中層22之化合物（從圖i内參考的層14和18形成）中的任何一種 〇 加入樣板層90之後，吾人使用一以總（§r)終結之表面 (在圖5A中以剖面線表示）生長層82，該樣板層包含一界面 活性劑層86與覆蓋層88，如圖5B和5C所示。界面活性劑層 86可能含有（但不限於此）諸如八卜In、Bi及Ga等金屬，但將 視層82與上方單晶材料層的成分而定，俾獲得最佳結果。 在一示範性具體實施例中，吾人使用鋁（A1)做為界面活性劑 層86，其作用為改變層82的表面和表面能量。界面活性劑 層86最好如圖5C所示，藉由MBE法以磊晶方式在層82上方 生長到一個或兩個單層的厚度，不過吾人亦可執行其他磊 晶製程，包括 CVD、MOCVD、MEE、ALE、PVD、CSD、 PLD或類似技術。 接下來，界面活性劑層86與一第V族元素（例如坤）接觸， 以形成覆盍層88，如圖5(：所示。界面活性劑層86亦可與一 些材料接觸，以產生覆蓋層88，.例如包括（但不限於）As、p -19- 本紙張尺度適用中國國家標準(CNS) A4規格(2l〇x 297公釐) 536740 A7 B7 五、發明説明（17 ) 、Sb和N的元素。界面活性劑層86與覆蓋層88會化合而形成 樣板層90 然後吾人透過MBE、CVD、MOCVD、MEE、ALE、PVD 、CSD、PLD或類似技術沉積單晶材料層92(在本範例中為 諸如GaAs的複合半導體），而形成圖5D所示的最終結構。 根據本發明之裝置結構的另一具體實施例的形成，其截 面圖概要地顯示於圖6A-6C。此具體實施例包含一相容性層 ，其功能為一使用窗格型或Zintl型鍵結的過渡層。更特別 言之，此具體實施例利用一介金屬樣板層降低材料層間之 界面的表面能量，因而可進行二維的逐層生長。 圖6A所示的結構包含一單晶基板1〇2、一非晶形中間層 106和一二元金屬氧化物層104。非晶形中間層106可能如先 針對圖1所描述，在基板102與二元金屬氧化物層104之界面 處的基板102上生長。二元金屬氧化物層104可能含有先前 針對圖1中之二元金屬氧化物層14所描述之材料中的任何一 種。在一示範性具體實施例中，層104可能由BaO形成。基 板102最好為矽，但亦可含有先前針對圖1和2中之基板所描 述之材料中的任何一種。 有一樣板層108在二元金屬氧化物層104上方沉積，如圖 6B所示，且最好包含一Zintl-型物相的材料薄層，此材料係 由具有高度離子性質的金屬和準金屬組成。如先前所述的 具體實施例，樣板層108係經由MBE、CVD、MOCVD、 MEE、ALE、PVD、CSD、PLD或類似技術沉積，而達到一 個單層的厚度。樣板層108的功能為一具有無方向性鍵結， -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 536740 A7 B7 五、發明説明（18 ) 但為高結晶度的”軟”層，可吸收在晶格常數不匹配的各層 間產生的應力。樣板108的材料可能包含（但不限於）含Si、 Ga、In 和 Sb 的材料，例如 AlSr*2、（MgCaYb)Ga2、 (Ca，Sr，Eu，Yb)In2、BaGe2As和 SrSn2As2。 有一單晶材料層no以磊晶方式在樣板層108上方生長， 而達到圖6C所示的最終結構。一特定範例為：可使用SrAl2 層做為樣板層108，並於8『八12上方生長一合適的單晶材料層 110，例如一複合半導體材料GaAs。Al-As(來自GaAs層）鍵 為弱共價鍵時，Al-Ba(來自BaO製成的二元金屬氧化物層） 鍵的金屬性最強。Ba參與兩種不同類型的鍵結，其中Ba的 部分電荷進入下方含BaO之二元金屬氧化物層104中的氧原 子，而參與離子鍵結，其價電荷的其他部分則以典型上在 Zintl相材料中進行的方式給與A1。電荷轉移的量視組成樣 板層1 0 8之元素的電負度及原子間的距離而定。在本範例中 ，A1具有一 sp3混成執域，很容易與單晶材料層110(在本範 例中包含複合半導體材料GaAs)形成键結。 利用此具體實施例使用之Zintl型樣板層產生的相容性基 板可吸收大量的應力，而不耗費可觀的能量。在以上的範 例中，Sr八12層的體積會改變，故A1的鍵結強度被調整，使 該裝置可依特定應用而調整，包括CMOS技術中III-V族與Si 裝置的單晶片整合，以及高-k介電材料的單晶片整合。 這些特別描述具有複合半導體部分和第IV族半導體部分 的具體實施例，其目的為闡釋本發明的具體實施例，而非 限制本發明。本發明有許多種其他組合與其他具體實施例 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 536740 五、發明説明（η 备、本發月包括製造材料層的結構與方法，這些材料 曰形成包含其他層（例如金屬和非金屬）的半導體結構、裝置 積把私路。更特別言之，本發明包括用於形成一相容性 基板的結構與方法，該基板係用於製造半導體結構、裝置 T積缸电路’以及適合製造該結構、裝置與積體電路的材 科層。右使用本發明的具體實施例，則將包含由半導體及 複合半導體材料組成之單晶層，以及用來形成這些裝置之 2他材料層的裝置與那些在半導體及複合半導體材料内功 能更理想或可以很容易及/或很廉價地形成的其他元件整合 起來較為容易。如此可以縮小裝置，降低製造成本，以及 增加良率和可靠度。 ⑽根據本發明的某一具體實施例，在晶圓上形成高品質的 單晶材料層時，可使用一單晶半導體或複合半導體晶圓。 這樣一來，該晶圓本質上為在晶圓上方之單晶層内製造半 導體電氣元件時使用的”操縱"晶圓。因此，電氣元件可在 曰曰圓上的半導體材料内形成，此晶圓的直徑至少為大約 200毫米，且可能至少大約3〇〇毫米。使用此種類型的基板 時，可將複合半導體及其他單晶材料層放在一相對而言較 耐用，且容易製造的基底材料上，則可使用一相當廉價的 ’’操縱”晶圓來克服該複合半導體及其他單晶材料層本質上 易碎的問題。此外，此一 ”操縱"晶圓可用來降低單晶材料 層中的缺陷密度，以及降低從基板到單晶材料層的漏電流。 在前述應用中，已針對特定的具體實施例描述本發明。 然而，對於本技藝普通熟練的任何人士均可領會吾人可進
裝 玎
-22-
536740 A7 B7 五、發明説明 行各種修改和變化， 凊專利範圍提出者。 ，而非限制性的意義 於本發明的範脅之内 而不偏離本發明之範疇，如以下之申 因此’規格及圖式應視為具有說明性 ’且吾人意圖將所有此種修改均包括 Ο :上已針對特定的具體實施例描述其好處、其他優點及 門4的解决方案。然而這些好處、優點、問題的解決方案 =及可此產生任何好處、其他優點及解決方案或使其更 著的任何要素將不會表述為任何或全部中請專利範圍的 關鍵、必要或本質特色或要素。吾人意圖使此處使用的術 浯包含’’或其任何變化涵括一非排除性的内涵，使得包含 序列要素的製程、方法、論文或儀器不僅只包括這些要 素，也可能包括未明確列出，或此種製程、方法.、論文或 儀器固有的其他要素。 元件符號說明 10 半導體結構 12 單晶基板 14 二元金屬氧化物層 16 單晶材料層 18 非晶形中間層 20 樣板層 22 非結晶形層 24 半導體結構 3〇 半導體結構 32 基板 34 第一二元金屬氧化物層 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 536740 A7 B7 五、發明説明 (21 ) 36 第二二元金屬氧化物層 38 單晶材料層 40 非晶形中間層 42 樣板層 44 應變性二元金屬氧化物疊層 50 曲線 80 基板 82 二元金屬氧化物層 84 非晶形中間層 85 剖面線 86 界面活性劑層 88 覆蓋層 90 樣板層 92 單晶材料層 102 單晶基板 104 二元金屬氧化物層 106 非晶形中間層 108 樣板層 110 單晶材料層 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

Claims (1)

  1. 536740
    l · 一種半導體結構，其包含： A B c D 一單晶基板； 一非晶形中間層，在該基板上方形成； 一二元金屬氧化物層，在該非晶形中間層上方形成 及 g / 一單晶材料層，在該二元金屬氧化物層上方形成。 2·如申請專利範圍第1項之半導體結構，其中該二元金屬 氧化物層係由一具有岩鹽晶體結構之雙材料氧化物材料 形成。 3 ·如申請專利範圍第1項之半導體結構，尚包含一在該二 元金屬氧化物材料層上方形成，且在該單晶材料層下方 的樣板層。 4·如申請專利範圍第1項之半導體結構，其中該基板包含 5 ·如申請專利範圍第1項之半導體結構，其中該基板包含 一（001)半導體材料，其指向偏離（11〇)方向大約2度到6 度。 6. 如申請專利範圍第1項之半導體結構，其中該二元金屬 氧化物材料層層係由Ba〇、SrO、MgO、CaO、Zr02、 Ce02、Pr〇2、YSZ之中至少一種，以及一含有Ba、Sr、 Mg、Ca、Zr、Ce和Pr之中至少兩種的氧化物混合物形成 〇 7. 如申請專利範圍第1項之半導體結構，其中該單晶材料 層包含一半導體材料、一複合半導體材料、一金屬、一 _____- 25 - 本紙張尺度逍用中國國家標準(CNS) A4規格(210 X 297公釐） 536740κ、申請專利範圍 A B c D 氧化物及一非金屬之中至少一種。 8。如申請專利範圍第3項之半導體結構，其中該樣板層包 含一 Zintl-型物相材料。 9·如申請專利範圍第8項之半導體結構，其中該以‘型物 相材料包含 srAi2、（MgCaYb)Ga2、（Ca Sr，Eu Yb)In2、 BaGeAs和SrSn2As2之中至少一種。 10. 如申請專利範圍第3項之半導體結構，其中該樣板層包 含一界面活性劑材料。 11. 如申請專利範圍第10項之半導體結構，其中該界面活性 劑材料包含A卜In、Bi和Ga之中至少一種。 12. 如申請專利範圍第10項之半導體結構’其中該樣板層尚 包含一覆蓋層。 13. =中請專利範圍第12項之半導體結構，其中該覆蓋層係 藉由將該界面活性劑材料暴露於一產生覆蓋層之材料中 而形成。 14. 如申請專利範圍第13項之半導體結構，其中該產生覆蓋 層之材料包含As、P、Sb和N之中至少一種。 15. 如申請專利範圍第1項之半導體結構，其中該二元金屬 氧化物材料層包含一二元金屬氧化物材料，此材料以一 單晶二元金屬氧化物方式形成，且隨後經過熱處理，將 單晶二元金屬氧化物轉變為非晶形二元金屬氧化物。 M·如申請專利範圍第丨項之半導體結構，其中該單晶基板 的特徵為一第一晶格常數，該單晶材料層的特徵為一與 該第一晶格常數不同之第二晶格常數，且該二元金屬氧 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
    536740 AB c D 六、申請專利範圍 化物材料層的特徵為一與該第一和該第二晶格常數不同 的第三晶格常數。 Π·如申請專利範圍第2項之半導體結構，其中該基板包含 矽’且該非晶形中間層包含氧化矽。 18· —種半導體結構，其包含： 一單晶基板； 一在孩基板上方的應變性疊層，該應變性疊層包含： 一第一二元金屬氧化物材料層；以及 一在該第一二元金屬氧化物材料層上方的第二二元金 屬氧化物材料層；以及 一在該應變性疊層上方形成的單晶材料層。 19. 如申請專利範圍第18項之半導體結構，尚包含一在該基 板上方形成，且在該應變性疊層下方的非晶形中間層。 20. 如申請專利範圍第is項之半導體結構，尚包含一在該應 變性疊層上方形成，且在該單晶材料層下方的樣板層。 21·如申請專利範圍第18項之半導體結構，其中該基板包含 碎。 22. 如申請專利範圍第18項之半導體結構，其中該基板包含 一（001)半導體材料，其指向偏離（U0)方向大約2度到6 度。 23. 如申請專利範圍第18項之半導體結構，其中該第一二元 金屬氧化物材料層層係由BaO、SrO、MgO、CaO、Zr02 、Ce02、Pr02、YSZ之中至少一種，以及一含有Ba、Sr 、Mg、Ca、Zr、Ce和Pr之中至少兩種的氧化物混合物形 ___ -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 6 3 5
    兀金屬氧化物材料層具有一第一晶 成，且其中該第一 格常數。 24·如申請專利範圍第23項之半導體結構，其中該第二二元 金屬氧化物材料層層係由Ba〇、Sr〇、Mg〇、eaQ、Ζιβ(3 、Ce〇2、Pr〇2、YSZ之中至少一種，以及一含 、Mg、Ca、Zr、Ce和Pr之冲至少兩種的氧化物混合物形 成，且其中該第二二元金屬氧化物材料層具有一與該第 一晶格常數不同的第二晶格常數。 25. 如申請專利範圍第18項之半導體結構，其中該單晶材料 層包含一半導體材料、一複合半導體材料、一金屬、一 氧化物及一非金屬之中至少一種。 26. 如申請專利範圍第2〇項之半導體結構，其中該樣板層包 含一 Zintl型物相材料。 27·如申請專利範圍第26項之半導體結構，其中該2丨加卜型物 相材料包含 SrAl2、（MgCaYb)Ga2、（Ca，Sr，Eu，Yb)In2、 BaGe2As和SrSri2As2之中至少一種。 28.如申請專利範圍第2〇項之半導體結構，其中該樣板層包 含一界面活性劑材料^ 29·如中請專利範圍第28項之半導體結構，其中該界面活性 劑材料包含Al、In、Bi和G a之中至少一種。 3〇·如申請專利範圍第28項之半導體結構，其中該樣板層尚 包含一覆蓋層。 31·如申請專利範圍第30項之半導體結構，其中該覆蓋層係 藉由將該界面活性劑材料暴露於一產生覆蓋層之材料中 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 536740 A8 B8 C8 --------D8__- 六、申請專利範圍 而形成。 32·如申請專利範圍第31項之半導體結構，其中該產生覆蓋 層之材料包含As、P、Sb和N之中至少一種。 j3·如申請專利範圍第18項之半導體結構，其中該單晶基板 的特徵為一第一晶格常數，該單晶材料層的特徵為一與 該第一晶格常數不同之第二晶格常數，該第一二元金屬 氧化物材料層的特徵為一與該第一和該第二晶格常數不 同的第三晶格常數，且該第二二元金屬氧化物材料層的 特徵為一與該第一和該第三晶格常數不同的第四晶格常 數。 34·如申請專利範圍第33項之半導體結構，其中該第一二元 金屬氧化物材料層包含Ba〇，且該第二二元金屬氧化物 材料層包含SrO。 33·如申請專利範圍第19項之半導體結構，其中該基板包含 与7 ’且遠非晶形中間層包含氧化碎。 〇 6 ·如申請專利範圍第丨8項之半導體結構，其中該應變性疊 層尚包含一第三二元金屬氧化物層。 37·如申請專利範圍第18項之半導體結構，其中該第一二元 至屬氧化物材料層係由一具有岩鹽晶體結構之二元金屬 氧化物材料形成。 3 8·如申請專利範圍第18項之半導體結構，其中該第二二元 至屬氧化物材料層係由一具有岩鹽晶體結構之三元.金屬 氧化物材料形成。 39· —種製造半導體裝置結構的製程，其包含： ， _— _-29- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 圍範利 專請 中 A BCD 提供 早晶基板； 在孩基板上方形成一非晶形中間層； 在該非晶形中間層上方一 时 一人说 々以初晶万式生长一弟一早晶二 π金屬氧化物材料層，Jt Φ ^ 人M产 /、宁琢罘一早晶二元金屬氧化物 材料層具有一第一晶格常數；以及 在該二元金屬氧化物材料層上方以羞晶方式生長一單 晶材料層® 40.如申請專利範圍第39項之製程，尚包含在第一二元金屬 氧化物材料層與該單晶材料層之間形成一樣板層。 4L如申請專利範圍第39項之製程，尚包含對該第一單晶二 疋金屬氧化物材料層進行熱處理，俾將該第一單晶二元 金屬氧化物材料層轉變成—非晶形二元金屬氧化物材料 層。 42. 如申請專利範圍第39項之製程，尚&含在該第一單晶二 兀金屬氧化物材料層上方以磊晶方式生長一第二單晶二 疋金屬氧化物材料層，其中該第二單晶二元金屬氧化物 材料層具有一與第一晶格常數不同的第二晶格常數。 43. 如申請專利範圍第39項之製程，其中該以磊晶方式生長 一第一二元金屬氧化物材料層包含以磊晶方式生長一第 一二元金屬氧化物材料層，此層係由Ba〇、SrO、MgO、 CaO、ΖιΌ2、Ce02、Pr02、YSZ之中至少一種，以及一 含有Ba、Sr*、Mg、Ca、Zr、Ce和Pr之中至少兩種的氧化 物混合物構成。 44·如申請專利範圍第42項之製程，其中該以磊晶方式生長 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 536740 AB c D 六、申請專利範圍 一第二二元金屬氧化物材料層包含以磊晶方式生長一第 二二元金屬氧化物材料層，此層係由Ba〇、SrO、MgO、 CaO、Zr02、Ce02、ΡΓ〇2、Ysz之中至少一種，以及一 含有Ba、Sr、Mg ' Ca、Zr、Ce和Pr之中至少兩種的氧化 物混合物構成。 45. 如申請專利範圍第42項之製程，其中該單晶材料層包含 GaAs，該第一單晶二元金屬氧化物材料層包含Ba〇，且 該第一單晶一元金屬氧化物材料層包含SrO。 46. 如申請專利範圍第39項之製程，其中該以磊晶方式生長 一第一二元金屬氧化物材料層包含以磊晶方式生長由一 具有岩鹽之晶體結構之材料構成的第一二元金屬氧化物 材料層。 47. 如申請專利範圍第42項之製程，其中該以磊晶方式生長 一第二二元金屬氧化物材料層包含以磊晶方式生長由一 具有岩鹽之晶體結構之材料構成的第二二元金屬氧化物 材料層。 48. 如申請專利範圍第40項之製程，其中該形成一樣板層包 含形成一由ZintN型材料構成的樣板層。 49·如申請專利範圍第48項之製程，其中該形成一樣板層包 含形成一由 SrAl2、（MgCaYb)Ga2 ' (Ca，Sr，Eu，Yb)In2、 BaGeMs和SrSr^As2之中至少一種構成的樣板層。 50·如申請專利範圍第40項之製程，其中該形成一樣板層包 含形成一由界面活化劑材料構成的樣板層。 5 1 ·如申請專利範圍第5 0項之製程，其中該形成一樣板層包 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 536740 A B c D 々、申請專利範圍 含形成一由A1、In、Bi和Ga之中至少一種構成的樣板層。 52. 如申請專利範圍第50項之製程，其中該形成一樣板層尚 包含形成一覆蓋層。 53. 如申請專利範圍第52項之製程，其中該形成一覆蓋層包 含將該界面活化劑材料暴露於一產生覆蓋層之材料，以 形成一覆蓋層。 54·如申請專利範圍第53項之製程，其中該暴露包含將該界 面活化劑材料暴露於As、P、Sb和N之中至少一種。 _-32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091104589A 2001-04-26 2002-03-12 Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers TW536740B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/842,734 US20020158245A1 (en) 2001-04-26 2001-04-26 Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers

Publications (1)

Publication Number Publication Date
TW536740B true TW536740B (en) 2003-06-11

Family

ID=25288127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104589A TW536740B (en) 2001-04-26 2002-03-12 Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers

Country Status (4)

Country Link
US (1) US20020158245A1 (zh)
AU (1) AU2002253996A1 (zh)
TW (1) TW536740B (zh)
WO (1) WO2002089188A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574215A (zh) * 2019-03-28 2021-10-29 日本碍子株式会社 基底基板及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340202A1 (de) * 2003-08-28 2005-04-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US20090114274A1 (en) 2007-11-02 2009-05-07 Fritzemeier Leslie G Crystalline thin-film photovoltaic structures

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3758199A (en) * 1971-11-22 1973-09-11 Sperry Rand Corp Piezoelectrically actuated light deflector
US3818451A (en) * 1972-03-15 1974-06-18 Motorola Inc Light-emitting and light-receiving logic array
US4174504A (en) * 1978-01-25 1979-11-13 United Technologies Corporation Apparatus and method for cavity dumping a Q-switched laser
FR2453423A1 (fr) * 1979-04-04 1980-10-31 Quantel Sa Element optique epais a courbure variable
JPS5696834A (en) * 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
GB2096785B (en) * 1981-04-09 1984-10-10 Standard Telephones Cables Ltd Integrated optic device
US4626878A (en) * 1981-12-11 1986-12-02 Sanyo Electric Co., Ltd. Semiconductor optical logical device
US4525871A (en) * 1982-02-03 1985-06-25 Massachusetts Institute Of Technology High speed optoelectronic mixer
US4723321A (en) * 1986-11-07 1988-02-02 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques for cross-polarization cancellation in a space diversity radio system
JPH07120835B2 (ja) * 1986-12-26 1995-12-20 松下電器産業株式会社 光集積回路
FI81926C (fi) * 1987-09-29 1990-12-10 Nokia Oy Ab Foerfarande foer uppbyggning av gaas-filmer pao si- och gaas-substrater.
US5296458A (en) * 1988-02-03 1994-03-22 International Business Machines Corporation Epitaxy of high Tc superconducting films on (001) silicon surface
JPH02105910A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd 論理集積回路
US5997638A (en) * 1990-03-23 1999-12-07 International Business Machines Corporation Localized lattice-mismatch-accomodation dislocation network epitaxy
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5064781A (en) * 1990-08-31 1991-11-12 Motorola, Inc. Method of fabricating integrated silicon and non-silicon semiconductor devices
JP3028840B2 (ja) * 1990-09-19 2000-04-04 株式会社日立製作所 バイポーラトランジスタとｍｏｓトランジスタの複合回路、及びそれを用いた半導体集積回路装置
FR2670050B1 (fr) * 1990-11-09 1997-03-14 Thomson Csf Detecteur optoelectronique a semiconducteurs.
US5387811A (en) * 1991-01-25 1995-02-07 Nec Corporation Composite semiconductor device with a particular bipolar structure
US5166761A (en) * 1991-04-01 1992-11-24 Midwest Research Institute Tunnel junction multiple wavelength light-emitting diodes
US5482003A (en) * 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
JPH07187892A (ja) * 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
US5238877A (en) * 1992-04-30 1993-08-24 The United States Of America As Represented By The Secretary Of The Navy Conformal method of fabricating an optical waveguide on a semiconductor substrate
US5365477A (en) * 1992-06-16 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Dynamic random access memory device
JPH08501416A (ja) * 1992-09-14 1996-02-13 コンダクタス・インコーポレーテッド 酸化物超伝導体装置及び回路のための改善されたバリア層
KR100293596B1 (ko) * 1993-01-27 2001-09-17 가나이 쓰도무 Lsi내클럭분배회로
US5642371A (en) * 1993-03-12 1997-06-24 Kabushiki Kaisha Toshiba Optical transmission apparatus
US5315128A (en) * 1993-04-30 1994-05-24 At&T Bell Laboratories Photodetector with a resonant cavity
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US5754714A (en) * 1994-09-17 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor optical waveguide device, optical control type optical switch, and wavelength conversion device
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5574744A (en) * 1995-02-03 1996-11-12 Motorola Optical coupler
US5919522A (en) * 1995-03-31 1999-07-06 Advanced Technology Materials, Inc. Growth of BaSrTiO3 using polyamine-based precursors
EP0736915A1 (en) * 1995-04-03 1996-10-09 Seiko Epson Corporation Piezoelectric thin film, method for producing the same, and ink jet recording head using the thin film
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US5760740A (en) * 1995-08-08 1998-06-02 Lucent Technologies, Inc. Apparatus and method for electronic polarization correction
JP3137880B2 (ja) * 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
US5830270A (en) * 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
US5985404A (en) * 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
EP0839653A3 (en) * 1996-10-29 1999-06-30 Matsushita Electric Industrial Co., Ltd. Ink jet recording apparatus and its manufacturing method
US5912068A (en) * 1996-12-05 1999-06-15 The Regents Of The University Of California Epitaxial oxides on amorphous SiO2 on single crystal silicon
GB2321114B (en) * 1997-01-10 2001-02-21 Lasor Ltd An optical modulator
US6022671A (en) * 1997-03-11 2000-02-08 Lightwave Microsystems Corporation Method of making optical interconnects with hybrid construction
JPH10265948A (ja) * 1997-03-25 1998-10-06 Rohm Co Ltd 半導体装置用基板およびその製法
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
US6233435B1 (en) * 1997-10-14 2001-05-15 Telecommunications Equipment Corporation Multi-function interactive communications system with circularly/elliptically polarized signal transmission and reception
US6181920B1 (en) * 1997-10-20 2001-01-30 Ericsson Inc. Transmitter that selectively polarizes a radio wave
US6110840A (en) * 1998-02-17 2000-08-29 Motorola, Inc. Method of passivating the surface of a Si substrate
US6051874A (en) * 1998-04-01 2000-04-18 Citizen Watch Co., Ltd. Diode formed in a surface silicon layer on an SOI substrate
US6113690A (en) * 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate
JP2000022128A (ja) * 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
US6232806B1 (en) * 1998-10-21 2001-05-15 International Business Machines Corporation Multiple-mode clock distribution apparatus and method with adaptive skew compensation
JP2000278085A (ja) * 1999-03-24 2000-10-06 Yamaha Corp 弾性表面波素子
JP2001138529A (ja) * 1999-03-25 2001-05-22 Seiko Epson Corp 圧電体の製造方法
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6329277B1 (en) * 1999-10-14 2001-12-11 Advanced Micro Devices, Inc. Method of forming cobalt silicide
US6362558B1 (en) * 1999-12-24 2002-03-26 Kansai Research Institute Piezoelectric element, process for producing the same and ink jet recording head
KR100430751B1 (ko) * 2000-02-23 2004-05-10 주식회사 세라콤 페로브스카이트형 구조 산화물의 단결정 성장 방법
US6445724B2 (en) * 2000-02-23 2002-09-03 Sarnoff Corporation Master oscillator vertical emission laser
US6415140B1 (en) * 2000-04-28 2002-07-02 Bae Systems Aerospace Inc. Null elimination in a space diversity antenna system
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
WO2002013342A2 (en) * 2000-08-04 2002-02-14 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic oeic
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
US6524651B2 (en) * 2001-01-26 2003-02-25 Battelle Memorial Institute Oxidized film structure and method of making epitaxial metal oxide structure
US6528374B2 (en) * 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
US6498358B1 (en) * 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6589887B1 (en) * 2001-10-11 2003-07-08 Novellus Systems, Inc. Forming metal-derived layers by simultaneous deposition and evaporation of metal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574215A (zh) * 2019-03-28 2021-10-29 日本碍子株式会社 基底基板及其制造方法

Also Published As

Publication number Publication date
AU2002253996A1 (en) 2002-11-11
WO2002089188A3 (en) 2003-01-16
US20020158245A1 (en) 2002-10-31
WO2002089188A2 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
TWI443712B (zh) 半導體晶圓及其製造方法
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
TW507301B (en) Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) Semiconductor structure
CN100359648C (zh) 其上具有半导体器件的单晶氧化物的生长方法
TW497152B (en) A process for forming a semiconductor structure
US20160240375A1 (en) STRESS MITIGATING AMORPHOUS SiO2 INTERLAYER
US8394194B1 (en) Single crystal reo buffer on amorphous SiOx
US7914619B2 (en) Thick epitaxial silicon by grain reorientation annealing and applications thereof
US6495409B1 (en) MOS transistor having aluminum nitride gate structure and method of manufacturing same
TW567525B (en) Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
TW561611B (en) Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form the same
TW536740B (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
JP2001077112A (ja) 積層体，積層体の製造方法及び半導体素子
US20020088970A1 (en) Self-assembled quantum structures and method for fabricating same
TW531786B (en) Semiconductor structures having a compliant substrate
TW503460B (en) Semiconductor structure including a magnetic tunnel junction and a process for fabricating same
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
US7169619B2 (en) Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
TW543143B (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate with an intermetallic layer
TW552699B (en) Structure and method for fabricating semiconductor structures with coplanar surfaces
TW517282B (en) Structure and method for fabricating semiconductor devices
TW578275B (en) Semiconductor structure and device including a monocrystalline compound semiconductor layer formed overlying a compliant substrate and a method of forming the same
TW546692B (en) Structure and method for fabricating complementary III-V structures and devices utilizing the formation of a compliant substrate for materials used to form the same
KR20030051820A (ko) 고 유전 상수 재료를 가지는 반도체 구조체

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent