TW531969B - Dual-slope analog-to-digital converter and its comparison circuit - Google Patents

Description

531969 五、發明說明（1) 較電本路發明Λ有Λ於一種雙斜率類比數位轉換器和-種比 (dual-slope ana 1 〇g-1 〇-d i g i t a 1 converter) t .,1 :ί i Ϊ '衣境及製程參數影響下減少因不同輸入所造成 勺 /袞動誤差（roll-over err〇r)。。 加第1圖表示習知技術之雙斜率類比數位轉換器的電路 木構圖。雙斜率類比數位轉換器（dual—sl〇pe analog-to-digital converter)包含緩衝器1〇2、積分哭 1〇4、比較器106、電阻1〇8以及電容11()和112。積分器时 1〇4、電容11〇以及電阻1〇8構成一積分電路。將積分電壓 vINT(圖。中未顯示）經由輸入端ΙΝι及丨^輸入雙斜率類比數位 2換器，積分電壓VINT經緩衝器1〇2到積分器104積分固定 蚪間’使電谷1 1 〇儲存電荷。當輸入電壓為積分電壓Ant的 反向電壓VDINT (圖中未顯示）時，則進行反積分動作，當積 刀益的輸出電壓VI0回到原點（z e r 〇 c r 〇 s s i ng)時，比較器 l〇6轉態（圖中比較器的輸出電壓為VcMp)，停止訊號反積分 動作。假設訊號積分時間為乃⑽，訊號反積分時間為， 則存在下列關係式： I Vint |x Tent = I Vdint |x TDINT ( 1 ) 在習知之雙斜率類比數位轉換器中，比較器丨〇 6為單 端輸出，因此下文分別考慮經由輸入端I Νι及I %輸入雙斜 率類比數位轉換器的積分電壓、『在（丨）正電壓或（丨丨）負電 壓的兩種情況： 1 0697-7854TWF(η);P2002-008;e11en.p td 第4頁 531969

幹出rm:輸入電壓為正電壓時第1圖中積分器的 =:器的輸出電壓u之間的關係圖。如圖 =曲線22為積分器的輪出電壓^。對時間作圖所形成之 籍ί i::以輸入輸入端IN2的電壓v-作為基準電 i P田積刀口口·勺輸出電壓Vi〇和V·相等時稱為回到原點 (zero crossing)。在經由輸入端ΙΝι及％輸入雙斜率類比 數位轉換器的積分電壓Vint為正電壓時即輸入輸入端^的 電壓比及輸入輸入端W的電壓高的情況下，當積分器的 輸出電壓、回到原點（zer〇 cr〇ssing)時（參考圖中的 點），積分器的輸出電壓Vi〇是由負變正，比較器的輸出電 壓VCMP亦由負（low)變成正（high)，因此，比較器的輸出級 (output stage)之P通道金屬氧化半導体（下文簡稱pM〇s) 由’’OFF”變成”〇N”，通道金屬氧化半導体（下文簡稱 NM0S)由” ON1’ 變成，· off”。 、 第2b圖表示當輸入電壓為負電壓時第1圖中積分器的 輸出電壓乂10及比較器的輸出電壓VcMp之間的關係圖。如圖 所示，曲線26為積分器的輸出電壓％對時間作圖所形成之 曲線’曲線2 8為比較器的輸出電壓VcMp對時間作圖所形成 之曲線，在此例中以輸入輸入端丨％的電壓Am作為基準電 壓即當積分器的輸出電壓Vlo和Vin2相等時稱為回到原點 (zero crossing)。在經由輸入端ΙΝι及％輸入雙斜率類比 數位轉換器的積分電壓vINT為負電壓時即輸入輸入端ΙΝι的 電壓比及輸入輸入端丨乂的電壓高的情況下，當積分器的

531969 五、發明說明（3) '------ 輸出電壓vI0回到原點（zero crossing)時（參考圖中的u 點），積分器的輸出電壓Vi〇是由正變負，比較器的輸出 壓vCMP亦由正（high)變成負（1〇w)，因此，比較器的輪出級 (output stage)之PM0S 由 ”0N” 變成” 〇FF"，而NM〇 、、 變成Π0ΝΠ。 π 雙斜率類比數位轉換器的量測結果正比於'Μ變化的 時間，而VCMP在何時變化與比較器的延遲有關，在高頻的 運用中’些許的延遲就會使量測值有所誤差。在傳统的作 法中，會採用歸零校準（zero calibrati〇n)來補償比較薄 的延遲所造成的影響，但在上述兩種不同狀況下，比較器 的延遲是不同的，在（i)情況下，是利用PM〇s使比較器轉 ，，而在（ii)情況下，則是利用NM0S使比較器轉態/所以 這種延遲之差異是無法用歸零校準（zer〇 caUbrati〇n)來 補償的，這個問題造成雙斜率類比數位轉換器的滾動誤差 (roll - over error)變大，即輸入兩個絕對值一樣但正負 號相反的電壓信號時，得到的量測值的差會變大，再加上 因為各種不同製程參數及測量時操作環境的不同所影響， 將使滾動誤差變得更嚴重。 ’ 有鑑於此，本發明的主要目的在於提出一種雙斜率類 比數位轉換器及一種用於該雙斜率類比數位轉換器中的比 較電路，能夠在各種環境及製程參數影響下減少因不同輸 入所造成的滾動誤差（roll-over error)。 為達成上述目的’本發明提出一種雙斜率類比數位轉 換器，其包括：一緩衝器；一積分器，其耦接到該缓衝

531969 五、發明說明（4) 比較電路， 器，並產生 述差動信號 位變成一第 本發明提出 轉換器中， 和該緩衝器 比較器，其 一對單端輸 從上述差動 ，並由接收 提出之第二 中，該雙斜 衝相連之 ，其耦接到 器，用以接 該由第一電 器，用以接 生一輸出信 差動輸出比 號輸出，·及 上述差動信 號以產生一 較電路，其 比數位轉換 器，該比較 分器，並產 其分別接收 該由第一電 較器產生一 ’其用於一 轉換器包括 比較電路包 並產生一對 信號輸入並 電位之信號 電位變成第 益9 以及^— 接到該積分 用以接收上 由一第一電 此外， 率類比數位 衝器以及一 一差動輸出 信號輸出； 號輸入，並 電位之信號 本發明 數位轉換器 及一和該緩 輸出比較器 出；'一多工 信號中找出 端輸出比較 號輸入以產 實施例 其包括：一 一對差動信 輸入，並從 二電位之信 之第一種比 $亥雙斜率類 相連之積分 輕接到該積 出比較器， 信號中找出 該信號之比 種比較電路 率類比數位 積分器，該 該積分器， 收上述差動 位變成第二 收該由第一 號0 較器，其耦 一比較級， 號中找出一 輸出信號。 用於一雙斜 器包括一緩 電路包括： 生一對差動 上述差動信 位變成第二 輸出信號。 雙斜率類比 一緩衝器以 括：一差動 差動信號輸 從上述差動 ;以及一單 二電位之信 本發明首揭一雙斜率類比數位轉換器（dual — sl 〇pe analog-to-digital converter)，因其包括本發明之一比 較電路，所以能夠在各種環境及製程參數影響下減少因不 同輸入所造成的滾動誤差（roll-over error)，以下配合 531969 五、發明說明（5) 圖式，詳細說明本發明之實施例 第3 a圖表示本發明實施例之雙斜率類比數位轉換器的 電路架構圖。如圖所示，雙斜率類比數位轉換器 (dual - slope analog- to - digital converter)包含緩衝哭 302、積分器304、比較電路3 06、電阻308以及電容310和 312。積分器304、電容3 10以及電阻308構成一積分電路。 比較器3 2 0和比較級3 2 2組成比較電路3 〇 6。將積分電壓 V!nt (圖中未顯示）經由輸入端I &及I N2輸入雙斜率類比數位 轉換器，積分電壓VINT經緩衝器3〇2到積分器30 4積分固定 時間，使電容310儲存電荷。當輸入電壓為積分電壓％心的 反向電壓VDINT (圖中未顯示）時，則進行反積分動作，當積 刀器的輸出電壓VI0回到原點（z er〇 cr〇ss ^ ηβ)時，比較器 3 2 0轉態，停止訊號反積分動作。比較器3 2 〇會產生一組差 動信號S】和民輸出，其電壓分別為^_以及w圖中未顯 不），比較級322會接收由比較器32〇產生的差動信號&和3 輸入，並從差動信號Sl*sz中找出一由負電位（1〇w)變成正2 電位（high)之信號以產生輸出信號由輸出端〇υτ輸出。 第3b圖表不當輸入電壓為正電壓時第&圖中 哭 Ξ出：壓Vl°及比較器的輸出電壓VcMP+及W之間的關係^ 戶二成f :，曲線31為積分器的輸出電壓Vl。對時間作圖 ^ 、’ ，曲線和33分別為比較器的輸出電壓v 及W對時間作圖所形成之曲線，在此實施财4壓= 二u電壓VIN2作為基準電壓即當積分器 和%相等時稱為回到原點(咖咖

0697-7854TWF(η);Ρ2002-008;e11en.p t d 第8頁 五、發明說明（6) =二^匕雙斜率類比數位轉換器的積分電壓、為正 二輸入端ίΝι的電壓比及輸入端I%的電壓高的 月/ · ’ s積分器的輪出電壓Vi〇回到原點（zer〇 時（參考圖中的㈡點），積分器的輸出電射是 負k正，比較器的輸出電壓\_亦由負（i〇w)變成正 (ig )，比較器的輸出電壓w則由正（high)變成負 在此實施例中，比較級322會從由比較器320 號&和心中找出一由負電位（low)變成正電位 lgQ9之^號以產生輸出信號由輸出端〇ϋΤ輸出，所以比 =出會選擇電壓一號,以產生輸出信號以 =3c圖表示當輸入電壓為負電壓時第仏圖中積 Ξ :巧及比的輸出電壓之間的關係… 所形成：曲：：壓Vi°對時間作圖 及W對時間作圖所形成之曲線，在此實施例中以電 二端=電壓V1N2作為基準電壓即當積分器的輪“輪 和VIN2相專時稱為回到原點（zer〇 cr〇ssi 1〇 端1〜及％輸入雙斜率類比數位轉 在壓？= 電氏=輸入輸入糊!的電壓比及輸入輸入：以 低的情況下，當積分器的輸出電壓、。回到原點( ΓΓ=)時（參考圖中的U點），積分器的輸出電壓V!。是 1正^負，比較器的輸出電壓VCMP+亦由正（high)變 (low)，比較器的輸出電壓vcMp則由負（1〇w)變成負、 531969

(high)，因為在此音a y，丄 μ x从呈紅於上 貫轭例中，比較級322會從由比較器32Ο .,w T找出一由負電位（low)變成正電位 (high)之#號以產4„ 較級322會選擇電壓^出#號由輸出端0UT輸出，所以比 OUT輸出。 為VCMP-的# 5虎以產生輸出信號由輸出端 下面將詳細說明在此 電路的二個實施例。 雙斜率類比數位轉換器中之比 較 第4圖表_不第3 a圖中之比較電路第一範例的電路架構 圖。如圖所不，比較電路包括比較器402以及一對單端輸 出比較器404和406，比較器4〇2會產生一對差動信號&和3 輸出：ΐ電壓分別為VcMp-以及(圖中未顯示），單端輸2 出比f ^ 404的正極接收差動信號中電壓為VCMP_的信號Sl輸 入二單端輸出比較器4〇6的正極接收差動信號中電壓為v 的#號$2輸入，單端輸出比較器4〇4和4〇6的負極接地 連接到成個電路架構的共電極、⑽。比較電路的操作過程 如下： ^ (i )·在經由輸入端IK及I%輸入雙斜率類比數位轉換 器的積分電壓V1NT為正電壓時即輸入輸入端ΙΝι的電壓比及 輸入輸入端IN2的電壓高的情況下：當積分器的輪出電壓 VI0回到原點（zero crossing)時（參考第3b圖），積分器 輸出電壓VI0是由負變正，比較器的輸出電壓yCMp+亦由^ 、 (1 〇w)變成正（h i gh )，因此單端輸出比較器4 0 6從輪出、端 0UT2的輸出亦由負（l〇w)變成正（high)，且因為罩*山 t ^ f ^輸出 比較器40 6的輸出級（圖中未顯示）之P通道金屬氡仆 κ平導体

〇697-7854TWF(n);P2002-008;ellen.ptd

531969

(下文，稱PMOS)由” 0FF"變成”〇N"，N通道金屬氧化半導体 (下文簡稱NM0S)由”0N，，變成” 〇FF"，所以此時是利用pM〇s 使單端輸出比較器4〇6轉態的。 抑（ii)·在經由輪入端及1乂輸入雙斜率類比數位轉換 态的積分電壓v1NT為負電壓時即輸入輸入端π的電壓比及 輸入輸入端IK的電壓低的情況下：在經由輸入端a及％ 輪入雙斜率類比數位轉換器的積分電壓'Μ為負電壓時即 輸入輸入端的電壓比及輸入輸入端％的電壓低的情況 下田積刀器的輸出電壓VI0回到原點（zero crossing)時 參考第3c圖），積分器的輸出電壓％是由正變負，但比較 益的輸出電壓vCMP_是由負（low)變成正（hi )， 出比較器404從輸出端0UT1的輸出亦由負（1〇w)變成p輸

Ough)，且因為單端輸出比較器4〇4的輸出級（圖中未顯 示）之PM0S 由"OFF” 變成” 0N”，NM〇s 由” 〇N” 變成，，〇FF”，所 以在此日守用PM〇S使單端輸出比較器4〇4轉態的。 在计异1測結果時，在（i )的情況下偵測單端輸出比 較器40 6的輸出端0UT2由負（1〇w)變成正（high)的變化，在 (11)的情況下偵測單端輸出比較器4〇4的輸出端〇υτι (low)變成正（high)的變化。 在(1)、的，況下，積分器的輸出電壓V!。回到原點(zero Cr〇SSing)到早端輸出比較器4〇6的輸出端⑽以由負（ι〇 變成正(high)的時間，與在(⑴的情況下，積分器的輸出 電壓VI0回到原點（zero Cr〇ssing)到單端輸出比較器* 輸出端ουπ由負（low)變成正（high)的時間，兩者的差別的

531969 五、發明說明（9) 二所做的測量’戶斤以利用本發明實施 ei^oi·)的影變，也s ^比較益對滾動誤差（roU—over 減少因不Π |1也因此能夠在各種環境及製程參數影響下 :二：=;入所造成的滾動誤差(—— 同哀兄及製程參數，附錄A和附挤R八 圖中之習知雷敗b & 町綠Λ和附錄B刀別為利用第i ^ s去電路及本發明實施例之雙斜率 赫抬σ 、衣兄及製転參數，第二攔為輸入雙斜率類比數位 轉換器的積分電壓為正電壓即上述情況（i)時所 / 遲，第三欄為輸入雙斜率類比數位轉換器的積 電壓時即上述情況（i i)時所造成的延遲，第四二二 中第二攔之值及第三攔之值的差即滾動誤差之值了二仃 個表格後，可以發現相同環境及製程參數影響下:j ^兩 發明實施例之雙斜率類比數位轉換器量測時^造成的本 =比使用習知電路所造成的滚動誤差要小，=針對不1 %境及製程參數，使用本發明實施例之雙斜蜜 t. τ平類比數位餘 :器量測時所造成的滚動誤差都相差不多(參考附錄 第四欄）。 要注意的是，在上述貫施例中比較級4 Ρ^ , Θ攸由比較器產 生的差動信號輸中找出一由負電位（low)變古、τ 又战正電位 (high)之信號以產生輸出信號由輸出端輪出彳表 圖），所以比較電路在計算量測結果時，必泪二 8 項在（i)的情況

0697 - 7854TWF(η); Ρ2002 - 008; e 11 en. p td 第 12 頁 531969 五、發明說明（ίο) 下偵測單端輸出比較器406的輸出端OUT2由負（i〇w)變成正 (high)的變化；在（π)的情況下偵測單端輸出比較器4〇4 的輸出端OUT1由負（l〇w)變成正（high)的變化。但在本發 明中的其它實施例中比較級也可從差動信號輸中找出一X由 正電位（high)變成負電位（l〇w)之信號以產生輸出信號由 輸出端輸出’如在此情況下，比較電路在計算量測結果 時，則必須在（i )的情況下偵測單端輸出比較器4〇4的輸出 端0UT1由正（high)變成負（low)的變化，在（ii)的情況下 偵測單端輸出比較器40 6的輸出端0UT2由正（high)變成負 (1 ow)的變化。 ' 第5圖表示第3 a圖中之比較電路第二範例的電路架構 圖。如圖所示，比較電路包括比較器5〇2、多工器5〇4以及 單端輸出比較器50 6，比較器502會產生一對差動信號心和 S2輸出’其電壓分別為vcMP_以及VCMP+ (圖中未顯示），多工器 504用以接收上述差動信號輸入並從差動信號&和&中找出 一由負電位（low)變成正電位（high)之信號，單端輸出比 較器506用以接收該由負電位（i〇w)變成正電位（high)之信 號輸入以產生輸出信號由輸出端〇υτ輸出。實際操作過程 如下： ” 。壬 U).在經由輸入端INl及1^輸入雙斜率類比數位轉換 器的積分電壓v1NT為正電壓時即輸入輸入端ΙΝι的電壓比及 輸入輸入端IN2的電壓高的情況下：當積分器的輸出電壓 V10回到原點（zero crossing)時（參考第扑圖），積分器的 輸出電壓Vi〇是由負變正，比較器的輸出電壓％附亦由^

531969 五、發明說明（11) (low)變成正（high)，此時多工器504就將此由負（l〇w)變 成正（h i gh)的信號&輸入單端比較器5 〇 6中，所以單端輸 出比較器5 0 6從輸出端OUT的輪出亦由負（i〇w)變成正 (high)，且因為單端輸出比較器5〇6的輸出級（圖中未顯 不）之PM0S由n OFF·1變成n 0Nn ，NM0S由π 0ΝΠ變成n OFF丨丨，所 以此時是利用PM OS使單端輸出比較器5 〇 6轉態的。 (i i) ·在經由輸入端I N!及I N2輸入雙斜率類比數位轉換 器的積分電壓VINT為負電壓時即輸入輸入端的電壓比及 輸入輸入端1為的電壓低的情況下：在經由輸入端ΙΝι及 輸入雙斜率類比數位轉換器的積分電壓Vint為負電壓時即 輸入輸入端IR的電壓比及輸入輸入端IN2的電壓低的情況 下，當積分器的輸出電壓乂1()回到原點（zer〇 crossing)時 t參考第3c圖），積分器的輸出電壓％是由正變負，但比較 器的輸出電壓VCMP_是由負（low)變成正（high)，因此此時多 工器50 4就將此由負（l〇w)變成正（high)的信號^輸入單端 比較器50 6中，所以單端輸出比較器5〇6從輸出端〇υτ的輸 出亦由負（low)變成正（high)，且因為單端輸出比較器5〇6 的輸出級（圖中未顯示）之PM0S由” off”變成” 〇N” ，NM〇s由 ”〇N”變成” 0FF” ，所以此時是利用PM〇s使單端輸出比較器 5 〇 6轉態的。 在u)的情況下，積分器的輸出電壓、回到原點（zer〇 crossing)到單端輸出比較器4〇6的輸出端〇υτ由負（i〇w)變 ==時間，與在⑴)的情況下’積分器的輸出電 壓\。回到原點（zero crossing)到單端輸出比較器4〇6的輸

531969 五、發明說明（12) -- 出feOUT由負（10W)變成正（high)的時間，兩者的差別將遠 小於利用習知電路所做的測量，所以利用本發明實施例之 比較電路將了消除比較器對滾動誤差（r〇ll_〇ver 的影響，也因此能夠減少因不同輸入所造成的滾動誤差 (roll-over error ) 〇 要注意的是，在上述實施例中比較級會從由比較器產 生的差動信號輸中找出一由負電位（1 ow)變成正電位 (high)之信號以產生輸出信號由輸出端輸出（參考第仏 圖）所以在（i)的情況下，多工器將由負（i〇w)變成正 (high)的信號S2輸入單端比較器，以使單端輸出比較器從 輸出^輸出由負（1 ow)變成正（h i gh)的信號以供偵测；在 (i i)的情況下’多工器將由負（1 〇w)變成正（hi gh)的信號 Si輸入單端比較器，以使單端輸出比較器從輸出端輸出由 負（low)變成正（high)的信號以供偵測。但在本發明中的 其它實施例中比較級也可從差動信號輸中找出一由正電位 (high)變成負電位（1〇w)之信號以產生輸出信號由輸出端 輸出，在（i)的情況下，多工器將由正（high)變成負（1〇w) 的信號Si輸入單端比較器，以使單端輸出比較器從輸出端 輸出由正（h i gh )變成負（1 〇w )的信號以供偵測；在（i i )的 情況下’多工器將由正（high)變成負（low)的信號s2輸入 單端比較器，以使單端輸出比較器從輸出端輸出由正 (high)變成負（i〇w)的信號以供偵測。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神

0697-7854TWF(n);P2002-008;ellen.ptd 第15頁 531969

0697-7854TWF(η);P2002-008;e11en.p t d 第16頁 531969 圖式簡單說明 述和其他目的 較佳實施例， 為了讓本發明之上 明顯易懂，下文特舉〜 詳細說明如下： 、特徵、和優點能更 並配合所附圖示，作 圖式簡單說明： 第1圖表不習知技術^ 架構圖。 之雙斜率類比數位轉換器的電路 第2a圖表示當輪人 輸出電壓及比較器的輪 第2b圖表示當輪Α 輸出電壓及比較器的輪 第3 a圖表不本發日月 電路架構圖。 電壓為正電壓時第1圖中積分器的 出電壓之間的關係圖。 電壓為負電壓時第1圖中積分器的 出電壓之間的關係圖。 實施例之雙斜率類比數位轉換器的

輸出 輸出 圖 第3b圖表不田輪入電壓為正電壓 技圖中積分器的 電壓及比較器的齡山十抗 胃# -告=輪出電壓之間的關係圖。 C义不田輪入電壓為負電壓時第3c圖中積分器的 電壓及比較器的鉍山兩陆 第…千黛A輪電壓之間的關係圖。、 第4圖表“3&圖中之比較電路第一範例的電路架構 第5圖表示第3a圖中之比較電路第二範例的電路架構 圖。符號說明： 1 0 2、3 0 2〜緩衝器；104、304〜積分器； 106 ^ 40 4 - 40 6 > is a山认， ,bUb〜早端輸出比較器；

531969 圖式簡單說明 108、308〜電阻； 110、112、310、312〜電容； 3 0 6〜比較電路； 32 0、40 2、50 2〜比較器； 3 2 2〜比較級； 、IN2〜輸入端； OUT1、OUT2、OUT〜輸出端； Vio、Vc〇M、VCMP、VIN2 〜電壓，

Sj、S2 ~ 信號； tl、七2、t3、t4〜時間點； 5 0 4〜多工器。

0697-7854TWF(η);Ρ2002-008;e11en.p t d 第18頁

Claims (1)

1. 531969 六、申請專利範圍 種雙斜率類比數位轉換器，其包括 一緩衝器； 一積分器， 一比較電路 差動信 動信號 生一輸 2· 器，其 信號中 電位之 3.器，其 差動輸出 號輸出； 比較級， 中找出一 出信號。 如申請專 中該比較 多工器， 找出該由 單端輸出 信號輸入 如申請專 中該比較 對單端輸 從上述差 ，並由接 如申請專 其耦接到該緩衝器；以及 ’其包括： 比較器， 及 用以接收 由一第一 其_接到該積分器，並產生一 對 上述差動信號輸入，並從上述差 電位變成一第二電位之信號以產 利範圍第 級包括： 用以接收 第一電位 比較器， 以產生該 利範圍第 級包括： 出比較器 動信號中 收該信號 利範圍第 電位為正 入，並 之信號 4. 器，其中該第一 位。 5. 如申請專利範圍第 1項所述之雙斜率類比數位轉換 上述差動信號輸入並從上述差動 變成第二電位之信號；以及 用以接收該由第一電位變成第二 輸出信號。 1項所述之雙斜率類比數位轉換 找接收上述差動信號輸 第一電位變成第二電位 之比較器產生該輪出信號。 1項所述之訾銮 電位，#楚雙斜革類tb數位轉換 μ第二電位電位為負電 、斤it之雙斜率類比數位轉換

   0697-7854TWF(η);P2002-008;e11en.p t d 第19頁 531969 、申請專利範圍 器 位 ’其中該第一電位為負電位，該第二電位電位為正電 中’該 衝器相 差動信 入，並 之信號 7· 一電位 8. 一電位 9. 中，該 衝器相 差動信 信號中 電位之 10 一種比較電路，其用於一雙斜率類比數位轉換器 雙斜率類比數位轉換器包括一緩衝器以及一和該緩 連之積分器，該比較電路包括： 差動輪出比較器，其耦接到該積分器，並產生一對 號輪出； 對單端輸出比較器，其分別接收上述差動信號輸 從上述差動信號中找出該由第一電位變成第二電位 ’並由接收該信號之比較器產生一輸出信號。 如申請專利範圍第6項所述之比較電路，其中該第 為正電位，該第二電位電位為負電位。 如申請專利範圍第6項所述之比較電路，其中該第 為負電位，該第二電位電位正電位。 一種比較電路，其用於一雙斜率類比數位轉換器 雙斜率類比數位轉換器包括一緩衝器和ς 連之積分器，該比較電路包括： 和該綾 差動輸出比較器，其耦接到該積分器， 號輸出； 亚屋生一對 多工器，用以接收上述差動信號輪入並 ，出該由第一電位變成第二電位之信號；以=差動 單端輸出比較器，用以接收該由第— 作缺於人丨、，立 . 屬位變成第二 1口就輸入以產生一輸出信號。 •如申請專利範圍第9項所述之比較電 电略，其中該第

   0697-7854TWF(η);P2002-008;e11en.p t d 第20頁 531969 六、申請專利範圍 一電位為正電位，該第二電位電位為負電位。 11.如申請專利範圍第9項所述之比較電路，其中該第 一電位為負電位，該第二電位電位為正電位。

   0697-7854TWF(η);Ρ2002-008;e11en.p t d 第21頁