TW531747B

TW531747B - Method and arrangement to non-destroyed reading-out of memory-cells of a MRAM-memory

Info

Publication number: TW531747B
Application number: TW090117920A
Authority: TW
Inventors: Kurt Hoffmann; Oskar Kowarik
Original assignee: Infineon Technologies Ag
Priority date: 2000-07-25
Filing date: 2001-07-23
Publication date: 2003-05-11
Also published as: KR100450464B1; US6388917B2; EP1176600A1; CN1348190A; DE10036140C1; CN1183546C; JP2002134709A; JP4011311B2; US20020018361A1; KR20020009507A

Description

531747 五、發明説明（1 )

MRAM(磁阻式記憶體）之記憶胞顯示在第8圖中。在此種記憶胞中待儲存之資訊藉由相鄰磁層ML及ML2(其由很薄之非磁性中間層TL所隔開，此中間層TL不導電）磁矩之對準而儲存。橫跨記憶胞之電阻之大小是與磁層ML 1及ML2 中磁矩平行或反向平行而對準（即，其極化）有關。此二個層 ML 1及ML2中之磁矩平行對準時，則此記憶胞之電阻値較反向平行對準時還小。此種效應稱爲TMR(tnnneling magnetoresistive)效應或 MTJ(magnetic tunnel junction)效應。此種記憶胞之內容藉由記憶胞之’’ 1"或”0”時不同之電阻値之偵測而讀出。此二層ML 1，ML2之平行磁化可對應於數位〇，此二層之反向平行磁化對應於1。

磁層ML 1，ML2中磁矩之平行及反向平行對準之間之電阻變化實際上是與非磁性薄中間層TL中傳導電子之自旋 (spin)與磁層ML 1，ML2中之磁矩之交互作用有關。此處之 ’’薄’’之意義是：傳導電子可穿過此中間層TL而不需自旋雜散過程。此二個磁層ML 1，ML2中之一較佳是以其磁化耦合至反鐵磁層或覆蓋層，這樣可使此磁層中之磁化保持固定，而另一磁層是在較小之磁場中，就像其由流經此磁層上方或下方之字元線WL和位元線BL中之電流所產生者一樣，其磁矩可自由對準。在記憶胞陣列中，須選取此種流經字元線WL或位元線 BL之程式化電流IWL及IBL，使得只在此種記憶胞（其中 531747 五、發明説明（2 ) 字元線WL與位元線BL相交）中由此二種電流IWL和1^之和（sum)產生一種足以程式化之強磁場。其它所有位於此字元線WL或位元線BL上之記憶胞不能只由流經此二條導線中之一之電流而被程式化。

第8圖之下半部中顯示位元線BL和字元線WL之間之記憶胞之電阻R。，其中此層ML 1及ML2中之磁矩反向平行對準時之電阻R。較平行對準時還大，即，Re(n〇n)<Re(nl’’），若以上述之Π1Π或之對應關係爲準時。

在最簡單之實施形式中，MRAMs由字元線WL和位元線 BL之矩陣式相交之導電軌所構成，經由WL及BL可控制各記憶胞。此種導電軌（例如，第8圖之位元線BL)是與上方之磁層ML 1 (鐵磁層）相連。下方之導電軌（其形成字元線 WL)位於下方之磁層ML2上，此磁層ML2同樣是一種鐵磁層。若經由此二條導電軌WL及BL而施加一種電壓至記憶胞，則一種隧道電流流經非磁性之薄的中間層TL。藉由此種非磁性之薄的中間層而形成電阻，其在記憶胞上有適當之電壓時依據磁矩之平行或反向平行對準（S卩，上，下鐵磁層之平行或反向平行極化）而具有此値Re(n〇n)<Rd’’in)_ RC(T，）二 Rc(丨'0，’）+ △ Rc。第9圖是一種記憶胞陣列，其中各記憶胞以矩陣形式配置在字元線WL和位元線BL之間之交點。記憶胞內容此處依據反向平行或平行極化而界定成Π〇'’ 或Τ’。在記憶胞陣列中（如’第9圖所示）’電流不只流經所選取 -4- 531747 五、發明説明（3 ) 之字元線WL和位元線BL之間之交點上之記憶胞，而且也會在其它記憶胞（其是與所選取之字元線WL或位元線BL 相連）上產生不期望之副電流。此種不期望之副電流會大大地干擾此讀出電流（其流經所選取之記憶胞）。因此力求藉由此種記憶胞陣列之適當之連接而使此種不期望之副電流可與讀出電流相隔開，使只有此種流經所選取之記憶胞之讀出電流或跨越此記憶胞之讀出電壓可被偵測。但此記憶胞之電阻値由於流經其它記憶胞之寄生電流而須選擇成較大（特別是在百萬歐姆之範圍中），以便形成足夠大之記憶胞陣列。爲了防止不期望之副電流所用之其它方式是：在二極體 D周圍（第l〇b圖）或在開關電晶體T周圍（第10c圖）使此種簡易構成之MTJ記憶胞（第10a圖）擴大。請參閱R· Scheuerlein e.a.?MA 10ns Read and Write Time Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET-Switch in each Cell”，ISSCC Feb.2000S. 128/R.C，Sousa e. a.,"Vertical Lntegration of a Spin dependent tunnel junction with an amorphous Si Diode丨’，appl. Phys. Letter Vol.74，No. 25, P.3894 to 3 895。此種擴大作用所具有之優點是：此種連接法之記憶胞陣列中只有一種讀出電流流經此種已讀出之記憶胞，此乃因其它所有之記憶胞都不導通。因此可相對於第1 〇a圖之純 MTJ記憶胞而使此記憶胞之電阻値選擇成較低，該讀出電流因此較大而使讀出過程可快速地在ns(奈秒）範圍中達成。此種另外與二極體或電晶體相連時所具有之缺點是其它 531747 五、發明説明（4) 高昂之技術上及面積上之耗費。在先前技藝中，所有之記憶胞型式是相同的，使讀出信號”0”或” Γ’之偵測或計算很困難。此乃因由層序列ML1，

TL和ML2所形成之隧道電阻通常不只在晶圓上而且在許多情況中在相鄰之記憶胞之間會變動很大（例如，可達40% ) ，這較’’1”狀態及”0”狀態之間之電阻ARe之差異（只有15%) 還大。換言之，由於此種情況，則可靠地偵測記憶胞之內容會很困難或不可能。在與MRAMs不同之其它記憶體型式中，由電流-或電壓-讀出信號來偵測”1”或”0”是以下述方式達成：此讀出信號是與參考電流或參考電壓相比較，此種參考電流或參考電壓是此種介於” 1"之讀出電流或讀出電壓和之讀出電壓或讀出電流之間之平均値，以便使此二個數位値達成最佳之干擾間距。此種參考電流或參考電壓可經由參考源或參考記憶胞（其中固定寫入”1”或’’〇Ί而產生。

但用在ΜΊΠ記憶胞中以偵測該讀出信號時此種方式是會受限的，這是由於本文開頭所述之由一記憶胞至另一記憶胞-以及整個晶圓上之隧道電阻之巨大之變動所造成。爲了解決上述之問題，則目前只有二種方式：第一種方式（請比較 R. Scheuerlein e.a. nA 10ns Read and Write Time Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET-Switch in each Cell”，ISSCC Feb. 2000, P.128)適用於具有開關電晶體（第10c圖）之MTJ記憶胞且使用二個相鄰之互補式記憶胞以便只儲存一個記憶胞 531747 五、發明説明（5) 內容，其中此記憶胞內容寫入第一記憶胞且其互補値寫入第二記憶胞中。在讀出時讀出此二個記憶胞且偵測其內容。讀出信號及干擾間距此處是上述一般方法之二倍大。當然此二個記憶胞及二個開關電晶體所需之空間及技術上之耗費是很大的，因此須確保：此二個相鄰之互補記憶胞之間之電阻變動須很小，以便可達成一種可靠之偵測作用。

在第二種方式（其與已讀出之純MTJ記憶胞（第l〇a圖）之自我參考値有關）中上述之先決條件不需要。此處以下述方式進行= 首先讀出且儲存所選取之記憶胞之內容。然後使此種記憶胞被程式化成π〇π。讀出此種已程式化成π〇π之記憶胞之內容且加以儲存。最先已儲存之記憶胞內容與所儲存之習知之相比較且進行偵測，這樣所偵測到之記憶胞內容又寫回至該記憶胞中。

此種方式之缺點是：在偵測此種讀出信號時一種預定之半讀出信號須添加至此種已程式化且又讀出之作爲參考用之因此在偵測此記憶胞時須重新輸入電阻變動値。；現在爲了完全與各記憶胞之電阻變動値無關，則在第二種方式中上述之方法須藉由寫入’’ 1 ’’而變成完整。因此存在以下之步驟： (a) 讀出所選取之記憶胞之內容且加以儲存。 (b) 在記憶胞中以程式化方式存入"〇π。 (c) 讀出記憶胞之已程式化之且加以儲存。 531747 五、發明説明（6 ) (d) 使記憶胞之內容被程式化成” 1 ”。 (e) 讀出記憶胞之已程式化之"1”且加以儲存。 (f) (a)中所儲存之記憶胞內容須與（c)和（e)中所儲存之値”1”及”0”比較且進行偵測，這由習知之”0”及”1” 來形成一種參考電壓Vref而達成，其中爲了偵測所讀出之” Γ’或”0”只使用該讀出信號差之一半，如第11a 圖中已讀出之”0”及第lib圖中已讀出之”1”所示。 (g) 已偵測到之記憶胞內容最後又寫回至記憶胞中。第二種方法藉由π Γ’及之寫入及讀出而在所選取之記憶胞中產生該參考電壓，使記憶胞至記憶胞之電阻波動不會對偵測造成影響。但” 1”或”0”之干擾間距只有第一種方法中互補式記憶胞中之一半大。第二種方法之主要缺點是：總共需要三個讀出週期，三個寫入週期以及一個計算週期，這樣會使讀出週期很長。因此可確定：在第一種方法中需要雙倍之面積且相鄰之記憶胞之間電阻之變動較小，第二種方法總共需要7個週期’其讀出過程因此需要很長之時間。本發明之目的是：提供一種方法以無破壞性地讀出MRAM 之記憶胞，其在較小之面積需求時對每一讀出過程只需較少之時間；此外，本發明提供進行本方法所需之配置。依據本發明，此目的以下述步驟達成： (a)在一種電壓（此時記憶胞之電阻値與其內容無關）時決定此一記憶胞之正規電阻値Rnorm， (b)在一種電壓（此時記憶胞之電阻値與其內容有關）時 531747 五、發明説明（7) 決定此記憶胞之實際電阻値R(〇)或R(l)， (c) 藉由正規電阻値以下述之形式使實際之電阻値正規化

Rnorm(0)= R(0)/Rnorm 或 Rnorm(l)= R(l)/Rnorm， (d) 使Rn〇rm(0)或Rnorm(l)對一種已正規化之參考電阻進行比較。

Rnormref= (Rnorm(O)ref + Rnorm( 1 )ref)/2 (e) 依據此種比較結果使記憶胞內容被偵測成0或1。本發明有利之其它形式描述在申請專利範圍各附屬項中。在本發明之方法或配置中，須使用MTJ記憶胞之特性（其目前仍未受到注意）。記憶胞之隧道電阻之値是與施加在其上之電壓有關。因此形成一種電壓範圍，其中此隧道電阻具有相同之大小而與二個磁層中之極化方向無關（即， ”0”或”1”時都有相同之大小）。反之，在其它電壓範圍中，此二個磁層中極化方向反向平行時此電阻較極化方向互相平行時還大△R，使得在此種電壓時記憶胞內容可依據 π〇"及”1”來區別。本發明之方法與下述情況有關：在最初所提及之電壓範圍（其以U1表示）中可決定此記憶胞之電阻Re而與其內容無關，而在第二次所提及之電壓範圍（其以U2表示）中此種電阻Re可依據記憶胞內容來偵測。因此，可藉由此種與記憶胞內容無關之電阻Re(Ul)使此種與記憶胞內容有關之電 531747 五、發明説明（8) 阻Re(U2)被正規化，不同記憶胞（其不必相鄰）之內容因此又可互相比較。已定址之記憶胞之已正規化之讀出信號亦可與一種參考記憶胞（其通常以”〇”或” 1 ”寫入）之已正規之參考信號相比較且因此可偵測此記憶胞之內容爲” 1”或”0”。本發明以下將依據圖式來描述。圖式簡單說明：第1圖記憶胞之磁層之平行（RP)及反向平行（RA)極化時之隧道電阻與施加於記憶胞上之電壓V = V^en-Vgen (曲線I)或與電阻比MR=(RA-RP)/RP(曲線II)之關係。第2圖記憶胞之電阻相對於記憶胞上之電壓之關係，此處加入平面電阻相對於接觸電壓之關係。第3圖基本電路之實施例之電路圖，其用來使讀出信號正規化。第4a至4c圖以具有MTJ記憶胞之記憶胞陣列爲例來說明本發明自我正規化之方法所用之電路圖。第5圖藉由”1”或之已正規化之參考信號來說明一種已正規化之讀出信號之參考作用所用之電路圖。第6圖記憶胞信號之已自我正規化之偵測進行時所用之電路。第7圖偵測記憶胞信號所用之具體電路。第8圖具有等效電路之MTJ記憶胞之圖解。第9圖 MTJ記憶胞之結構之圖解。第10a至10c圖 MTJ記憶胞，MTJ記憶胞及二極體， MTJ記憶胞及電晶體之等效電路。 -10- 531747 五、發明説明（9 ) 第1 1 a及11 b圖以習知之方法偵測” 0 ”及” 1 ”時之圖解。第8至lib圖已說明如上。這些圖式中相對應之組件分別以相同之參考符號來表 7f\ 。

第1圖是記憶胞之隧道電阻之平面電阻値R*對施加於記憶胞上之電壓V = VQben-Vunten之關係，其中Voben施加於位元線BL上且Vunten施加於字元線WL(第8圖）上。在-0.6V 和+0·6V之間之電壓範圍中，磁層在極化反向平行時此電阻値RA較極化互相平行時之電阻値RP還大。反之，在 -1.0V和-0.6V之間以及0.6V和1.0V之間之電壓範圍中磁層反向平行極化時及平行極化時之電阻値大約一樣大。電壓 U2 二 0.2V 時 RA 較 RP 大，電壓 U1 = 0.6V 時 RP(U1)大約等於 RA(U1)。反之，U2 時 RA(U2)= RP(U2) + AR。

換言之，電壓在U2可偵測記憶胞之內容，在施加電壓 U1時此磁層在平行極化及反向平行極化之情況下之電阻値相同，其可用來使記憶胞之電阻値正規化。本發明之方法基本上是在電壓U1時可決定記憶胞之電阻値Re(Ul)而與記憶胞之內容無關，在電壓U2時可依據記憶胞內容來偵測此記憶胞之電阻値Re(U2)。因此，可藉由此種與記憶胞內容無關之電阻値Re(U 1)使此種與記憶胞內容有關之電阻RC(U2)正規化，即，形成Re(U2)/Re(Ul)，於是一些未必相鄰之不同記憶胞之記憶胞內容又可互相比較。利用本發明之方法，則使已定址之記憶胞之已正規化之讀出信號可與參考記憶胞之已正規化之參考信號相比較。 -11- 531747 五、發明説明（1G ) 已定址之記憶胞通常以”〇”及μ”寫入，使已定址之記憶胞之內容可偵測成’’1”或”〇’’。此種過程可依據第2圖來說明，第2圖中顯示平面電阻 R*對於接觸電壓V之關係圖。

首先，例如在電壓Ul= 0.6V時測定此正規電阻値Rnorm 且儲存之。然後在電壓U2= 0.2V時利用電阻値R(0)或R(l) 依據磁層之反向平行極化（R( 1))或平行極化（R(〇))來決定記憶胞內容。因此使R(0)或R(l)對Rnorm形成正規化，即，形成 Rnorm(0)=R(0)/Rnorm 或 Rnorm(l)=R(l)/

Rnorm。然後使Rnorm(O)或Rnorm(l)來與參考記憶胞之參考電阻値 Rnormref = (Rnorm(O)ref + Rnorm(l)ref)/2 相比較。此Rnormref先前已決定。最後，記憶胞內容偵測成”0M 或”1"作爲此種比較之結果。以下將依據第3圖之實施例來詳述。本發明之方法以電壓U 1及U2時之二個時間上之步驟來達成。

本發明之方法特別有以下之優點：可進行本發明之方法而與記憶胞之電阻値之雜散無關。其過程只需二個時間步驟。藉由讀出信號之正規化，則與外部之參考信號相比較是可能的。因此在每一方面都須考慮本文開頭所述之現有之方法。最後，本發明之方法可用在所有型式之不同之MTJ記憶胞中，即，純MTJ記憶胞，具有二極體之MTJ記憶胞及具有電晶體之MTJ記憶胞。第3圖是進行本發明之方法所用之配置。利用此配置可 -12- 531747 五、發明説明（n)

使讀出信號正規化。此配置之記憶胞特別是具有電阻 RZelle ’其經由開關S1(例如，一種電晶體）而接至字元線電壓VWL(0.4V或0.8V)。此外，另有第一差動放大器VI (其負輸入端是與電阻RZelle之遠離此開關S1之端點相連且其正輸入端上例如存在IV之電壓），第二差動放大器V2 (其負輸入端是與第一差動放大器V1之輸出相連且其正輸入端施加1.6V之電壓），P-通道MOS-場效電晶體，記憶電容CSpeicher以及另一開關S2。第3圖（及第4a至4c圖）中又顯示一種η-通道MOS-場效電晶體Ml。若使用此場效電晶體Ml以取代M2，則第二差動放大器V2之（+ )及（-)輸入端須互換。以下假設：只存在電晶體M2，而電晶體Ml不存在。由電晶體Ml，M2，記憶電容CSspeicher及電晶體S2所構成之電路用來暫時儲存此正規電阻Rnorm= RZelle(Ul)。其它記憶胞之寄生電阻Rpara以虛線表示。

第一放大器VI之正輸入端上施加IV之電壓加上”偏移 (offset)”補償，使放大器VI之正輸入端和負輸入端之間下降成0V。即，在第一放大器VI之負輸入端上恰巧存在 IV。記憶胞陣列之其餘導線（除了所選取之導線之外）例如位於IV處。在第二放大器V2之正輸入端上預設一種電壓，使第一放大器VI之輸出端上之電壓到達第一放大器VI之負輸入端上之電壓，此電壓例如是IV且包括此電壓UZelle(其下降於RZelle)，此電壓UZelle例如是0.6V，其施加於已定址 -13- 531747 五、發明説明（12 ) 之記憶胞上以決定正規電阻Rnorm。換言之，第二放大器 V2之正輸入端上例如施加1V + 0.6V=1.6V。藉由電壓之預設，則第二放大器V2可在開關S2閉合時控制此電晶體M2，使電晶體M2上之電壓降（例如0.6V)恰巧等於記憶胞上者。即，此電晶體上同樣存在此電壓 UZelle。因此，流經電晶體M2之電流是與流經此記憶胞者相同。即，藉由電晶體M2再形成正規化電阻Rnorm。現在若開關 S2斷開，則電阻値Rnorm仍保存在電晶體M2中或記憶電容 CSpeicher 中。藉由施加一種與1.6V不同之電壓至第二放大器V2之正輸入端（例如，施加1.3 V至此輸入端），則可調整此回授式第一放大器VI之放大作用，例如，在1.3V時放大率調整至2倍。第3圖之電路配置之作用方式可與第2圖之電壓値以下述方式組合：首先，字元線處於1 V，使V W L = 1 V。開關S 1和S 2閉合，使IV施加於記憶胞陣列之所有導線上。IV同樣施加於第一放大器VI之負輸入端上以進行”偏移（offset)”補償。此種狀態（其中電流1= 〇流至一種由Mxn MTJ-記憶胞所構成之記憶胞陣列中）說明在第4a圖中。然後在字元線上施加一種電壓UWL1= 0.4V，使下降於記憶胞之電阻RZelle上之電壓是1V(位元線）-〇.4V(字元線）二0.6V= U1。第二放大器V2須控制此電晶體M2，使M2 -14- 531747 五、發明説明（13 ) 上同樣有〇.6V之壓降。流經記憶胞之電流iRZelle因此等於流經電晶體M2之電流，則RZelle(Ul= 0·6ν)= RM2 = Rnorm。然後使開關S2斷開，則可儲存此記憶電容 CSpeicher及電晶體M2中之Rnorm。現在所達成之狀態顯示在第4b圖中。字元線現在處於〇·8ν之電壓處，使UWL2= 0.8V。記憶胞之電阻RZelle上之電壓是1V(位元線）-〇.8(字元線）= 0.2V。第一放大器VI因此提供一種已正規化之讀出信號

Uout0.1= lV + U2(Rnorm/RZelle〇.i) 〇現在所達成之狀態顯示在第4c圖中。最後，Uc^to」與參考電壓相比較且偵測成”1”或信號。第5圖是藉助於參考記憶胞RRefO及RRen來參考一種讀出信號所用之電路配置，其中固定地寫入π〇π或”1”。在參考胞RRefi(其中事先寫入”1’’）上及參考胞RRef〇(其中事先寫入上施加一種與待讀出之記憶胞Rzelle相同之電壓 UWL。參考胞RRef()及RRefl及待讀出之記憶胞RZelle分別與放大器”放大器（refl)"，”放大器（refo)”及放大器”放大器（Zelle)”相連，以便產生一種已正規化之信號Unorm (refl)，Unorm(refO)及 Unorm(Zelle)，其設定成 Unorm (refl)= 1 V + (UBL- UWL)(Rnorml/Rrefl) ^ Unorm(refO) =lV + (UBL-UWL)(RnormO/RrefO)及 Unorm(Zelle)= 1V + (UBL-UWL)(Rnormzelle/Rrefzelle)。藉由已正規化之記憶胞信號來與此種由已正規化之參考記憶胞信號Unorm -15- 531747 五、發明説明（14)

(refO)及Unorm(refl)所獲得之參考信號Unormref = (Unorm(ref0) + Unorm(refl))/2 相比較，如第 6 圖所示，貝[J 在一計算步驟中可偵測記憶胞陣列A中此記憶胞RZelle之內容。一種可能之計算電路（其在第6圖中用來計算）顯示在第7 圖中。此電路電晶體T之大小須使此計算電路之輸出端 OUT上依據此記憶胞中所儲存之內容而顯示” 1 ”或”0”。第7圖所示之計算電路位於電壓源UCC及電流源I之間。輸入端IN上之記憶胞內容Unorm(Zelle)傳送至此計算電路且與（Unorm(ref0) + Unorm(refl))/2相比較且；經由放大器V而發送至輸出端OUT。符號之說明 RA......磁層之極化反向平行時記憶胞之電阻値 RP......磁層之極化方向平行時記憶胞之電阻値 MR......電阻比 R*……記憶胞之平面電阻 R(〇)....磁層之極化方向平行時記憶胞之電阻値 R(l)·..·磁層之極化反向平行時記憶胞之電阻値 Rnorm…正規電阻値 υι……電阻値是與記憶體內容無關時之電壓 U2……電阻値是與記憶體內容有關時之電壓 V1，V2...放大器 M1，M2...電晶體 CSpeicher……記憶電容 -16- 531747 五、發明説明（15)

Rpara……其它記憶胞之寄生電阻 RZelle....記憶胞之電阻値 S1，S2.....開關 VWL,UWL...字元線WL上之電壓 Uouto」...輸出電壓 A..... ..記憶胞陣列 BL.... ..位元線 WL··· ...字元線 TL···· ..非磁性之中間層 ML1. ——第一磁層 ML2. ——第二磁層 Re·. ..記憶胞之等效電 I WL… ..字元線電流 Ibl· · · ..位元線電流 C••… ..電晶體 D..... ..一極體 V...... ..放大器 17-

Claims

531 ^4T,，———— 丨! 歡狀游」h| ; 喊卜士 ί ------ -"n; 六厂、肀請奪利範圍第90 1 1 7920號「對MRAM記憶體之記憶胞進行無破壞性讀出所用之方法及配置」專利案 (92年1月修正）六申請專利範圍： 1. 一種對MRAM記憶體之記憶胞進行無破壞性讀出所用之方法，其特徵爲： (a )在一種電壓（此時記憶胞之電阻値與其內容無關）時決定此一記憶胞之正規電阻値R η 〇 r m， (b )在一種電壓（此時記憶胞之電阻値與其內容有關）時決定此記憶胞之實際電阻値R ( 0 )或R ( 1 )， (c )藉由正規電阻値以下述之形式使實際之電阻値正規化 Rnorm(0)=R(0)/Rnorm 或 Rnorm(l) = R(l)/Rnorm， (d)使Rnorm(O)或Rnorm(l)來與一種參考値比較， (e )依據此種比較結果使記憶胞內容被偵測成〇或ί。 2. 如申請專利範圍第1項之方法，其中步驟（d )以下述方式進行：Rnorm(O)或Rnorm(l)來與一種已正規化之篸考電阻 Rnormref = (Rnorm(O)ref + Rnorm(l)ref)/2 相比較，其中 Rnorm(〇)及 Rn〇rni(l) 是一種參考記憶胞（其內容是〇或1 )之在步驟（c )中已正規化之電阻値。 3. 如申請專利範圍第ί或第2項之方法，其中此正規 53IW— yu 六申請專利範圍電阻値之決定在電壓介於Ο . 6和Ο . 8V時是在記憶胞上進行。 4. 如申請專利範圍第1 項之方法，其中記憶胞之電阻値在所施加之電壓是0 . 2V時測得。 5. —種進行如申請專利範圍第1至4項中任一項之方法所用之配置，其特徵爲：此記憶胞（RZel le)是與電晶體電路（Ml，M2，CSpeicher)相連，其中儲存此記憶胞（RZe 1 1 e )之正規電阻値。 6. 如申請專利範圍第5項之配置，其中此電晶體電路 (Ml，M2，CSpeicher)經由開關（S2)而連接至放大器 (V 2 )之輸出端。 7. 如申請專利範圍第5或第6項之配置，其中此放大器（V2)以輸入端（-)來與另一放大器（VI)之輸出端相連，一種輸入端由此相連處而與記憶胞（RZe Π e )相連。 8. 申請專利範圍第7項之配置，其中在放大器（V2，V 1 ) 之其它二個輸入端分別施加一種固定電壓。 9. 如申請專利範圍第5 或6項之配置，其中此二個電晶體（Ml，M2)之源極-汲極-區段互相並聯且位於記憶胞（RZelle)和輸出端（UoutO.l)之間。 10. 如申請專利範圍第9項之配置，其中此二個電晶體 (Μ 1，Μ 2 )之閘極端是與開關（S 2 )及記憶電容 (CSpeicher)相連。