TW527629B - Boundary scan chain routing - Google Patents

Boundary scan chain routing Download PDF

Info

Publication number
TW527629B
TW527629B TW090119140A TW90119140A TW527629B TW 527629 B TW527629 B TW 527629B TW 090119140 A TW090119140 A TW 090119140A TW 90119140 A TW90119140 A TW 90119140A TW 527629 B TW527629 B TW 527629B
Authority
TW
Taiwan
Prior art keywords
boundary scan
control
signal
units
scanning
Prior art date
Application number
TW090119140A
Other languages
English (en)
Inventor
Alexander Goldovsky
Original Assignee
Agere Syst Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Syst Guardian Corp filed Critical Agere Syst Guardian Corp
Application granted granted Critical
Publication of TW527629B publication Critical patent/TW527629B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

527629 A7 B7 五、發明説明（1 ) 技術領域 本發明係關於積體電路，且更明確地關於邊界掃描控制 導體到關聯於積體電路輸入/輸出墊之控制邊界掃描單元的 布線。 發明背景 使用邊界掃描鏈以輸入資料到積體電路内、測試積體電 路與測試積體電路系統已變得甚為普遍。常被稱為JTAG的 IEEE標準1149.1與其修訂版（二者在此一起提供酌參）界定 實施邊界掃描鏈的邏輯電路。第5,355,369號美國專利揭橥 一種高速積體電路供做邊界掃描測試，該專利說明在此一 起提供酌參。邊界掃描鏈由各輸入/輸出墊處之邏輯電路單 元構成。輸入/輸出路徑一般位於環繞積體電路晶粒的周邊 處。也稱為邊界掃描單元的邏輯電路單元由控制信號根據 上述標準控制。控制信號一般由一接近邊界掃描單元的 ”環”匯流排提供給各邊界掃描單元，各環匯流排導體是循 環鏈一亦即形成一環路，且在單一點處被驅動。資料依序 從一邊界掃描單元傳送到一鄰接邊界掃描單元。所以，資 料從任一邊界掃描單元移動到一鄰接邊界掃描單元之方式 相同於資料從移位暫存器内一暫存器移動到移位暫存器内 次一暫存器之方式。 控制信號導體之環狀實施產生的一個問題是可能發生競 態情況。競態情況發生於在兩個相鄰資料栓之間傳送資料 時。相鄰資料栓中的一個是資料從其傳出之邊界掃描單元 的輸出資料栓而相鄰資料栓中的另一個是資料被移入之相 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 527629 A7 B7
資料^以個相料料检之間的 時脈控制信號内導人之料大於將資料從二相 '個傳r：另-個的推進延遲時，就會發生競態情況。 克服饥“況可能性的—種技術是將環狀匯流排導體在 加上時脈㈣處打斷。環絲流排導體錢界掃描鏈中的 第-邊界掃描單元與最後邊界掃描單元之間打斷。時脈信 號驅動被打斷的時脈環狀匯流排導體的_端以使時脈信號 依照資料移動穿過_邊界掃描單元之相反方向環繞被打 斷的環推進。依此方式’資料㈣邊界掃描單元序列在一 個方向-譬如逆時鐘方向—移動，而時脈㈣繞著被打斷 的時脈環匯流排導體在相反方向—譬如順時鐘方向_推 進，反之亦然。 雖然本技術解決了上述的競態情況，但是因爲打斷時脈 環祖流排導體並在被打斷的時脈環匯流排導體之_端驅動 卻引發另-可能的競態情況。該引發之可能的競態情況在 第-邊界掃描單元接收資料時發生。第_邊界掃描單元接 收具有最大傾斜的時脈信號，因爲時脈信號經歷了最長距 離到達第-邊界掃描單元。#有作用的低軸信號 位準時，和動進入第一邊界掃描單元的資料在移動信替於 時脈信號抵達（延遲時脈情況）第一邊界掃描單元之前二 -邊界掃描單元時通過第-主控栓且被栓人第二從屬拾、。第 所需要者是一種可克服肇因於時脈傾斜大於將資料從 鄰二栓中的一個傳送到另一個之推進延遲所引發的環2、^ 排組態中之可能競態情況的技術，而不引發其他可炉的靜^ 裝 訂
k -5-
527629 A7 B7 五、發明説明（3 ) 態情況。 發明概要 根據本發明，積體電路包括具有複數個輸入/輸出墊的半 導體晶粒。複數個邊界掃描單元一每個掃描單元對應於一 個輸入/輸出塾一實施關聯於相關輸入/輸出塾之邊界掃描功 能。每個邊界掃描單元包括一 TDI輸入與一 TDO輸出。邊 界掃描單元被組成一移位暫存器以將資料從一邊界掃描單 元以單一方向移動到一相鄰邊界掃描單元。一第一邊界掃 描單元是複數個邊界掃描單元中接收資料的第一個邊界掃 描單元。一最後邊界掃描單元是複數個邊界掃描單元中接 收資料的最後一個邊界掃描單元。一循環鏈控制導體形成 接近複數個邊界掃描單元的環路。循環鏈控制導體連接至 複數個邊界掃描單元的每一個以提供一測試時脈信號給邊 界掃描單元。至少另一個控制導體伸展環繞接近複數個邊 界掃描單元的半導體晶粒。該至少另一個控制導體連接至 複數個邊界掃描單元的每一個且在第一與最後邊界掃描單 元之間不連續。本發明也可在系統層面實施。 圖示簡述 圖1是積體電路一部份的頂視放大圖，包括根據本發明用 以將控制信號導引到邊界掃描單元的控制線； 圖2是典型邊界掃描單元的示意圖，包括根據本發明之延 遲電路；且 圖3是系統層面應用的一部份之示意圖，該圖舉例顯示在 安裝於電路板上的複數個積體電路之間的掃描鏈上使用根 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 527629 A7 B7 五、發明説明（4 ) 據本發明之控制線。 發明詳诚 裝 圖1中顯示根據本發明之積體電路10半導體晶粒12的局部 放大圖，顯示邊界掃描控制導體的布線。半導體晶粒^不 是依照比例畫出的。半導體晶粒12包括複數個膠合塾14， 膠合導線（未顯示）膠合到膠合塾以連接至導線（未顯示卜戈全 屬部位(未顯示)以進—步相互連接到焊接凸塊或接線柱陣 列’如本技術領域中眾所熟知者。膠合整14—般位於接近 丰導體晶粒12的周圍。膠合塾14提供一介面给半導體晶粒 j的電路（未顯示），每個膠合整可提供一輸入、一輸出、或 -輸入與_輸出’此處稱爲輸人/輸出或輸人/輸料。— 2代紐辦面，其他的膠合塾以外，關聯於每個 路的、目丨^的疋.知為早疋或邊界掃描單元18用來做積體電 邊界電路系_則試或程式化。 單元與隔絕電路構成。每個邊界掃描 二==膠合塾的邏輯狀態、將-邏輯狀態驅 掃描單 或可與其相關膠合塾14隔絕。邊界 環緩半導體晶粒12的周圍。 別4’所m於 、二界上？=被，。位元的形_ 元，4動資料到—相鄭邊界掃描單 存器:元進'或通過1列移位暫存器的暫 如任何串列二描¥兀18形成—邊界掃描鍵22。 1夕位暫存器般，除非財邊界掃描單 元已經載 ____ _ 7 - 本紙張尺咖 527629 A7 B7 五、發明説明（5 入有意義的資料，從鏈22之最後邊界掃描單元輸出的沒有 意義。 邊界掃描單元18受JT AG測試存取埠（τ Ap)控制器）*栌 制。控制器24連接至各個JTAG介面16的膠合墊。 入塾26提供測試時脈輸入。TDI輸入墊28提供^試資料: 鏈22的第一邊界掃描單元以接收資料。TRSTN輸入墊 供負觸發重置功能。TMS輸入墊32是提供給控制器&以選 擇邊界掃描鏈22操作模式的測試模式選擇。當邊界掃描模 式選定時，TDO輸出墊34在導體56上透過邊^掃插單元從 JOUT區段62接收被排序的測試資料。 文 包括導體38之控制匯流排36提供來自；1^(}介面16或_ 制器24的控制信號給各個邊界掃描單元18。控制匯流排^ 一般位於接近邊界掃描單元18且所以是圍繞半導體=粒12 的周圍。匯流排36内的導體38可以是連續的或循環:間斷 的，也可以不是，形成接近邊界掃描單元18的環路。當製 造具有多重金屬層之積體電路時，匯流排36一般被製^在 金屬頂層内。但是本發明不侷限於此。藉著本技術領域中 眾所週知的適當相互連結，匯流排36可被製造在一層以上 的金屬内。 雖然匯流排36可有四個以上的導體，下文將討論具有四 個導體38的匯流排36。該四個導體是時脈導體4〇、移動導 體42 '抓取導體44、與更新導體46。測試時脈信號加諸 JTAG介面膠合墊26。測試時脈信號TCK加諸區段時 與MG區段6WTAG區段6G產生—加諸移動 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 527629 五、發明説明（6 移動信號、加諸抓取導體44之抓取㈣、及 斜6之更新信號°當麵描操作模式下時，移動;4Γ體 :從鏈::::料―:逢:_ :鍵内最《«料上 ，，線56上移動到JTAG介面16的膠合她0υτ區段 路。移動導體42、抓"^導邊界掃描單元18的環 續且總稱爲被插斷導體58\H導體46被插斷或不連 ,^ 被插斷導體Μ由控制器24觝杂 且來自各個被插斷導體58 ° 動 更新信號給助㈣最後單元52 ㈣、抓取和 分接通接板梦么敢後早兀52。來自各個導體μ的第二 後單$取與更新信號給倒數第：個單元-最 新=其純料料騎料元。移動、抓取與更 掃二導體Τ44與46推進到鏈22内的各個邊界 描單_ 早元48是純該等信號的最後邊界掃 ^=:依此方式’移動'抓取與更新信號環繞鏈22的邊 邊^早χ 18推進，其推進方向相反於資科從鏈22内一個 :界t描單元18移動到-相鄰邊界掃描單元18之單一方 抓取與更新彳5號繞鏈22之邊界掃描單元18推 界二 =相反Γ資料從—個邊界掃描單元移動到-相鄭邊 44盘二:::早一万向的原因有二。首先，各個導體42、 Ά在導體42、44與46連接至最後單妨之分接頭點與 裝 訂 線
527629 A7 B7___ 五、發明説明（7 ) 導體42、44與46連接至第一單元48之分接頭點之間被插 斷。其次，各個信號在各個導體接近最後單元52之分接頭 點的末端被施加到導體42、44與46上，使得該等信號沿著 導體推進從一且以序列方式呈現在鏈22内的邊界掃描單元 18到一最後單元52到第一單元48。 圖2是典型邊界掃描單元18之掃描暫存器80部分的示意 圖，包括一額外的延遲線8 2。移動、抓取與更新信號分別 提供控制輸入給多工器84、86與88。若測試資料呈現在多 工器84的TDI輸入處，則當移動信號爲低且測試時脈信號 爲低時，測試資料被遞交給主控栓90的輸出，然後當測試 時脈信號轉變爲高時遞交給從屬栓92的輸出。延遲82將一 預定延遲導入資料出現在從屬栓92之輸出做爲典型邊界掃 描單元之測試資料輸出TDO的時間。在一種較佳具體實例 中，延遲的期間至少約爲測試時脈信號TCK週期一半的 80%。延遲可以任何已知方式實施。 來自TDO膠合墊34的輸出資料提供給掃描模塊（未顯 示）。掃描模塊對接收到的資料操作以驗證輸出資料如預期 者，所以可得到產生輸出資料的積體電路或系統係正確操 作的結論 依照上述方式布線時脈、移動與抓取控制導體以及施加 於其上之信號在某些應用中可足以確保測試時脈信號在移 動、抓取與更新信號抵達鏈22内第一單元48之前抵達第一 單元48。移動、抓取與更新信號抵達第一單元48之時間所 引發的推進延遲因爲信號在導體38上所經歷的信號路徑相 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 527629
對長度而比測試時脈信號抵達第—單元48之時間所引發的 延遲爲長。導人-預定延遲以延緩從錢界掃描單出 資料免除了第-單it48處的可能競態並確保測試時脈^號 在移動、抓取與更新信號到達之前就到達第一單元W。， 圖3舉例顯示本發明應用於系統上。積體電路=〇8安裝在 電路板122上。軌線124形成匯流排126以將積體電路12〇斑 JTAG控制信號相互連接並傳送資料。匯流排126與積體電 路120相互連接在一鏈128内。資料可在一軌線124上從鏈 128内的—個積體電路_列傳送到次-積體電路。每個積體 電路120有—如上文所述的邊界掃描鏈22。系統的JTAG^ 制功能可由JTAG控制器與諸積體電路之一的J〇UT區段執 行，或如圖3中所示般有一系统層面之獨立的JTAG控制器 與JOUT區段。從上文所述者，熟諳本技術領域者可清楚知 道系統層面之操作。
-11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 527629 第〇9〇119140號專利申請案 中文申請專利範圍修正本(9i年u月）S 申請專利範圍 1· 一種積體電路，包括·· 具有複數個輸入/輸出墊的半導體曰曰粒· 複數個邊界掃描單元，每個邊界掃二…、 複數個輸入/輸出墊之一的邊界掃插兀，夠實施關聯於 兀具有一TDI輸入與_TD〇輸出，該=每個邊界掃描單 組成移動暫存器以將資料依單—方向^、复數個邊界掃插單元 到-相鄰邊界掃描單元，複數個邊界=，界掃描單元移動 複數個邊界掃描單元巾第—個接收^是界定為 几，複數個邊界掃描單元之一是界 邊界掃描單 中最後-個接收資料的最後邊界掃插單=數個邊界掃描單元 形成接近該等複數個邊界掃描單元之 ，’該循環無間斷控制導體連接至二 延伸環繞半導體晶粒接近複數個邊界掃描單；，及 =Γ=Γ 一個控制導體連接至各個複數二 :::連:至少另一個控制導體在第-與最後邊軸^ 2· ㈣體電路’其中加諸該至少另-個 '之控制k號係從由移動信號、抓 號構成的群組中選擇。 ^取W、與更新信 3. ，申請專利範圍第i項之積體電路，其中連接到該至少另一 ::制導體之控制信號連接到該至少一個控制導體不連續的 也方以使被驅動到該至少另一個控制導體上的控制信號沿著 該至少另一個控制導體推進到各個複數個邊界掃描單元u :其 度逍用 A4 規格(210><297公釐） A B c D 527629 々、申請專利範圍 推進方向相反於資料從一邊界掃描單元移動到一相鄰邊界掃 描單元之單一方向。 4. 如申請專利範圍第1項之積體電路，尚包括： 各邊界掃描單元包括與TDO輸出串列連接的延遲器以將從 相關邊界掃描單元出現輸出的時間做一預定延遲。 5. 如申請專利範圍第4項之積體電路，該預定延遲的長度至少 為加諸控制導體之時脈信號半週期的80%。 6. 如申請專利範圍第1項之積體電路，其中該至少另一個控制 導體包括至少另三個控制導體，該等至少另三個控制導體中 的每一個連接到各個複數個邊界掃描單元，該等至少另三個 控制導體中的每一個在第一與最後邊界掃描單元之間不連 續。 7. 如申請專利範圍第6項之積體電路，其中加諸該等至少另三 個控制導體的控制信號包括移動信號、抓取信號與更新信 號。 8. 一種掃描系統，包括： 一基底； 安裝在基底上的複數個積體電路； 複數個掃描單元，每個掃描單元能夠實施關聯於複數個積 體電路之一的掃描功能，每個掃描單元有一TDI輸入與一 TDO輸出，該等複數個掃描單元組成移動暫存器以將資料依 單一方向從一積體電路移動到一相鄰積體電路，複數個積體 電路之一是界定為複數個積體電路中第一個接收資料的第一 積體電路，複數個積體電路之一是界定為複數個積體電路中 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    527629 A8 B8 C8
    527629 A BCD 々、申請專利範圍 中的每一個在第一與最後積體電路之間不連續。 14. 如申請專利範圍第13項之系統，其中加諸該等至少另三個控 制導體的控制信號包括移動信號、抓取信號與更新信號。 15. —種控制掃描系統之方法，包括： 在複數個掃描單元内實施關聯於複數個輸入/輸出墊之一 的掃描功能，每個掃描單元具有一TDI輸入與一TDO輸出， 該等複數個邊界掃描單元組成移動暫存器以將資料依單一方 向從一邊界掃描單元移動到一相鄰邊界掃描單元，複數個邊 界掃描單元之一是界定為複數個邊界掃描單元中第一個接收 資料的第一邊界掃描單元，複數個邊界掃描單元之一是界定 為複數個邊界掃描單元中最後一個接收資料的最後邊界掃描 單元； 布線一循環無間斷控制導體以形成接近該等複數個掃描單 元之環路； 連接該循環無間斷控制導體至各個複數個掃描單元以將測 試時脈信號導引到各個複數個掃描單元；及 布線至少另一個控制導體接近複數個掃描單元，該至少另 一個控制導體連接至各個複數個掃描單元，該至少另一個控 制導體在第一與最後掃描單元之間不連續。 16. 如申請專利範圍第15項之方法，尚包括將從由移動信號、抓 取信號、與更新信號構成的群組中選擇的控制信號加諸該至 少另一個控制導體之步驟。 17. 如申請專利範圍第15項之方法，尚包括將控制信號連接到該 至少另一個控制導體，該控制信號連接到該至少一個控制導 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐） 527629 A B c D 々、申請專利範圍 體不連續的地方以使被驅動到該至少另一個控制導體上的控 制信號沿著該至少另一個控制導體推進到各個複數個邊界掃 描單元，其推進方向相反於資料從一邊界掃描單元移動到一 相鄰邊界掃描單元之單一方向。 18. 如申請專利範圍第15項之方法，尚包括下列步驟： 對TDO輸出做一延遲以將從相關掃描單元出現輸出的時間 做一預定延遲。 19. 如申請專利範圍第18項之方法，其中做延遲的步驟包括進行 長度至少為加諸控制導體之時脈信號半週期的80%之延遲。 20. 如申請專利範圍第15項之方法，其中該至少另一個控制導體 包括至少另三個控制導體，該等至少另三個控制導體中的每 一個連接到各個複數個邊界掃描單元，該等至少另三個控制 導體中的每一個在第一與最後邊界掃描單元之間不連續。 21. 如申請專利範圍第20項之方法，其中將控制信號加諸該至少 另三個控制導體包括加諸移動信號、抓取信號與更新信號。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
TW090119140A 2000-08-07 2001-08-06 Boundary scan chain routing TW527629B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/633,795 US6640324B1 (en) 2000-08-07 2000-08-07 Boundary scan chain routing

Publications (1)

Publication Number Publication Date
TW527629B true TW527629B (en) 2003-04-11

Family

ID=24541142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119140A TW527629B (en) 2000-08-07 2001-08-06 Boundary scan chain routing

Country Status (5)

Country Link
US (1) US6640324B1 (zh)
EP (2) EP1179740B1 (zh)
JP (1) JP3876380B2 (zh)
DE (2) DE60114101T2 (zh)
TW (1) TW527629B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298322A (zh) * 2018-09-27 2019-02-01 西安微电子技术研究所 一种动态变链长扫描结构及其方法和边界扫描单元

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1221700A1 (de) * 2001-11-02 2002-07-10 Siemens Aktiengesellschaft Elektronischer Baustein mit verbesserter Boundary-Scan-Implementierung
US7188277B2 (en) * 2003-03-28 2007-03-06 Hewlett-Packard Development Company, L.P. Integrated circuit
US7146538B2 (en) * 2003-03-28 2006-12-05 Hewlett-Packard Development Company, L.P. Bus interface module
US7162673B2 (en) * 2003-11-14 2007-01-09 Integrated Device Technology, Inc. Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing
US7274283B2 (en) * 2004-04-29 2007-09-25 International Business Machines Corporation Method and apparatus for resisting hardware hacking through internal register interface
US7447961B2 (en) 2004-07-29 2008-11-04 Marvell International Ltd. Inversion of scan clock for scan cells
KR101681736B1 (ko) 2010-05-14 2016-12-02 삼성전자주식회사 입출력 래퍼들을 갖는 반도체 장치
US9140754B2 (en) * 2011-02-28 2015-09-22 Texas Instruments Incorporated Scan-based MCM interconnecting testing
US8793546B2 (en) 2011-06-20 2014-07-29 Lsi Corporation Integrated circuit comprising scan test circuitry with parallel reordered scan chains
US8671320B2 (en) 2011-06-21 2014-03-11 Lsi Corporation Integrated circuit comprising scan test circuitry with controllable number of capture pulses
US8615693B2 (en) 2011-08-31 2013-12-24 Lsi Corporation Scan test circuitry comprising scan cells with multiple scan inputs
US10424921B2 (en) * 2017-02-16 2019-09-24 Qualcomm Incorporated Die-to-die interface configuration and methods of use thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051352A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Level sensitive embedded array logic system
US5355369A (en) 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
JP2553292B2 (ja) * 1991-12-20 1996-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 論理回路テスト装置及び方法
JPH05273311A (ja) * 1992-03-24 1993-10-22 Nec Corp 論理集積回路
JPH06289099A (ja) * 1993-03-30 1994-10-18 Toshiba Corp スキャン回路
US5701335A (en) * 1996-05-31 1997-12-23 Hewlett-Packard Co. Frequency independent scan chain
US5898776A (en) * 1996-11-21 1999-04-27 Quicklogic Corporation Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array
US5991908A (en) * 1997-09-29 1999-11-23 Xilinx, Inc. Boundary scan chain with dedicated programmable routing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298322A (zh) * 2018-09-27 2019-02-01 西安微电子技术研究所 一种动态变链长扫描结构及其方法和边界扫描单元

Also Published As

Publication number Publication date
EP1637894A3 (en) 2006-06-07
EP1179740A3 (en) 2004-01-07
US6640324B1 (en) 2003-10-28
EP1637894B1 (en) 2008-10-08
JP2002131390A (ja) 2002-05-09
DE60114101T2 (de) 2006-07-20
EP1637894A2 (en) 2006-03-22
DE60114101D1 (de) 2005-11-24
EP1179740A2 (en) 2002-02-13
JP3876380B2 (ja) 2007-01-31
EP1179740B1 (en) 2005-10-19
DE60136112D1 (de) 2008-11-20

Similar Documents

Publication Publication Date Title
TW527629B (en) Boundary scan chain routing
US8149906B2 (en) Data transfer between chips in a multi-chip semiconductor device with an increased data transfer speed
JPH01501033A (ja) 素早い注文設計及び独特な試験能力の為の集積回路パッケージ形式
JP4673533B2 (ja) 専用及びプログラム可能論理を有する集積回路
JP2004524715A5 (zh)
CN101794625B (zh) 存储器系统、存储器测试系统及其测试方法
US20080282122A1 (en) Single scan clock in a multi-clock domain
US20040250185A1 (en) Semiconductor integrated circuit
US7428677B2 (en) Boundary scan apparatus and interconnect test method
JP2002131390A5 (zh)
US20060156114A1 (en) Semiconductor device for accurate measurement of time parameters in operation
JP3763385B2 (ja) 半導体装置
EP1022574A2 (en) System and method for testing on-chip modules and the interconnections between on-chip modules
US11994553B2 (en) Signal transmission circuit and method, and integrated circuit (IC)
US20050005216A1 (en) Electronic component
US20130314102A1 (en) Delay fault testing for chip i/o
JP2000209680A (ja) 通信素子及びこれを用いた通信装置
US6964002B2 (en) Scan chain design using skewed clocks
JP2505032B2 (ja) 半導体集積回路
US7429794B2 (en) Multi-chip packaged integrated circuit device for transmitting signals from one chip to another chip
JP2011165936A (ja) 積層チップ制御回路および積層半導体装置
US6973606B2 (en) Partially distributed control mechanism for scanout incorporating flexible debug triggering
JP2005283207A (ja) 半導体集積回路装置
JP2000275304A (ja) 論理集積回路およびそれを用いた半導体装置
JP2002243806A (ja) Ｉ／ｏパッド・アーキテクチャを利用した自動スキャン・パッド割り当て

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent