TW523555B - Method and apparatus for manufacturing semiconductor device - Google Patents

Method and apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
TW523555B
TW523555B TW089116103A TW89116103A TW523555B TW 523555 B TW523555 B TW 523555B TW 089116103 A TW089116103 A TW 089116103A TW 89116103 A TW89116103 A TW 89116103A TW 523555 B TW523555 B TW 523555B
Authority
TW
Taiwan
Prior art keywords
wiring
film
semiconductor device
metal
base metal
Prior art date
Application number
TW089116103A
Other languages
English (en)
Inventor
Hideaki Yamasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW523555B publication Critical patent/TW523555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

功555
技術領域 (請先閲讀背面之注意事項再填寫本頁) 本發明係有關在包含供形成為了和用以連接配線層間 的微小通孔（through hole)、配線層與電晶體元件等之擴散 層相連接的微小接觸孔（contact hole)及金屬配線層之狹窄 的配線用溝部，之凹部内，形成配線用金屬的半導體裝置 之‘ ie方法及製造裝置；特別關於，在堆積於凹部内及形 成有該等凹部之平面上的基底金屬膜上，採用CVD ( Chemical Vapor Deposition)法堆積配線用金屬時，藉控 制堆積初期的堆積特性而實施良好的包埋之半導體裝置的 製造方法及用以實現其中一部分的製造裝置。又，在本案 5兒明書中使用之形成基底金屬膜的敘述亦包含基底金屬化 合物膜。 背景技術 伴隨著1C和LSI等之半導體積體電路的半導體裝置之 微細化’用以將形成在半導體基板表面的雜質擴散層與金 屬配線層之間相連接的接觸孔，和用以連接金屬配線層間 的通孔也變得微小。亦即，接觸孔和通孔之縱橫尺寸比 (aspect ratio)(孔之深度與開口寬度的比）增大。 經濟部智慧財產局員工消費合作社印製 用以在此種孔内將配線用金屬形成包埋而獲得電氣性 連接之技術，從過去以來係採用以濺鍍法堆積鋁合金等之 配線用金屬的方法。但是，以濺鍍法將配線用金屬良好地 堆積於微小的孔内有其困難；因此，應用對微小的孔内之 堆積特性優良的CVD法乃被加以檢討。 在此CVD法中有選擇堆積CVD法（selective))和全面堆 4 本紙張尺度適用中國國家標準（CNS)A4規格（2忉x 297公釐） 523555
經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 積CVD法（blanket) ·，選擇堆積CVD法係於基板表面形成非 導電區域（例如，於下層金屬配線上所形成的絕緣層之表 面）與導電區域（例如，露出於開口在該絕緣層的孔之底 部的基底金屬膜表面），而將配線用金屬僅堆積到導電區 域；全面堆積CVD法係將氮化鈦等的基底金屬膜形成於 包含孔内及其周圍的絕緣層表面上之基板表面整體，並於 其表面上實施配線用金屬的堆積。 其中，全面堆積CVD法和成膜相關，具有對基板表 面的狀悲之敏感性低’而在量產技術中可以安定地使用之 優點。而且，在全面堆積CVD法中具有，將堆積在孔外 的絕緣層表面上之配線用金屬膜加以圖案化即可以使用做 為金屬配線的優點。 可以使用上述CVD法而形成堆積之導電金屬的種類 ，代表性的有以六氟化鎢（WF6)做為原料之鎢，以有機鋁 化合物做為原料之鋁。尤其，鋁以其電阻為鎢的丨/3，亦 即’可以形成低電阻的配線要件，而特別優異。又，電阻 比銘更低的銅和金也可以採用CVD法而堆積。 採用全面堆積CVD法將鋁包埋於孔内的技術，已知 者有以下2種方法。 第1個方法係使用CVD反應室和濺鍍室乃經由遮斷大 氣的搬送室而被連接之堆積裝置。首先，在濺鍍室將氮化 鎢膜堆積於形成孔的基板表面全體。之後，通過搬送室在 不曝露於大氣中的情形下將基板移送到Cvd室。接著， 以用二異丁基鋁做為原料之CVD法堆積鋁（例如，參見 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 裝-----^----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 523555
經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 美國專利USP 5,008,217號）。但是，現實上，因為濺鍍室 與CVD室所使用的氣體及操作壓大都大不相同，所以伴 隨有將該二者予以一體化的裝置在建構上和運用上都有技 術性的困難性。 第2個方法係將以濺鍍法在形成有孔的表面全面上堆 積了氮化鈦的基板導入CVD裝置内，在使其接觸大氣之 後’以使用二甲基氫化鋁（dimethyl aluminium hydride)做 為原料之CVD法堆積鋁（例如，丨993年LVSI Multilevel
Inter- connection Conference論文集 ρ·463)。此情形中，如 果將CVD時的基板溫度設定成可以獲得高堆積速度的值 ，則在被包埋到微小的孔内以前，堆積在孔外的絕緣層表 面上之銘就會將孔上部的開口部堵塞住。亦即，孔内會產 生中空狀的空隙，而無法實現良好的包埋。因此，為了實 現良好的包埋，必需將CVD時的基板溫度降低。但是， 此種情形下，堆積速度會降低，量產性下降。 另一方面，關於採用選擇堆積CVD法將鎢包埋到孔 内的情形，已知者有以下的方法。 此方法中係使用潔淨室與CVD反應室乃透過遮斷大 氣的搬送室而被連接之裝置。首先，在潔淨室中，以含有 氫和鹵素氣體的電漿，將露出孔的底部之金屬等的表面加 以清淨處理。此種基板經由搬送室在不被曝露於大氣的情 形下被移送到CVD室。之後，以使用六氟化鎢做為原料 之CVD法，將鎢僅選擇性地堆積到孔内。例如，美國專 利USP 5,004,299號中揭示對露出孔的底部之金屬等的表 (請先閱讀背面之注意事項再填寫本頁) -I I I l· I--訂· I I---I ! 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱
523555 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 面在大氣中以電聚除去會對枯著的嫣之堆積造成阻害的 水蒸氣和氧化物等污染物之技術。 又’過去在金屬配線的形成中，所使用的方法也是於 基底絕緣層的上面全面地採用濺鍍法堆積鋁合金等之配線 用金屬’再用光刻及乾式蝕刻技術除去不要的部分，而形 成具有所欲的配線圖案之金屬配線層。但是，隨著金屬配 線變得微細，配線層的乾式蝕刻之困難性也昇高；相反地 ，預先在絕緣層表面形成對應金屬配線圖案的細溝（配線 用溝部），再於其中形成配線用金屬的方法也有揭示（例 如，美國專利USP 4,789,648號）。在此情形中，較佳者也 是以細溝的包埋能力優良之CVD法堆積配線用金屬以形 成配線層。 又，其他的鋁膜成膜方法，如特公平6-35657號公報 中之揭示，利用在鋁層的成膜之前以活性化劑處理基板表 面的方式，在基板表面上形成羥基基團之表面誘導層（以 有機、無機或有機金屬配位基基團，或者，以Cr、A1等之 金屬離子取代羥基基團内的氫離子之物）的方法。 如此，為了將配線用金屬包埋到形成於絕緣層之狹孔 和細的配線用溝部，以採用階躍性覆蓋性（step c〇verage) 優良的CVD法為佳。但是，習知的cVD法中，不但步驟 數多，而且需要採用複雜的步驟。亦即，以簡單的步驟而 實現充分的包埋性之成膜方法，事實上至今仍未被揭露。 發明主旨 本發明係著眼於如上所述的問題點，並未有效地解決 — II--I I I I-- I I I l· I I I ^ · I--I I I I I (請先閱讀背面之注意事項再填寫本頁)
523555 A7 B7 五、發明說明（ 之而元成者。本發明之目的在於提供一種既簡單而且步驟 少，一邊以配線用金屬將微細的孔和配線用溝部良好地包 埋，同時可以形成配線層之半導體裝置的製造方法及製造 裝置。 本發明人等對於以具有0H基之有機溶劑所進行的前 處理，以及，於其後所實施之CVD法，進行種種的實驗 及分析。其結果，發現前處理條件會對CVD製程中的配 線用金屬之堆積造成強烈的影響。
本發明之半導體裝置的製造方法係，對在表面上部分 地形成有凹部之絕緣層施以複數的成膜作業以製造半導體 裝置之方法中，特徵在於，具備有基底金屬膜形成步驟、 表面處理步驟和配線用金屬堆積步驟；基底金屬膜形成步 驟係於包含前述凹部之内周面的前述絕緣層表面上形成含 有南熔點金屬之基底金屬膜，表面處理步驟係以含有〇h 基之有機溶劑處理前述基底金屬膜的表面，而配線用金屬 堆積步驟則是於表面處理後之前述基底金屬膜上，以CVD 法’使配線用金屬堆積成至少將前述凹部内的一部分或全 部予以包埋。 如此，在以CVD法使配線用金屬堆積之前，用具有〇H 基的有機溶劑實施表面處理，可以有效地除去表面的污潰 等吸附物。因此，即使在微細的凹部内也至少可以充分地 實施包埋處理。又，如果繼續進行成膜處理，則可以形成 膜厚均勻的配線層（堆積層）。 又，較佳為，特徵在於，前述配線用金屬堆積步驟之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
If ί請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523555
五、 發明說明（6 ) 經濟部智慧財產局員工消費合作社印製 後’具有以岐法或電鑛法使配線用金屬堆積而形成配線 層的配線層形成步驟。 配線用金屬之成膜方法，較佳者為可以從cvd法轉 換成激鍍法者。此時’將因⑽法所必需㈣厚全部和 成膜％做比較整體的成膜時間縮短而可以使產率向上提 而。此外’配線層可以形成對抗電移（electr〇migrati叫等 之耐久性高的賤錄膜。 於配線用金屬堆積步驟之後，也可以實施使被包埋於 前述凹部之配線用金屬殘留而除去堆積層之除去步驟，和 以濺鍵法或電錢法使配線用金屬堆餐表面全體而形成配 線層之新配線層形成步驟。 此情形，因為用CVD法使被包埋於前述凹部之配線 用金屬殘留而除去堆積層，又在其上㈣鍍法形成新的配 線層，所以可以將配線層用膜質良好的配線用金屬予以置 換0 又，在則述表面處理步驟中，以使氣體狀的有機溶劑 接觸則述基底金屬膜為宜。或者，在前述表面處理步驟中 ，係使液體狀的有機溶劑接觸前述基底金屬膜。 又，前述凹部可以是形成於前述絕緣層之接觸孔。或 者，前述凹部可以是形成於前述絕緣層之通孔。或者，前 述凹部可以是形成於前述絕緣層之配線用溝部。 前述配線用金屬為，例如，A1或Cvl。 又，本發明之半導體裝置的製造裝置，特徵在於具備 有，對半導體裝置材料的表面，使含有0H基之有機溶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 9 ^----------^--------線 (請先閱讀背面之注意事項再填寫本頁) 523555 經濟部智慧財產局員工消費合作社印製 A7 B7 ----' ---~----- 五、發明說明（7 ) 發生接觸而實施表面處理之表面處理單元，和以CVD法 使配線用金屬堆積在表面處理後之前述半導體裝置材料的 表面之CVD成膜單元’以及連繫前述表面處理單元與前 述CVD成膜單元之搬送室。 圖式之簡單說明 第1圖所示為用以實施根據本發明的方法之一部分步 驟的製造裝置之一例的概略構造圖。
第2⑷〜⑼圖為用以說明本發明之方法的實施例R 步驟圖。 第3(A)〜(D)圖$用以說明本發明之方法的實施例2之 步驟圖。 第制〜⑼圖為用以說明本發明<方法的實施例3之 步驟圖。 第5圖所示為比較⑷中，接觸孔之包埋狀態的剖面圖 〇 第6(A)〜(B)圖為不意實施例丨之鋁配線層的表面與比 較例1之鋁配線層的表面之電子顯微鏡照片。 第7圖所示為比較例2中，接觸孔之包埋狀態的剖面圖 〇 第8(A)〜(C)圖為說明本發明之其他變形例的步驟圖， 用以實施發明之最佳態樣 以下將根據所附圖式，詳細說明本發明之半導體裝置 的製造方法及製造裝置之一實施例。 第1圖所不為用以實施本方法之一部分步驟的製造裝 本紙張尺度適財關家標準（CNS)A4規格（21G X 297公爱) 10 «.-----------MWW—l·— ί請先閱讀背面之注意事項再填寫本頁) 523555
經濟部智慧財產局員工消費合作社印製 置之概略構造圖。 首先，本方法係在對在I面上部分地形成有凹部之絕 緣層施以複數的成膜操作以製造半導體裝置之方法中，具 有基底金屬膜形成步”驟、表面處理步驟和配線用金屬堆積 步驟；基底金屬膜形成步驟係於包含前述凹部之内周面的 前述絕緣層表面上形成含有高熔點金屬膜， 面處理步驟係以含有⑽基之有機溶劑處理=金屬表 膜的表面，而配線用金屬堆積步驟則是於表面處理後之前 述基底金屬膜上’以CVD法，使配線用金屬堆積成至少 將前述凹部内的一部分或全部予以包埋。 半導體裝置材料係於半導體基板的最上層形成有絕緣 層者。於此絕緣層之表面，以蝕刻等形成預定的凹部，例 如，通孔、接觸孔、配線用溝部等。換言之，本發明係於 上述半導體裝置材料上，在該絕緣層的凹部内周面上及絕 緣層的表面上形成含有高熔點金屬的基底金屬膜，例如 ΤιΝ膜，並使用含有〇H基之液體狀或氣體狀的有機溶劑調 整該基底金屬膜的表面狀態（表面處理）；接著，以Cvd 法於至少前述凹部内周面上的基底金屬膜上，使配線用金 屬，例如鋁和銅堆積，而將凹部内的一部分或全部予以包 埋。 本發明中，配線用金屬材料，為了形成合適的A1膜， 可以採用二甲基氫化鋁（DMAH)等之有機八丨化合物。因 為DMAH中的A1原子之最外層執道是空的，所以相當的吸 引電子，藉由從基底金屬膜供給電子可以促進DMah的分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 ^----------^---------^ (請先閱讀背面之注意事項再填寫本頁) 523555 五、發明說明（9 解。關Γ广ΤΓ生，在使用有機銅化合物的情形中也相同 。又，基底金屬膜也可以提供做為阻絕膜的作用，抑制配 線用金屬之向Si基板和層間絕緣膜的擴散。 又，使用含有例如Ti的高熔點全屬晅七上β 岭點I屬膜或向熔點金屬化 合物做為配線用金屬之基底金屬膜的理由係因為1等之安 定性。而且’高炫點金屬膜或高炫點金屬化合物與被使用 做為配線用金屬之銘或銅的反應性低。因此，即使在配線 步驟後所實施的各種回火步驟中（通常在25G〜4坑進行 )’高熔點金屬膜或高熔點金屬化合物也不會與鋁和銅發 生反應，相當的安；t。因而，可以利用高炫點金屬膜或高 熔點金屬化合物膜做為擴散防止膜和反射防止膜。 上述基底金屬膜可以用濺鍍法和CDV法堆積成。堆 積後的表面由於各種的理由而形成有吸附物種。例如，僅 僅只是放置在大氣中，空氣中的水分、氧、氮或者有機物 就會發生吸附。CDV膜的情形中，除此之外，還要加上 起因於原料氣體的各種化學物種之吸附。此種吸附物種會 污染基底膜表面，並使表面電阻昇高。其結果，因為來自 基底金屬膜的電子供給受到阻害，所以配線用金屬之A1或 Cu的成長也受到阻害，從而無法成長成良質的鋁或銅。 此外，如果凹部内周面的基底金屬膜表面之清淨度有所偏 差，則鋁或銅的堆積膜厚度會部分地發生變化。其結果， 凹部被部分地堵塞，而有在從開口部分離的部分上發生閉 空孔（空隙）的情形。因此，僅單純地使用基底金屬膜極 難在孔寺之凹部將ί呂或銅良好地包埋。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 12 523555
五、發明說明（10 果 示 因此，在本方法中，藉由用具有OH基的有機溶劑實 施表面處理以調整基底金屬膜的表面狀態。利用將基底金 屬膜的表面曝露於具有〇H基的有機溶劑中，可以將基底 金屬膜的表面用具有〇H基的有機溶劑予以均勻地覆蓋。 藉由以此種方式調整基底金屬膜的表面狀態，包含凹 P内門面之基底金屬膜全面的狀態變成均一。藉此，可以 獲得優良的包埋性能，而且變成可以不受在此以前所實施 的處理過程之影響。 在本方法中’於絕緣層表面上及其凹部内周面上形成 基底金屬膜，並於此基底金屬膜上以例如全面Cvd法實 施配線用金屬的堆積。此時，基底金屬膜表面的狀態如 不經過適當的調整，則會如前述之VLSI論文集中所教. ，在微小的凹部被包埋以前，開口部就因絕緣膜表面上堆 積的配線用金屬而堵塞，亦即，會有無法實現良好包埋的 情形。 所以，在本方法中即是以上述之認知為基礎，而利用 以具有0H基的有機溶劑之處理而適當地調整基底金屬膜 表面的狀態後，再以CVD法堆積配線用金屬。其結果， 於包含凹部内周面的基底金屬膜整體上，均勻地形成堆積 核（供堆積的核），堆積膜厚度的偏差狀況受到抑制，而 可以抑制在凹部内周面之部分的閉塞及空隙之形成，亦即 ’可以將配線用金屬良好地包埋於凹部内部。 本方法中，配線用金屬也可以僅以CVD法形成，也 可以用CVD法形成第1配線用金屬後，再以濺鍍法或電铲 -------------裝-----r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
523555 五、發明說明（η ) 法堆積第2配線用金屬。亦即，於基底金屬膜上以CVD法 形成比較薄的第1配線用金屬，再進一步於其上以濺鍍法 堆積第2配線用金屬亦佳。利用此種處理方式，可以同時 活用包埋性尚的CVD法之優點，和膜質優良之濺鍍法或 電鍍法的優點。於此情形中，在真空中連續實施此等處理 亦可，形成第1配線用金屬後將半導體裝置材料一時地取 出到大氣中，之後再形成第2配線用金屬亦佳。再者，如 上所述，配線用金屬雖以鋁或銅為合適，惟除此之外，亦 可以使用金等之低電阻金屬材料。特別是銅的情形中，以 電鍍法形成第2配線用金屬為有效。 本方法也可以藉由使用含有〇H基之有機溶劑調整表 面狀態的方式，而在對包含凹部内周面的基底金屬膜實施 堆積的初期，使微細且均勻地進行連續的核形成變成可能 如以上所示，以含有0H基之有機溶劑實施的前處理 ，提兩在包含凹部的基底金屬膜表面整體之成膜狀態的品 質，並抑制在凹部内周面之部分的閉塞及空隙之形成，使 得於凹部内部良好地包埋配線用金屬成為可能。 經濟部智慧財產局員工消費合作社印製 此種因基底金屬膜的表面狀態所導致的堆積特性之變 化，在基板表面的狀態受到強烈影響之CVD法的情形中 才會發生。亦即，如同本方法，若以適當條件之前處理調 整基底金屬膜的表面狀態，則藉由將配線用金屬的cvd 法有機地一體化之方式，首次完成確認對微細的凹部之包 埋特性優良的配線要件形成技術。 14 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公爱） 523555 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（l2) 又，本方法中，於基底金屬膜表面實施如以上所述之 前處理後’於凹部内周面上的基底金屬膜上以CVD法使 第1配線用金屬堆積，並選擇性地將絕緣層表面上所堆積 之第1配線用金屬除去，再於絕緣層上之第丨配線用金屬被 除去的部分上以濺鍍法或電鍍法堆積第2配線用金屬亦佳 。此時，即使以CVD法做成的膜之特性不佳，也可以將 之除去到所必需的最小限度殘留，而形成其他特性良好的 膜。 貫施如以上之方法的一部分之製造裝置係以例如第1 圖所示之模式。此製造裝置2具有表面處理單元4、CVD 成膜單元6和真空搬送室8;表面處理單元4對半導體裝置 材料的表面使含有0H基之有機溶劑相接觸以實施表面處 理，CVD成膜單元6於表面處理後之前述半導體裝置材料 的表面以CVD法使配線用金屬堆積，而真空搬送室8則將 前述表面處理單元與前述CVD成膜單元在例如真空狀態 下相連通。 真空搬送室8與表面處理單元4之間，以及真空搬送室 8與CVD成膜單元6之間，分別被以柵閥（}1、G2連結。又 ，真空搬送室8内，為了搬送矽基板等之半導體裝置材料ι〇 ，而設置有在保持材料1〇的狀態下，可以屈伸及旋轉的搬 送臂12。此搬送臂丨2形成可以在導軌14上移動的狀態。又 ，在真空搬送室8的一側上，經由柵閥G3而連接有可以抽 真工之加載互鎖真空室（load-lock chambeO 16。 成為處理對象之半導體裝置材料，係於例如矽晶圓等 ^----------t---------^ (請先閱讀背面之注意事項再填寫本頁)
523555 經濟部智慧財產局員工消費合作社印製 A7 —- _B7 --------—— 五、發明說明（l3) 之半導體基板的表面上，以堆積具有凹部的絕緣層而形成 。首先’於此半導體裝置材料的表面，以未圖示出的裝置 ，形成ΤιΝ等之基底金屬膜。然後，將表面上形成有基底 金屬膜的半導體裝置材料，經由製造裝置2的加載互鎖真 空室16,搬入保持為真空的真空搬送室8。以此方式被搬 送的材料10，首先在表面處理單元4内以含有〇H基的有機 溶劑之蒸氣施以做為前處理的表面處理，基底金屬膜之表 面狀態乃受到調整。之後，被施以表面處理的材料丨〇經由 保持於真空狀態之真空搬送室8被搬送到CVD成膜單元6 内，並以CVD法使配線用金屬成膜。此cvd處理完成後 ，材料10經過真空搬送室8及加載互鎖真空室16被取出到 外部。 本裝置中，CVD成膜單元6與表面處理單元4透過真 空搬送室8而被連結，形成在不將表面處理後的材料1 〇曝 露於大氣等之氣體的狀態下，以CVD法實施成膜處理的 情形。不過，並不限於此，將搬送室8内處理成大氣壓的 氮氣零圍氣’並在此氮氣零圍氣中搬送晶圓亦可。又，表 面處理採用含有OH基之液狀的有機溶劑亦可。此情形中 係將材料10浸潰於液狀的有機溶劑中，或利用將液狀的有 機溶劑自旋式地塗布於材料10的表面上之方式，實施表面 處理。 接著將同時說明根據本發明方法的具體實施例與比較 例0 <實施例1〉 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 (請先閱讀背面之注意事項再填寫本頁)
523555 A7
t 經濟部智慧財產局員工消費合作社印製 、發明說明（14 ) 第2圖為用以說明根據本發明的方法之實施例1的步驟 圖。在本實施例中，將就有關於將鋁包埋在用以將形成於 半導體基板20上的擴散層22連接到上層的鋁配線層34之接 觸孔（凹部）24而形成插塞，同時形成上層的铭配線層 之情形加以說明。 首先，於半導體基板20上，形成構成MOSFET等的各 種裝置之擴散層22，並於此擴散層22上，形成厚度1//m 的氧化矽層26做為絕緣層。其次，採用光刻法形成抗蝕劑 圖案，並以使用氟系混合氣體的乾式蝕刻法形成直徑0.3 V m之接觸孔24，再將抗姓劑圖案除去。此狀態即是半導 體裝置材料10。 接著’橫過半導體裝置材料1 〇的上面側全面，以賤錢 法堆積氣化鈦膜2 8以做為基底膜。在此氮化鈦膜2 8的平面 部上之膜厚約做成30nm (參照第2(A)圖）。於此氮化鈦膜 28的表面上，因各種的原因而附著了不均勻的吸附物種川 。此時的狀態示於第2(B)圖。再者，第2圖中，閘門區域 和元件分離膜等之其他區域的記載均予省略。 接著，將如第2(B)圖所示之狀態的材料1〇插入表面處 理單元4 (參照第1圖）内，再將做為含有〇H基之有機溶 劑的C2H5〇h蒸氣，與做為載氣之氬氣同時Z lcC(liqUid)/min的流量導入60sec。藉此，上述氮化鈦膜以 上之不均勾的吸附物種30乃被除去，氮化鈦膜28的表面被 均勻的以含有OH基之處理層32所覆蓋。此時的狀態示於 第2(C)圖。而，此處理層32被認為是在具有〇H基之有機 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------^---------線 (請先閱讀背面之注意事項再填寫本頁) 17 523555 成 34 孔 經濟部智慧財產局員工消費合作社印製 在 包 A7 五、發明說明（I5 ) ’合劑均勻地單純吸附於氮化鈦膜28的表面上之狀態下，藉 如後所述之CVD處理時的加熱，此處理層32會容易地蒸 發並消失。 接著’將此材料1〇在不曝露於大氣的情形下導入CVD 成膜單元6内’如第2(D)圖所示，以使用二甲基氫化鋁（ DMAH )和氫之cVD法，使做為配線用金屬之鋁堆積而形 成配線層34，將接觸孔24内也完全包埋。此時， 以氫使之冒泡而供給。成膜條件設為基板溫度2〇4。〇，全 壓 2.0T〇rr，DMAH分壓 〇 18T〇rr，氫流 tl〇〇〇sccM， 膜時間設為300秒。其結果，做為形成於平坦部之配線層 的鋁膜之膜厚為50〇nm。成膜後採用會聚離子束取接觸 之剖面以進行電子顯微鏡觀察。其結果如第2(d)圖所示 鋁被良好地包埋於接觸孔24内。又，可以確認所形成的… 線層34即使厚仍有優良的平滑性。又，雖然也有拍攝此時 之配線層34表面的電子顯微鏡照片，惟有關於此將於後在 說明比較例時加以闡述。 〈實施例2> 第3圖為用以說明根據本發明的實施例2之步驟圖。 本實施例係與先前的實施例丨相同地，將就有關於將鋁巴 埋在用以將形成於半導體基板2〇上的擴散層2〇連接到上層 的鋁配線層34之接觸孔（凹部）24而形成插塞，同時形成 上層的鋁配線層之情形加以說明。 在此實施例中，-i到以含有0H基之有機溶劑進行 的表面處理步驟為止，都是以和實施例1相同的步驟力以 (請先閱讀背面之注意事項再填寫本頁)
五 t 經濟部智慧財產局員工消費合作社印製 523555 A7 B7 、發明說明（l6) 處理。第3(A)圖所示為氮化鈦膜28被成膜後，以利用 C2H5OH蒸氣之表面處理，使其表面橫過全面都被均勻的 以含有0H基之處理層32所覆蓋的狀態。而此第3(A)圖與 第2(C)圖所示相同。 接著，將材料10在不曝露於大氣的情形下導入CVD 成膜單元6内，如第3(B)圖所示，以使用二甲基氫化铭（ DMAH )和氫之CVD法，使做為配線用金屬之紹堆積而形 成配線層36。此時，DMAH係以氫使之冒泡而供給。成膜 條件設為基板溫度190°C，全壓2.0Torr，DMAH分壓0.18Torr ，氫流量1000SCCM，成膜時間設為60秒。其結果，平滑 性優良的鋁膜36被覆性佳地被形成。又，接觸孔24内也被 以鋁鋁膜36部分地包埋。又，此處，成膜膜厚係設定成實 施例1的情形中之約1 / 6。 接著，利用此CVD法而造成之鋁膜成膜後，在不將 材料10曝露於大氣中的情形下，將材料10搬入未圖示出的 濺鍍室，並採用壓力30mTorr之氬氣，在臺面溫度25°C下 實施使平面上的膜厚成為約500nm之鋁濺鍍，重複形成相 同材料的配線層38 (參照第3(C)圖）。 其後，在同一濺鍍室内，使載置晶圓的臺面溫度上昇 ，或者將材料10搬送到超高真空之未圖示出的回火室，再 施以在400°C下3分鐘的圓滑熱處理回火（reflow anneal)。 其結果如第3(D)圖所示，具有良好的包埋特性，即使在平 坦部也可以形成良好膜質之配線層36、38。 如此，實施利用含有OH基的有機溶劑之表面處理後 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 19 -------------裝-----：----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 523555
五、發明說明（Π) 經濟部智慧財產局員工消費合作社印製 ，使用有機鋁化合物以CVD法形成薄鋁膜，其後再以濺 鍍法於上述鋁膜上進一步使鋁堆積，並繼續以實施圓滑熱 處理回火（reflow anneal)的方式，即可以形成包埋性質優 良的插基構造，同時可以確認能夠形成由鋁膜所構成之良 好的配線層。 <實施例3> 第4圖為用以說明根據本發明方法的實施例3之步驟圖 。在本實施例中，將就有關於半導體基板中，於將下層的 鋁配線層連接到上層的鋁配線層之通孔（凹部）41包埋鋁 而形成插塞的情形加以說明。 相對於先前的實施例1係圖求對擴散層的接觸而包埋 接觸孔時的步驟，此實施例3則是為了連接到下層的配線 層，包埋通孔時的步驟。兩步驟除了連接對象層（實施例 1)，或下層的配線層（實施例3)的差異以外，完全相同 。因此，有關與第1圖所示部分相同的部分係付予相同的 符號，並省略說明。 此處’在形成於半導體基板上的下層配線層4〇，形成 厚度l//m之氧化矽層26做為層間絕緣層。其次，採用光 刻技術形成抗蝕劑圖案，再以採用氟系混合氣體的乾式蝕 刻法形成直徑0.3// m之通孔41，並除去抗蝕劑圖案。此 狀悲即疋半導體裝置材料1 〇。接著，橫過半導體裝置材料 10之上面側全面，以CVD法堆積氮化鈦膜28做為基底膜 。在氮化鈦膜28的平面部上之膜厚係做成約3〇nm (參照 第4(A)圖）。於此氮化鈦膜28的表面，因種種原因而形成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 20 (請先閱讀背面之注意事項再填寫本頁)
523555
五、發明說明（I8 經濟部智慧財產局員工消費合作社印製 有不均勻的吸附物種30。此時的狀態示於第4(B)圖。 以後的處理與實施例1的情形大略相同。 此時之表面處理並不將材料曝露於C2h5〇h的氣體中 而疋以將材料10〉叉 >貝在C：2H5〇H液中60sec再加以乾燥的 方式實施者。 如第4(D)圖所示，由八丨膜構成的配線層34成膜後，使 用會聚離子束對通孔進行電子顯微鏡觀察。其結果，可以 確認銘被良好地包埋在通孔内。 接著，將就比較例做說明。以下的比較例中，製造條 件以實施例1做基準，僅就相異的條件做說明。 〈比較例1 > 在比較例1中並不實施採用c：2H5〇H的表面處理，而踏 在氮化鈦膜28上直接實施CVD成膜以形成…膜“。此時 所形成的試料之狀態示於第5(A)圖。如該圖所示，無法將 鋁包埋到接觸孔，並產生空隙42。而且，形成於平坦部的 鋁膜34之膜厚也有最大2〇〇nm，最小1〇〇nm之凹凸料，是 平坦性相當惡劣的產品。
若分析以上的結果，則可以確認，不實施採用C2Hs〇H 的表面處理時，氮化鈦膜的表面上一方面會形成變質膜， 方面則會附著有機，或者，因原料氣體而造成的各種化 千物種，使得氮化鈦膜的表面受到污染，並阻害來自基底 金屬膜的電子供給，因而阻害鋁的成長。由此實驗結果可 以明瞭，在以CVD法堆積鋁的情形中，本發明之表面處 理是必要的。 . —II — — — — —義 I I I l· I I I t· — — — — — — — * 〈請先閱讀背面之注意事項再填寫本頁}
523555 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（l9) 對在實施例i中所說明之實施採用c2H5〇H的表面處理 時之鋁配線層的表面，和在比較例〗中所說明之不實施採 用C2H5OH的表面處理時之銘配線層的表面，拍攝電子顯 微鏡照片。此等照片示於第6圖。實施例k表面的電子顯 微鏡照片示於第6(A)圖’比較例！之表面的電子顯微鏡照 片則示於第6(B)圖。第6(B)圖所示之比較#J1的表面顯示 並未形成連續膜，而且核結晶的成長遲緩。相對於此，第 6(A)圖所示之實施例丨的表面顯示，核結晶成長而整體性 地形成比較平滑的狀態，為良好的表面狀態。 <比較例2> 在此比較2中，以含有0H基的有機溶劑施以表面處理 後，並不貫施採用有機鋁化合物的CVD成膜，而是直接 以濺鍍法堆積鋁層46。此時之試料的狀態示於第7圖。如 該圖所示，雖然在平面部上堆積成良好的鋁膜，但是接觸 孔内產生空隙48，發生包埋不佳的情形。 根據此實驗結果可以知道，以含有〇H基的有機溶劑 實施表面處理後，以濺鍍法使鋁堆積的方式並不能獲得良 好的包埋特性，僅有在實施採用有機鋁化合物的^〇 = 才能夠獲得良好的包埋性能。 亦即，包含接觸孔（凹部）的内周面橫過絕緣膜的大 致全面形成基底金、屬膜，並於其上使鋁堆積時，如濺鍍法 般採用包埋性低的堆積技術之情形中，和接觸孔孔内部的 堆積速度比起來，因為接觸孔孔外的平面上之堆積速度相 對較快，所以在鋁完全堆積到接觸孔内部之前，接觸孔的 ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
------—tr---------- (請先閱讀背面之注意事項再填寫本頁) 523555 A7 B7 wf 經濟部智慧財產局員工消費合作社印製 五、發明說明（20) 開口部已經被堆積在周圍的平面上之鋁堵塞住。因此，使 配線用金屬堆積時，無法形成良好的包埋插塞。亦即，表 面處理和CVD成膜處理被有機性地一體化才可以形成良 好的包埋插塞。 又，在第2圖所示之實施例1的情形中，雖使用以CVD 實施成膜的A1膜做為配線層34，惟僅將接觸孔24的埋孔插 塞以CVD形成，而配線層施以處理使形成品質及特性良 好的濺鍛膜亦佳。 亦即，如第8(A)圖所示，利用CVD成膜包埋接觸孔， 並在上面形成配線層（堆積物）34 (此配線層34非常薄亦 可）；如第8(B)圖所示，留下成為插塞的部分之堆積物， 而以例如CMP(Chemical Mechanical Polishing)實施僅削薄 平面部上的堆積物34之除去步驟。 接著，如第8(C)圖所示，利用濺鍍成膜形成配線層5〇 。此情形中，可以利用品質及特性良好的濺鍍膜形成配線 層50的全體。 又，凹部為配線用溝部時，在將之包埋的情形中，係 以第8(B)圖所示的步驟完成配線圖案化。此時，以採用銅 做為配線材料特別有效。 又在第8圖所說明的步驟中，在將A1膜以予以成 膜時，雖實施全面成膜處理（blanket)，惟並不限定於此 。例如，實施僅在孔内進行成膜之選擇成膜處理（ selecctive )亦可。如果根據此方式，則可以不要第8(B)圖 中所說明的除去步驟。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------^----------^---------線 (請先閱讀背面之注意事項再填寫本頁) 23 523555 A7 ----— 』___ 五、發明說明（21) 又，含有0Η基之有機溶劑並不限於乙醇，也可以使 用曱醇或其他的有機溶劑。 又，在第8圖中，雖僅將上面的配線層（堆積物）34 削薄，但並不限定於此。例如，將上面的配線層（堆積物 )34與基底金屬膜28二者都削薄，再利用濺鍍成膜形成基 底金屬膜和配線層34二者亦可。 (請先閱讀背面之注意事項再填寫本頁}
經濟部智慧財產局員工消費合作社印製 適 k又 尺 張 紙 本 釐 ί 一 9 12 X ilo 2 /IV 格 規 4 )A 5) N (C 準 標 家 國 國 24 523555 A7 B7 •經濟部智慧財產局員工消費合作社印製 Μ月說明（22 ) 元件標號對照 2… 製造裝置 30… 吸附物種 /| · · · 表面處理單元 32… 處理層 6… CVD成膜單元 34··· 鋁配線層 8… 真空搬送室 36··· 配線層 10··· 半導體裝置材料 3 8··· 配線層 12··· 搬送臂 4〇… 下層配線層 14··· 導執 41··· 通孔 16". 加載互鎖真空室 42··· 空隙 20··· 半導體基板 44··· 凹凸 22… 擴散層 46… 鋁層 24··· 接觸孔 48… 空隙 26··· 28··. 氧化矽層 氮化鈦膜 G1〜G3…拇閥 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 25

Claims (1)

  1. 523555 A8 B8 C8 D8 範圍 (請先閱讀背面之注意事項再填寫本頁) L 一種半導體裝置之製造方法，其為對於表面上部分地 形成有凹部之絕緣層施以複數的成膜操作以製造半導 體裝置之方法中，特徵在於，具備有 基底金屬膜形成步驟，係於包含前述凹部之内周 面的前述絕緣層表面上形成含有高熔點金屬之基底金 屬膜；和 表面處理步驟，係以含有0H基之有機溶劑處理前 述基底金屬膜的表面；以及 配線用金屬堆積步驟，係於表面處理後之前述基 底金屬膜上，以CVD法，使配線用金屬堆積成至少將 别述凹部内的一部分或全部予以包埋。 2·如申請專利範圍第1項之半導體裝置的製造方法，特徵 為，於前述配線用金屬堆積步驟之後具有配線層形成 步驟，其係以濺鍍法或電鍍法使配線用金屬堆積而形 成配線層。 3.如申請專利範圍第1項之半導體裝置的製造方法，特徵 為，於則述配線用金屬堆積步驟之後，備有 經濟部智慧財產局員工消費合作社印製 使被包埋於前述凹部的配線用金屬殘留而除去堆 積金屬層之除去步驟，和 以藏鐘法或電鍍法使配線用金屬堆積而形成配線 層之新配線層形成步驟。 4_如申請專利範圍第丨至第3項之任一項中的半導體裝置 之製造方法’特徵為，在前述表面處理步驟中，係使 氣體狀的有機溶劑接觸前述基底金屬膜。
    523555 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 ：)·如申巧專利乾圍第丨至 之制乎方、I 弟3項之任一項中的半導體裝置 之衣k方法，特徵為， 述表面處理步驟中，係使 h狀的有機溶劑接觸前述基底金屬膜。 6·如申請專利範圍第1 y弟3項之任一項中的半導體裝置 衣…，特徵為，前述凹部是形成於前述絕緣層 之接觸孔。 7. 如申請專難圍第1至第3項之任—項中的半導體裝置 之製造方法，特徵為，前述凹部是形成於前述絕緣層 之通孔。 8. 如申請專利範圍第m項之任—項中的半導體裝置 之製造方法，特徵為，前述凹部是形成於前述絕緣層 之配線用溝部。 9·如申Μ專利靶圍第1至第3項之任一項中的半導體裝置 之製造方法，特徵為，前述配線用金屬為Α丨或Cu。 10· 一種半導體裝置之製造裝置，特徵在於其具備有 對半導體裝置材料的表面，使含有OH基之有機溶 劑發生接觸而實施表面處理之表面處理單元，和 以CVD法使配線用金屬堆積在表面處理後之前 半導體裝置材料的表面之CVD成膜單元，以及 連繫前述表面處理單元與前述CVD成膜單元之 送室。 述 搬 ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 27
TW089116103A 1999-08-11 2000-08-10 Method and apparatus for manufacturing semiconductor device TW523555B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11228048A JP2001053023A (ja) 1999-08-11 1999-08-11 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
TW523555B true TW523555B (en) 2003-03-11

Family

ID=16870396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116103A TW523555B (en) 1999-08-11 2000-08-10 Method and apparatus for manufacturing semiconductor device

Country Status (5)

Country Link
US (1) US6548398B1 (zh)
JP (1) JP2001053023A (zh)
KR (1) KR100540188B1 (zh)
TW (1) TW523555B (zh)
WO (1) WO2001013415A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4718272B2 (ja) * 2005-08-10 2011-07-06 東京エレクトロン株式会社 レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
JP4282646B2 (ja) 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
KR100724084B1 (ko) * 2005-11-16 2007-06-04 주식회사 유피케미칼 디알킬아미도디하이드로알루미늄 화합물을 이용한 박막증착방법
JP5568342B2 (ja) * 2010-03-15 2014-08-06 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
JP6910118B2 (ja) * 2016-08-05 2021-07-28 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221156B1 (en) 1985-05-03 1989-10-11 AT&T Corp. Method of making a device comprising a patterned aluminum layer
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JP2726438B2 (ja) 1988-07-28 1998-03-11 株式会社東芝 薄膜形成装置
US5043299B1 (en) 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JPH03180040A (ja) * 1989-12-08 1991-08-06 Sony Corp 半導体装置の製造方法
US5008217A (en) 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions
JPH0635657A (ja) 1992-07-17 1994-02-10 Fuji Xerox Co Ltd ハイパーテキストモデル表示方法および装置
JP3502651B2 (ja) * 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH09172076A (ja) 1995-12-20 1997-06-30 Nikon Corp 半導体装置の製造方法
JP3667493B2 (ja) 1997-05-06 2005-07-06 ヤマハ株式会社 半導体装置の製造方法
JP3932636B2 (ja) 1997-12-08 2007-06-20 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001053023A (ja) 2001-02-23
KR20020026568A (ko) 2002-04-10
WO2001013415A1 (fr) 2001-02-22
US6548398B1 (en) 2003-04-15
KR100540188B1 (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
US8183150B2 (en) Semiconductor device having silicon carbide and conductive pathway interface
TW589405B (en) Plasma treatment for copper oxide reduction
US7732314B1 (en) Method for depositing a diffusion barrier for copper interconnect applications
US6764940B1 (en) Method for depositing a diffusion barrier for copper interconnect applications
TWI436428B (zh) 釕金屬覆蓋層之形成方法
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
US20080081464A1 (en) Method of integrated substrated processing using a hot filament hydrogen radical souce
US20080078325A1 (en) Processing system containing a hot filament hydrogen radical source for integrated substrate processing
TW552642B (en) Integrated system for oxide etching and metal liner deposition
JP2001144090A (ja) 半導体装置の製造方法
KR101739613B1 (ko) Cu 배선의 형성 방법
US7067409B2 (en) Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance
TW523555B (en) Method and apparatus for manufacturing semiconductor device
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
US20050189075A1 (en) Pre-clean chamber with wafer heating apparatus and method of use
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
US20090032950A1 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
US7128946B2 (en) Plate for forming metal wires and method of forming metal wires using the same
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
JP3639142B2 (ja) 半導体装置の製造方法
TW495908B (en) Forming method of dual damascene pattern for preventing photoresist residual from causing via hole to become blind hole
TW200402773A (en) Dielectric film
JPH10308393A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees